KR950006356B1

KR950006356B1 - 동기회로

Info

Publication number: KR950006356B1
Application number: KR1019910015463A
Authority: KR
Inventors: 가쓰야 미즈가다; 다가후미 가와구찌; 마고도 다께다; 히로시 다께
Original assignee: 샤프 가부시끼가이샤; 쓰지 하루오
Priority date: 1990-09-05
Filing date: 1991-09-04
Publication date: 1995-06-14
Also published as: EP0474498B1; KR920007430A; DE69114624T2; JPH04115790A; US5319706A; DE69114624D1; EP0474498A3; EP0474498A2

Abstract

내용 없음.

Description

동기회로

제1도는 종래의 동기회로의 구성을 표시하는 블럭도.

제2도는 본 발명의 하나의 실시예인 등가회로의 구성을 표시하는 블럭도.

제3도는 그 동기회로의 동작을 표시하는 타이밍차트.

* 도면의 주요부분에 대한 부호의 설명

21 : PLL회로 22 : 카운터

23 : 수직동기성분분리회로 24 : 수직동기신호생성회로

본 발명은 복합동기 신호에서 수평동기 신호 및 수직 동기 신호를 얻을 수 있도록 한 디스플레이 등에 있어서 동기회로에 관한 것이다.

제1도는, 복합 동기신호에서 수평동기 신호 및 수직 동기 신호를 얻도록한 종래의 동기회로의 개략적인 구성을 표시한 블럭도이다.

PLL회로(21)는 단자 TSYN에서 복합동기 신호 SYNa를 취하여, 그 복합 동기신호 SYNa 수평동기성분으로 동기한 클럭 CKa와, 다음단의 카운터(22)를 리셋하는 리셋펄스 RESa를 생성하기 위한 회로이다.

카운터(22)는 상기 리셋펄스 RESa에 의해서 리셋되어 상기 클럭 CKa를 카운터하므로써 복합동기 신호 SYNa의 수평동기 성분으로 동기한 수평동기 신호 HSa를 생성하고, 단자 THS로부터 출력하는 회로다.

수직동기 신호생성회로(24)는 상기 수직동기 성분분리 회로(23)으로 생성되는 펄스 VSa를 상기 카운터(22)로 생성되는 수평동기신호 HSa에 동기한 수직동기 신호 VHa로 변환하여, 단자 TVH에서 출력하는 회로다.

그런데, 비디오테이프에 기록되어있는 복합동기신호 SYNa의 경우에는 수직브래킹내의 전후의 수평동기 신호와의 사이에 복제방지용의 신호(이하, 카피가드 신호라 부른다)가 부가되는 일이 있지만 상술한 종래의 동기회로에서 이와같은 복합동기 신호 SYNa에서 수평 동기신호 HSa 및 수직동기신호 VHa를 얻으려면, PLL회로(21)에서 생성되는 클록 CKa이나 리셋펄스 RESa가 상기 카피가드신호에 기인하여 흐트러져, 그결과, 카운터(22)에 의해서 생성되는 수평동기신호 HSa도 흐트러져 화상을 정상적으로 표시할 수 없다라는 문제가 있다. 즉 상기 카피가드신호는 수직동기신호가 나타내는 시점의 일정기간후부터 영상신호 개시의 그 수평기간전까지의 기간에 부가하도록 규격화되어있지만, 이 카피가드 신호에 기인하는 수평동기 신호 HSa의 흐트러짐은 영상신호개시 후의 수평기간 계속되며, 그 때문에 표시화상의 상부에 영상의 흐트러짐이 발생하게 되는 것이다.

이와같이 영상신호 개시후에도 수평동기 신호 HSa가 흐트러짐은 생성하는 수평동기 신호 HS의 위상을 복합 동기신호 SYNa와 맞추기 위해서 PLL회로(21)를 사용하고 있기 때문이다.

결국은, PLL회로(21)의 반응속도가 늦으면 그만큼 수평동기 신호 HSa의 흐트러짐의 계속기간은 길어지지만 한편, 반응속도를 지나치게 빠르게 하면 다른 피해가 일어나기 때문에 결국 PLL회로(21)의 반응속도를 조정하는 것으로 상기 영상의 흐트러짐을 회피할 수가 없다.

본 발명의 목적은 복합동기 신호중의 전후의 수평동기 신호사이에 카피가드신호와 같은 특성신호가 부가되어 있는 경우라도, 그 복합동기 신호에서 화상을 흐트러지는 일이없는 수평동기 신호 및 수직동기 신호를 얻을 수 있는 동기 회로를 제공하는 것이다.

본 발명은 복합동기, 신호로부터 수평동기 신호 및 수직동기 신호를 얻는 동기 회로에 있어서, 복합동기 신호중의 수평동기 신호와의 사이에 특정신호가 부가되어 있어, 동시에 그 특정신호의 부가기간이 수직동기신호를 기준해서 일정기간에 한정되어 있는 경우에 복합동기 신호에 마스킹을 한 전기 특정신호를 제거한 마스크필복합동기 신호를 얻는 마스크회로와 복합동기 신호중에 노이즈신호가 포함됐느냐 아니냐를 판정하는 판정회로와 전기 판정회로가 노이즈신호를 포함한다고 판정하는 경우에는 전기 마스크회로를 경유하지 않은 복합동기신호를 또 전기 판정회로가 노이즈신호를 포함하지 않는다고 판정하는 경우에는 마스크로회로에서 얻어지는 마스크필 복합동기 신호를 수평동기 신호 및 수직동기 신호를 얻어야할 복합동기 신호로서 취입할 변별회로와를 설비한 것을 특징으로한 동기회로이다.

이상과같이 본 발명의 동기 회로에 의하면, 복합동기 신호중에 노이즈 신호가 포함되어 있지않은 경우에도 마스크회로를 거쳐 카피가드 신호 등의 특정신호를 제거한 마스크필 복합동기 신호를 또 복합동기 신호중에 노이즈 신호가 포함되는 경우에는 마스크회로를 그치지 않은 복합 동기 신호를 변별회로에 의해서 취입하여 그 취입한 복합 동기 신호에서 수평동기 신호 및 수직동기 신호를 얻도록 하고 있으므로, 복합 동기 신호에서 노이즈 신호가 없는한 만일 복합동기 신호에서 카피가드 신호가 부가되는 경우일지라도 화상을 흐트러지지 않은 수평동기 신호 및 수직동기 신호를 얻을수가 있다.

본 발명은 전기 변별회로는 수평동기 신호를 생성하기 위한 PLL회로 및 제1카운터와 수직동기 신호를 생성하기위한 수직동기 성분 분리회로 및 수직동기 신호 생성회로와를 포함하고, PLL회로는 입력되는 복합동기 신호에 기초를 두고 수평동기 성분에 동기한 클럭과 제1카운터를 리셋하는 리셋펄스를 생성하고, 제1카운터는 전기 클럭을 카운터하고, 수평동기 신호와 전기 특정신호의 부가기간이후의 시점을 표시하는 제1펄스를 생성하고, 수직동기성분 분리회로는 입력되는 복합동기 신호에 기초하여, 수직동기 성분에 동기한 제2펄스를 생성하고, 수직동기 신호 생성회로는 전기 제2펄스를 전기 수평동기 신호에 동기한 수직동기 신호로 변화하는 특징이 있다.

본 발명은 전기 마스크회로는 전기 제1카운터에서의 제1펄스에 의해서 리셋되어 입력되는 복합동기 신호를 계수하여 그 계수치가 2부터 3까지 기간이 변화하는 제3의 펄스를 출력하는 제2카운터와, 전기 제3펄의 강하시로부터 전기 제1펄스의 강하시까지의 기간의 변화하는 제4펄스를 출력하는 렛지회로와, 전기 제4펄스에 의해 압력되는 복합동기 신호를 마스크하여, 마스크필복합동기 신호를 출력하는 게이트회로와를 포함한것을 특징으로 하고 있다.

본 발명은 전기 판정회로는 전기 제1카운터의 출력인 수평동기 신호를 계수하고, 계수치가 0에서 1까지의 변화하는 제5펄스와, 계수치가 전기 특정신호 사이에 부가되어 이는 수평동기 신호중 최초의 수평동기 신호를 계수했을때의 계수치 n에서 최후의 수평동기 신호를 계수했을때의 계수치 n까지의 기간이 변화한다. 제6펄스와, 계수치가 n에서 n+1까지의 가간이 변화한다.

제7펄스와를 출력하는 제3카운터와, 전기 제5펄스가 로우레벨의 기간에 입력되는 복합 신호를 그대로 출력하는 게이트 회로와, 전기 게이트회로에서의 출력을 계수하여, 예정된 계수치 c에 달했을때에 노이즈상태임을 표시하는 펄스를 출력하는 노이즈 판정회로와, 전기 노이즈판정회로에서의 출력펄스의 강하시에 전기 제3의 카운터에서의 제어펄스의 강하시까지의 기간이 높은 레벨이되는 펄스를 출력하는 렛지회로와 전기 제3카운터에서의 제6펄스와 전기 랫지회로에서의 펄스와를 논리화신호를 출력하는 논리화 게이트회로와를 포함한 특징이 있다.

본 발명은, 전기 변별회로는 입력되는 복합동기신호 및 마스크회로로부터 마스크 필 복합동기 신호가 주어져, 논리화 게이트회로로부터의 논리화 신호에 의해서 마스크필복합동기 신호와 입력되는 복합동기 신호와를 선택하여 전 PLL 회로에 주어지는 절환회로를 포함한 것을 특징으로 하고 있다.

이하 도면을 참조하면서 본 발명의 바람직한 실시예를 설명한다.

제2도는 본 발명의 하나의 실시예인 디스플레이용의 동기회로의 개략적인 구성을 표시한 블럭도이다.

제3도는 그 동기회로의 동작을 표시하는 타이밍챠트다.

제2도에 있어서 PLL회로(1), 카운터(2), 수직동기성분 분리회로(3) 및 수직동기 신호 생성회로(4)는 상술한 종래의 동기 회로의 경우와 거의같다.

단지 PLL회로(1)에는 후술하는 절환회로(13)를 거친 복합 동기힌호 SY가 입력되어 수직동기 성분분리회로(3)에는 종래의 경우와 같게 미처리의 복합 동기신호 SYN가 직접 입력된다.

즉, 상기 PLL회로(1)은 복합동기 신호 SY를 입력하여, 그 복합동기신호 SY의 수평동기 성분으로 동기한 클럭 CK와 다음단의 제1카운터인 카운터(2)를 리셋하는 리셋펄스 RES를 생성하기 위한 회로다.

카운터(2)는 상기 리셋펄스 RES에 의해 리셋되어 상기 클럭 CK를 카운터하므로써, 복합동기 신호 SY의 수평동기 성분으로 동기한 제3a도에 표시하는 수평동기 신호 HS와, 복합동기 신호 SYN에 부가되는 카피가드 신호 CG의 종료전이후의 시점을 표시하는 제3c도의 제1의 펄스 MSK를 생성하는 회로다.

수평동기 신호 HS는, 단자 T2으로부터 출력된다.

수직동기성분 분리회로(3)는 복합동기신호 SYN를 거두어 들여 그중의 수직동기 성분에 동기한 제2의 펄스 VS를 생성하는 회로다.

수직동기 신호 생성회로(4)는 상기 수직동기 성분분리회로(3)에서 생성되는 펄스 VS를 상기 카운터(2)로 생성되는 수평동기신호 HS에 동기한 수직동기 신호 VH로 변환하는 회로다.

수직동기 신호 VH는 단지 T3로부터 출력된다.

제3의 카운터인 HS 카운터(5)는 상기 수직동기신호 생성회로(4)에서 수직동기신호 VH가 생서되는 경우에는 그 수직동기신호 VH에 의해서, 또, 그 수직동기 신호 VH가 생성되지 않을때에는 그 주기이상의 주기로 자동적으로 초기화되어, 카운터(2)의 출력인 수평동기신호 HS를 계수하는 카운터이며, 제3h도에 표시한것같이 초기화된 직후 0카운터에서 1카운터사이에서 로우레벨로 변화한다. 제5의 펄스 N1과, 제3i도에서 표시한 것같이 초기화 후 n카운터에서 n+1카운터간에 로우레벨로 변화하는 제7의 펄스 N2와, 제3j도에 표시한 것같이 초기화후 m카운터에서 n카운터간의 로우레벨로 변화하는 제6의 펄스 CUT를 생성하는 기능을 갖고 있다.

더구나, 제3f도에 표시한 복합동기신호 SYN에서는 상기 HS 카운터(5)의 m카운터에서 n카운터까지의 기간에 카피거드신호 CG가 부가되어 있다.

또 제3a도∼e도의 파형은(1) 수평기간의 파형을 표시하고 있다.

게이트회로(6)는 펄스 N1이 로우레벨의 기간 요컨대 HS카운터(5)의 계수가 0카운터에서 1카운터의 사이만 복합동기 신호 SYN를 그대로 신호 SCK로서 출력하는 기능을 가진 회로다.

통상의 텔레비 신호에서는 상기 기간중에 복합동기 신호 SYN의 펄스는 수개만 발생하지만, 노이즈 신호를 포함하는 경우에는, 이기간에 다수의 펄스를 발생하는 것으로 되어 텔레비 신호가 노이즈 상태로 있을때에는, 그와같은 다수의 펄스를 포함하는 신호가 상기 게이트회로(6)에서 신호 SCK로서 출력하게 되는 것이다.

노이즈판정회로(7)는 전단의 게이트회로(6)로부터의 출력신호 SCK에 근거해서 정상적인 복합동기 신호 SYN가 입력되어있느냐, 또는 노이즈 상태에 있느냐를 판정하는 회로이며, 카운터(2)로 생성되는 수평동기 신호 HS에 의해서 초기화되어 게이트회로(6)로부터의 출력신호 SCK를 계수하고 C카운터째에 제3m도에 표시하는 펄스 N를 출력하는 카운터에 의해 구성되어있다.

이 노이즈 판정회로(7)는 HS 카운터(5)의 0카운터로부터 1카운터사이만 게이트회로(6)의 출력신호 SCK를 하므로, 복합 동기신호 SYN가 노이즈상태인때에는 카운터수가 증가하여 C카운터에 달하여 펄스 N를 출력하게 된다.

결국은 펄스 N를 출력한다는 것은, 노이즈 상태라고 판정하고 있는것을 의미한다.

래치회로(8)는 노이즈판정회로(7)에서 출력되는 펄스 N로 리셋되고, HS카운터(5)로부터의 펄스 N2로 리셋되어, 제13n도에 표시한 것같이 펄스 N의 상승의 시점에서 펄스 N2의 하강의 시점까지 기간에 고레벨이 되는 펄스 A를 출력하는 회로다.

즉 펄스 A는 노이즈판정회로(7)가 노이즈상태임을 판정했을때에 출력된다.

OR게이트(9)는 상기 랫지회로(8)에서 출력되는 펄스 A와 HS카운터(5)로부터 출력되는 펄스 CUT와의 논리화를 취하여 논리화 신호로서 펄스 B를 출력하는 논리회로다.

따라서, 복합동기 신호 SYN가 노이즈상태가 아닌 정상적인 신호인 경우에는 펄스 B로서 펄스 CUT가 출력되어 노이즈 상태인 경우에는 펄스 B로서 일정한 고레벨이 출력된다. 결국은 노이즈상태의 경우에는 펄스 CUT가 펄스 A에 의해서 무효로된다.

제2카운터인 SYN카운터 10은 카운터(2)로 생성되는 펄스 MSK에 의해서 초기화되어, 복합동기 신호 SYN를 계수하는 회로이며, 그 계수의 2카운터째로부터 3카운터째 까지의 기간이 로우레벨로 변화하는 제3e도에 표시한 것같은 제3의 펄스 M를 출력하는 카운터이다.

이 경우의 펄스 M는 복합동기신호 SYN에 부가되는 카피가드신호 CG의 개시시점을 표시하는 신호로 되어 있다. 래치회로(11)는 카운터(2)에서 생성되는 펄스 MSK에 의해서 리셋되고, SYN카운터(10)에서 출력되는 펄스 M에 의해 리셋되어, 제3d도에 표시한것 같이 M의 강하 시점에서 펄스 MSK의 강하 시점까지의 기간이 로우레벨로 변화하는 제4의 펄스 SYNMSK를 출력하는 회로다.

이 경우의 펄스 SYNMSK는 복합동기신호 SYN에 부가되는 카피가드신호 CG를 마스크하는 신호로 되어 있다. 게이트회로(12)는 상기 펄스 SYNMSK에 의해 서 제3f도에 표시하는 복합동기신호 SYN를 마스크한 신호, 결국 복합 동기신호 SYN에서 카피가드 신호 CG를 제거한 제3l도에 표시하는 마스크필 복합동기신호 SYNO를 얻는 회로다. 절환회로(13)는 복합동기 신호 SYN와 전단의 게이트회로(12)를 거쳐 얻어지는 마스크필 복합동기신호 SYNO를 받아넣어 OR 게이트(9)로부터의 펄스 B에 응하여 어느 신호를 상술한 PLL회로(1)에 주는 복합동기신호 SY로서 선택하는 회로다.

즉 펄스 B가 펄스 CUT인 펄스 CUT가 로우레벨일때 절환회로(13)는 마스크필 복합동기신호 SYNO 결국 카피가드 신호 CG를 제거한 복합동기 신호를 선택하여 펄스 B가 펄스 CUT를 무효로한 일정한 고레벨의 신호인 때는 절환회로(13)는 마스크되지 않은 본래의 복합동기 신호 SYN를 복합동기신호 SY로서 선택한다.

다음은 제3도의 타이밍차트를 참조하여 상기 동기 회로의 동작을 설명한다.

복합동기 신호로서, 제3b도 및 제3f도에 표시한것 같이 수평동기 신호사이에 카피가드신호 CG를 부가한 복합동기 신호 SYN에 근거해서 수직동기 성분분리회로(3) 및 수직 동기 신호 생성회로(4)를 거쳐 제3g도에 표시한 수직동기 신호 VH가 생성된다.

한편, SYN카운터(10)에서는 카운터(2)로 생성되는 펄스 MSK에 의해서 초기화되어 복합동기 신호 SYN를 계수하고, 제3e도에 표시한 펄스 M를 출력한다.

다음단의 렛지회로(11)에서는 그 펄스 M와 상기 카운터(2)로부터의 펄스 MSK에 근거하여 제3d도에 표시한것 같이 카피가드신호 CG를 제거하는 마스크가 되는 펄스 SYNMSK를 출력한다.

다음단의 게이트회로(12)에서는 상기 펄스 SYNMSK에 의해서 복합동기신호 SYN를 마스크하고, 제3l도에 표시한것 같이 카피가드신호 CG를 제거한 마스크필 복합동기 신호 SYNO를 출력한다.

다음단의 절환회로(13)에서는 OR 게이트(9)으로부터 주어지는 펄스 B에 응해서 본래의 복합동기 신호 SYM와 마스크필 복합동기신호 SYNO와 어느것을 PLL회로(1)에 입력하는 복합동기신호 SY로서 선택한다.

PLL회로(1)에 입력된 복합동기신호 SY에 근거해서 그 PLL회로(1) 및 다음단의 카운터(2)를 거쳐 생성되는 제3a도에 표시하는 수평동기 신호 HS와 수직동기 신호 생성회로(4)에 의해 생성되는 제3g도에 표시하는 수직동기 신호 VH에 의해서 HS카운터(5)로부터는 제3h∼3j도에 표시하는 펄스 N1, N2, LUT가 출력된다.

게이트회로(6)에서는 상기 펄스 N1이 로우레벨의 기간 복합동기신호 SYN를 통과시켜, 신호 SCK로서 다음단의 노이즈판정회로(7)에 입력한다.

노이즈 판정회로(7)에서는 수평동기신호 HS에 의한 초기화 후, 상기 신호 SCK를 계수하지만, 복합동기 신호 SYN가 노이즈상태가 아닌 정상일때 그 카운터치는 C카운터에 달하지 못하고 제3m도에 표시하는 펄스 N를 출력하지 않는다.

결국은 노이즈없음으로 판정한다.

이에 대해서, 복합동기신호 SYN가 노이즈상태에 있을때 카운터치는 C카운터에 달하고 노이즈판정회로(7)로부터 펄스 N가 출력된다. 결국, 노이즈 있음으로 판정된다.

노이즈 판정회로(7)에 의해서 노이즈 있음으로 판정됐을 경우에는 그 노이즈판정회로(7)로부터 출력되는 펄스 N와, HS카운터(5)로부터 출력되는 펄수 N2에 근거해서 다음단의 렛지 회로(8)로부터 펄스 CUT를 무효로 하는 제3o도에 표시하는 펄스 A가 출력된다.

복합동기신호 SYN가 노이즈상태가 아닌 정상인 때 상기 펄스 A는 출력되지 않으므로, OR 게이트(9)의 출력인 펄스 B로서 펄스 CUT가 절환회로(13)에서 주어진다. 따라서 절환회로(13)에서는 PLL회로(1)에 입력하는 복합동기신호 SY로서, 펄스 B가 로우레벨의 기간 카피가드신호 CG를 제거한 마스크필복합동기신호 SYNO를 선택하여 펄스 B가 고레벨기간은 복합동기신호 SYN를 선택한다. 이와같이 해서, 복합동기 신호 SYN가 노이즈상태가 아닌 때에는 PLL회로(1)에는 카피가드신호 CG를 제거한 복합동기신호 SY가 입력되므로, 이제부터 얻어지는 수평 동기신호 HS에서는 카피가드신호 CG에 기인하는 흐트러짐이 발생하지 않는다.

한편 복합동기신호 SYN가 노이즈상태에 있을 경우에는 노이즈 판정회로(7)에서 펄스 N가 출력되어, 이때 차단의 렛지회로(8)에서 출력되는 펄스 A에 의해, HS 카운터(5)에서 출력되는 펄스 CUT는 무효가되고, OR게이트(9)에서 절환회로(13)에 주어지는 펄스 B는 일정한 고레벨로 되므로 PLL회로(1)에 입력하는 복합동기 신호 SY로서 절환회로(13)는 마스크되지 않은 본래의 복합동기신호 SYN를 선택한다.

이와 관련하여, 노이즈상태로 복합동기신호 SYN에 마스크를 거눈 것으로하면, 노이즈상태로 복합동기신호가 헷갈린 상태로부터 복합동기 신호가 들어와서 동기를 끌어들일때 그 끌러들이는 속도가 늦어진다는 사태가 일어난다.

또 전파강도가 약한 약 전계의 텔레비 신호인 경우의 복합동기신호 SYN에 마스크를 건 경우에는 동기가 걸리기 힘든 사태가 생긴다.

이 실시예에서는 상술한것같이 노이즈상태의 유무에 응해서 복합동기신호 SYN에게 마스크를 거느냐 아니냐를 결정토록 되어있어, 상술한것같이 동기로 끌어들이는 속도가 늦어지거나, 동기하기 힘들다라는 사태를 회피할 수 있다.

또 카피가드 신호 CG를 부가한 복합동기신호를 취급하는것은 비데오 테프 재생인 경우이므로, 이 경우는 노이즈 상태나 약전계의 조건과 다른 조건이며, 따라서 마스크를 걸어도 동기로 글어들이는 속도가 늦거나, 동기하기 힘들다는 일은 없다.

더구나, 상기 실시예에서는 복합동기 신호 SYN에 카피가드신호 CG가 부가되지 않을 경우에도, 노이즈 상태아닌한, 마스크필 복합동기신호 SYNO가 PLL회로(1)에 입력하는 복합동기신호 SY로서 고르게 되는 것이지만 이 경우 마스크필 복합동기신호 SYNO는 마스크하지 않은 본래의 복합동기신호 SYN와 동일한 신호가 되므로 하등의 문제는 없다.

이 발명은 그의 정신 또는 주요한 특징으로부터 이탈하지않고, 다른 여러가지 형으로 실시할수가 있다. 따라서 전술의 실시예는 여러면에서 단순한 예시에 지나지 않으며, 본 발명의 범위는 특허청구의 범위에 표시하는 것으로 명세서 본문에는 전혀 구속받지 않는다. 또한 특허청구의 범위의 균등범위에 속하는 변형이나 변경은 모두 본 발명의 범위내의 것이다.

Claims

복합동기 신호(SYN)에서 수평동기신호(HS) 및 수직동기 신호 (VH)를 얻는 동기회로에 있어서, 복합동기 신호(SYN)중의 수평동기 신호(HS) 사이에 특정 신호(OG)가 부가되어 있고, 또 그 특정신호(CG)의 부가기간이 수직동기 신호(VH)를 기준으로 하여 일정기간에 한정되는 경우에 복합동기신호(SYN)에 마스킹을 하여 상기 특정신호(CG)를 제거한 마스크필 복합 동기신호(SYNO)를 얻는 마스크회로(10,11,12)와,복합동기 신호(SYN) 중에 노이즈 신호가 포함되느냐 아니냐를 판정하는 판정회로(5,6,7,8,9)와, 상기 판정회로(5,6,7,8,9)가 노이즈신호를 포함하고, 판정하는 경우에는 상기 마스크 회로(10,11,12)를 거치지 않은 복합동기신호(SYN)를 또 상기 판정회로(5,6,7,8,9)가 노이즈 신호를 포함되지 않았다고 판정하는 경우에는 마스크 회로(10,11,12)에서 얻어지는 마스크필 복합동기 신호(SYNO)를 수평동기 신호(HS) 및 수직동기 신호(VH)를 얻어야 할 복합동기 신호(SY)로서 취하는 변별회로(1,2,3,4)를 구비한 것을 특징으로한 동기회로.
제1항에 있어서, 상기 변별회로(1,2,3,4)는 수평동기 신호(HS)를 생성하기 위한 PLL회로(1) 및 제1카운터(2)와 수직동기 신호(VH)를 생성하기 위한 수직동기 성분 분리회로(3) 및 수직동기 신호생성회로(14)를 포함하고, PLL회로(1)는 입력되는 복합동기 신호에 근거해서 수평동기 성분에 동기한 클력(CK)과 제1카운터(2)를 리셋하는 리셋펄스(RES)를 생성하고, 제1카운터(2)는 상기 클럭(CK)을 카운터하여 수평동기 신호(HS)와 상기 특정신호(CG)의 부가기간 이후의 시점을 표시하는 제1펄스(MSK)를 생성하고, 수직동기 성분분히회로(3)는 입력되는 복합동기신호(SYN)에 근거해서 수직동기 성분에 동기한 제2펄스(VS)를 생성하고, 수직동기신호 생성회로(4)는, 상기 제2펄스를 상기 수평동기신호(HS)에 등기한 수직동기 신호(VH)로 변환하는 것을 특징으로 하는 동기회로.
제1항 또는 제2항에 있어서, 상기 마스크 회로(10,11,12)는 상기 제1카운터(2)에서의 제1펄스(MSK)에 의해서 리셋되어, 입력되는 복합동기 신호(SYN)를 계수하고 그 계수치가 2에서 3까지의 기간이 변화하는 제3펄스(M)를 출력하는 제2카운터(10)와, 상기 제3펄스(M)의 강하시 부터, 상기 제1펄스(MSK)의 강하시 까지의 기간이 변화하는 제4의 펄스(SYNMSK)를 출력하는 래치 회로(11)와, 상기 제4펄스(SYNMSK)에 의해서 입력되는 복합동기 신호(SYN)를 마스크하고 마스크필 복합동기 신호(SYNO)를 출력하는 게이트 회로(12)를 포함하는 것을 특징으로 하는 동기회로.
제1항 또는 제2항에 있어서, 상기 판정회로(5,6,7,8,9)는 상기 제1카운터(2)의 출력인 수평동기 신호(HS)를 계수하고, 계수치가 0에서 1까지의 기간이 변화하는 제5펄스(N1)와 계수치가 상기 특정신호(CG)가 사이에 부가되어 있는 수평동기 신호(HS)중 최초의 수평동기 신호(HS)를 계수했을 때의 계수치 m으로 부터 최후의 수평동기 신호(HS)를 계수했을 때의 계수치 n까지의 기간이 변화하는 제6펄스(CUT)와 계수치가 n에서 n+1까지의 기간이 변화하는 제7펄스(N2)를 출력하는 제3카운터(5)와, 상기 제5펄스(N1)가 로우레벨의 기간에 입력되는 복합 동기 신호(SYN)를 그대로 출력하는 게이트 회로(6)와, 상기 게이트 회로(6)에서의 출력을 계수하고, 예정된 계수치 c에 달했을 때에 노이즈 상태임을 표시하는 펄스(N)를 출력하는 노이즈 판정회로(7)와, 상기 노이즈 판정회로(7)에서의 출력펄스(N)의 강하시에서 상기 제3카운터(5)로부터의 제7펄스의 강하시까지의 기간이 하이레벨로 되는 펄스(A)를 출력하는 래치회로(8)와, 상기 제3카운터(5)에서의 제6펄스(CUT)와, 상기 래치회로(8)에서의 펄스(A)와의 논리화 신호(B)를 출력하는 논리화 게이트 회로(9)를 포함한 것을 특징으로 하는 동기회로.
제1항 또는 제2항에 있어서, 상기 변별회로(1,2,3,4)는 입력된 복합동기신호(SYN) 및 마스크 회로(10,11,12)에서의 마스크필 복합동기 신호(SYNO)가 주어져 논리화 게이트 회로(9)에서의 논리화 신호(B)에 의해서 마스크필 복합동기 신호(SYNO)와 입력되는 복합 동기 신호(SYN)를 선택하여 상기 PLL회로(1)로 주는 절환회로(13)를 포함한 것을 특징으로 하는 동기회로.
제3항에 있어서, 상기 판정회로(5,6,7,8,9)는 상기 제1카운터(2)의 출력인 수평동기 신호(HS)를 계수하고, 계수치가 0에서 1까지의 기간이 변화하는 제5펄스(N1)와 계수치가 상기 특정신호(CG)가 사이에 부가되어 있는 수평동기 신호(HS)중 최초의 수평동기 신호(HS)를 계수했을 때의 계수치 m으로 부터 최후의 수평동기 신호(HS)를 계수했을 때의 계수치 n까지의 가간이 변화하는 제6펄스(CUT)와 계수치가 n에서 n+1까지의 기간이 변화하는 제7펄스(N2)를 출력하는 제3카운터(5)와, 상기 제5펄스(N1)가 로우레벨의 기간에 입력되는 복합 동기 신호(SYN)를 그대로 출력하는 게이트 회로(6)와, 강기 게이트 회로(6)에서의 출력을 계수하고, 예정된 계수치 c에 달했을 때에 노이즈 상태임을 표시하는 펄스(N)를 출력하는 노이즈 판정회로(7)와, 상기 노이즈 판정회로(7)에서의 출력펄스(N)의 강하시에서 상기 제3카운터(5)로부터의 제7펄스의 강하시까지의 기간이 하이레벨로 되는 펄스(A)를 출력하는 래치회로(8)와, 상기 제3카운터(5)에서의 제6펄스(CUT)와, 상기 래치회로(8)에서의 펄스(A)와의 논리화 신호(B)를 출력하는 논리화 게이트 회로(9)를 포함하는 것을 특징으로 하는 동기회로.
제3항에 있어서, 상기 변별회로(1,2,3,4)는 입력된 복합동기 신호(SYN) 및 마스크 회로(10,11,12)에서의 마스크필 복합동기 신호(SYNO)가 주어져 논리화 게이트 회로(9)에서의 논리화 신호(B)에 의해서 마스크필 복합동기 신호(SYNO)와 입력되는 복합동기 신호(SYN)를 선택하여 상기 PLL회로(1)로 주는 절환회로(13)를 포함하는 것을 특징으로 하는 동기회로.
제4항에 있어서, 상기 변별회로(1,2,3,4)는 입력된 복합동기 신호(SYN)및 마스크 회로(10,11,12)에서의 마스크필 복합동기 신호(SYNO)가 주어져 논리화 게이트 회로(9)에서의 논리화 신호(B)에 의해서 마스크필 복합동기 신호(SYNO)와 입력되는 복합 동기 신호(SYN)를 선택하여 상기 PLL회로(1)로 주는 절환회로(13)를 포함하는 것을 특징으로 하는 동기회로.