KR0139790B1 - 피일드 인식 신호 발생회로 - Google Patents

Abstract

NTSC 방식의 복합 영상신호를 기수 피일드와 우수 피일드로 구별하여 신호 처리하는 영상신호 시스템에 있어서 복합 영상신호로 부터 안정된 피일드 인식 신호를 발생하기 위한 회로이다.

복합 영상신호로 부터 수평 동기신호 및 복합 동기신호를 분리하고 상기 복합 동기신호를 적분하여 수직 동기신호를 발생하며, 상기 수직 동기신호 입력 완료시부터 상기 수평 동기신호를 설정값까지 카운팅하여 카운팅 완료시마다 하나의 펄스를 발생시켜 일정 지연시킨후 상기 복합 동기신호와 비교하여 논리 상태가 같을시에 클리어 되며 상기 수직 동기신호 입력시마다 논리 상태가 반전되는 피일드 인식 신호를 발생한다.

따라서 복합 영상신호에 포함되어 있는 노이즈등의 영향을 받지 않는 안정된 피일드 인식 신호를 발생한다.

Description

피일드 인식 신호 발생회로

제1도는 본 발명에 따른 회로도

제2도는 제1도의 각 부분의 동작 파형도

* 도면의 주요부분에 대한 부호의 설명

10; 동기분리부20; 적분기

30; 카운터40; 1/2H 지연기

50; 앤드게이트60; D플립플롭

본 발명은 영상신호 처리 시스템의 피일드 인식신호(field identification signal) 발생회로에 관한 것으로, 특히 NTSC 방식의 복합 영상신호(composite video signal)를 기수 피일드와 우수 피일드로 구별하여 신호 처리하는 영상신호 처리 시스템에 있어서 복합 영상신호에서 기수 피일드와 우수 피일드간 수평동기 신호수의 자를 검출하여 피일드 인식 신호를 발생하는 피일드 인식신호 발생회로에 관한 것이다.

일반적으로 배속주사 또는 다화면 디스플레이 등의 기능을 가지는 각종 영상신호 처리 시스템은 복합 영상신호를 디지탈 처리하고 있다. 이때 복합 영상신호를 피일드 또는 프레임 단위로 디지탈 처리하게 되며 또한 이를 위하여 영상 메모리에 저장 또는 독출하는 과정이 필수적으로 되어 있다.

또한 NTSC 방식의 복합 영상신호에서는 한 화면을 기수 피일드와 우수 피일드로 구별하여 비월 주사를 실현하고 있다.

그러므로 상기 영상신호 처리 시스템에 있어서 NTSC 방식의 복합 영상신호에서 기수 피일드와 우수 피일드의 피일드를 인식하여야만 정확한 신호 처리가 가능하게 된다.

이에따라 상기 영상신호 처리 시스템에서는 복합 영상신호로 부터 분리한 수직 동기신호(vertical sync signal)등을 기준으로 RC 시정수를 가지는 저항과 캐패시터로 구성된 회로로서 지연시킨 파형을 피일드 인식신호로 사용하여 왔다.

그러므로 종래의 피일드 인식신호 발생 회로는 노이즈(noise) 또는 수직 동기신호의 불안정 등에 매우 민감하게 응답하여 불안정한 피일드 인식신호를 발생하는 문제점이 있었다.

따라서 본 발명의 목적은 영상신호 처리 시스템의 피일드 인식신호 발생 회로에 있어서, 기수 피일드와 우수 피일드간 복합 동기 신호수의 차를 검출하여 안정된 피일드 인식 신호를 발생할 수 있는 피일드 인식 신호 발생회로를 제공함에 있다.

이하 본 발명을 첨부한 도면을 참조하여 상세히 설명한다.

제1도는 본 발명에 따른 회로도로서

복합 영상신호(CV)를 입력하여 복합 영상신호(CV)에 포함되어 있는 복합 동기신호(CS)와 수평동기 신호(HS)를 분리하는 동기분리부(10)와,

상기 복합 동기신호(CS)를 적분하여 수직 동기신호(VS)를 발생하는 분리기(20)와,

상기 수직 동기신호(VS)에 의해 클리어 된후 상기 수평 동기신호(HS)를 카운팅하여 256개까지 카운팅 완료시마다 카운팅 완료 신호를 발생하는 카운터(30)와,

상기 카운터(30)의 출력 카운팅 완료 신호를 1/2H(여기서 H는 수평 주사 기간임) 동안 지연시키는 1/2H 지연기(40)와,

상기 복합 동기신호(CS)와 상기 1/2H 지연된 카운팅 완료 신호를 논리곱하는 앤드게이트(50)와,

상기 앤드게이트(50)의 출력신호에 의해 클리어되며 상기 수직 동기신호(VS) 입력시마다 논리 상태가 반전되는 피일드 인식 신호를 발생하는 D플립플롭(40)으로 구성된다.

제2도는 본 발명에 따른 상기 제1도의 각 부분의 동작 파형도로서,

(A)는 동기분리부(10)에 입력되는 복합 영상신호(CV)의 기수 피일드의 파형이다.

(B)는 동기분리부(10)에 입력되는 복합 영상신호(CV)의 우수 피일드의 파형이다.

(C)는 동기 분리부(10)의 출력신호로서 복합 동기신호(CS)의 파형이다.

(D)는 카운터(30)의 출력 신호로서 카운팅 완료 신호의 파형이다.

(E)는 1/2H 지연기(40)의 출력신호 파형으로 상기 카운팅 완료신호가 1/2H 동안 지연됨을 나타낸다.

(F)는 낸드게이트(50)의 출력 신호 파형이다.

(G)는 D플립플롭(60)의 출력신호로서 피일드 인식 신호의 파형이다.

이하 본 발명에 따른 제1도의 동작예를 제2도의 동작 파형도를 참조하여 상세히 설명한다.

지금 제1도의 동기분리부(10)에 제2도 (A)와 같은 기수 피일드와 제2도 (B)와 같은 우수 피일드가 교호적으로 반복되는 복합 영상신호(CV)가 입력되면, 상기 동기분리부(10)는 상기 복합 영상신호(CV)에서 복합 동기신호(CS)와 수평동기신호(HS)를 분리하여 출력한다. 여기서 상기 복합 영상신호(CV)는 NTSC방식의 복합 영상신호로서 일반적으로 제2도 (A) 및 제2도 (B)에 나타낸 바와 같이 기수 피일드의 수직 귀선기간(L0)과 우수 피일드의 수직 귀선기간(L1)간에 0.5H만큼 기간차(L)가 나며, 이에따라 제2도 (C)와 같이 복합 동기신호(CS)의 수가 기수 피일드와 우수 피일드에서 서로 다르게 된다. 즉 기수 피일드의 복합 동기신호(CS)가 우수 피일드의 복합 동기신호(CS) 수보다 1개 더 많으며 이는 공지의 사실이다.

상기 동기분리부(10)의 출력 복합 동기신호(CS)는 적분기(20)에 입력되는 동시에 앤드게이트(50)의 일입력 단자에 입력된다. 상기 적분기(20)는 입력되는 복합 동기신호(CS)를 적분함으로써 매 피일드 마다 주기적으로 수직 동기신호기간동안 로우상태가 되는 수직 동기신호(VS)를 발생한다. 그러면 상기 카운터(30)는 상기 수직 동기신호(VS)에 의해 클리어 된 후 상기 수직 동기신호(VS)가 하이로 되는 시점 부터 상기 수평 동기신호(HS)를 카운팅하여 256개까지 카운팅 완료하면 제2도 (D)와 같은 카운팅 완료 신호를 발생한다. 즉 기수 피일드의 수평 동기신호(HS)를 카운팅 하였을시는 기수 피일드가 끝난 다음에 카운팅 완료 신호를 발생하는 것이며, 우수 피일드의 수평 동기신호(HS)를 카운팅 하였을시는 우수 피일드가 기간내에 카운팅 완료신호를 발생하는 것이다.

상기와 같은 카운팅 완료 신호는 1/2H지연기(40)에서 제2도 (E)와 같이 1/2H 지연되어 앤드게이트(50)에 입력된다. 그러므로 상기 앤드게이트(50)는 상기 1/2H 지연된 카운팅 완료 신호와 상기 복합 동기신호(CS)를 논리곱 함으로써 제2도 (F)와 같이 우수 피일드의 기간내에서만 펄스가 있는 신호를 출력한다.

한편 D플립플롭(60)은 데이타 입력단자(D)와 반전 출력단자가 연결되어 있으므로 클럭 입력단자(CLK)에 소정의 클럭신호 입력시 마다 출력단자(Q) 및 반전 출력단자의 출력신호의 논리 상태가 서로 반전된다.

그리고 상기 D플립플롭(60)의 클럭 입력단자(CLK)는 상기 적분기(20)의 출력단자와 접속되어 있으며 클리어 신호단자(CLR)는 상기 앤드게이트(50)의 출력단자에 접속되어 있으므로, 상기 D플립플롭(60)은 상기 앤드게이트(50)의 출력신호에 의해 우수 피일드의 시작시점 마다 클리어되며 매 피일드의 수직 동기신호(VS)가 하이가 되는 시점마다 논리상태가 반전되는 제2도 (G)와 같은 신호를 출력단자(Q)를 통하여 피일드 인식신호로서 출력한다.

그러므로 상기 D플립플롭(40)의 출력 신호인 피일드 인식신호의 논리상태는 항상 기수 피일드에서는 로우, 우수 피일드에서는 하이로 출력된다. 따라서 기수 피일드와 우수 피일드를 구별하여 영상 신호 처리를 하는 각종 영상신호 처리 시스템에서는 상기 피일드 인식 신호에 의해 안정된 피일드 인식을 할 수 있게 된다.

한편 상기 설명한 제1도에서 각 입출력 신호의 레벨을 달리하여 최종 출력신호인 피일드 인식신호의 상태를 상기한 바와 반대로 기수 피일드에서 하이로 우수 피일드에서 로우로 출력되도록 할 수 있음을 알 수 있을 것이다.

상술한 바와 같이 본 발명은 영상신호 처리 시스템의 피일드 인식 신호 발생 회로에 있어서, 기수 피일드와 우수 피일드간 복합 동기신호 수의 차를 검출하여 피일드 인식 신호를 발생하는 회로서 안정된 피일드 인식 신호를 발생시킴으로서 정확한 영상신호 처리가 가능토록 할 수 있는 잇점이 있다.

Claims (4)

1. 복합 영상신호를 기수 피일드와 우수 피일드로 구별하여 신호 처리하는 영상신호 처리 시스템의 피일드 인식신호 발생회로에 있어서, 복합 영상신호를 입력하여 복합 영상신호에 포함되어 있는 복합 동기신호와 수평동기신호를 분리하는 동기분리부(10)와, 상기 복합 동기신호를 적분하여 수직 동기신호를 발생하는 분리기(20)와, 상기 수직 동기신호에 의해 클리어 된후 상기 수평 동기신호를 카운팅하여 256개까지 카운팅 완료시마다 카운팅 완료 신호를 발생하는 카운터(30)와, 상기 카운터(30)의 출력 카운팅 완료 신호를 1/2H 동안 지연시키는 1/2H 지연기(40)와, 상기 복합 동기신호와 상기 1/2H 지연된 카운팅 완료 신호를 논리곱하는 논리게이트(50)와, 상기 앤드게이트(50)의 출력신호에 의해 클리어되며 상기 수직 동기신호 입력시마다 논리 상태가 반전되는 피일드 인식신호를 발생하는 플립플롭(40)으로 구성하는 것을 특징으로 하는 피일드 인식 신호 발생회로.
2. 제1항에 있어서, 상기 카운터(30)의 카운팅 설정값이 256으로 설정하는 것을 특징으로 하는 피일드 인식 신호 발생회로.
3. 피일드 인식 신호 발생회로에 있어서, 복합 영상신호로 부터 수평 동기신호 및 복합 동기신호를 분리하는 동기 분리 수단과, 상기 복합 동기신호를 적분하여 수직 동기신호를 발생하는 적분수단과, 상기 수직 동기신호 입력 완료시부터 상기 수평 동기신호를 설정값까지 카운팅하여 카운팅 완료시마다 하나의 펄스를 발생하는 카운팅 수단과, 상기 카운팅수단의 출력펄스를 일정 지연시킨후 상기 복합 동기신호와 비교하여 논리 상태가 같을시에 클리어 되며 상기 수직 동기신호 입력시마다 논리 상태가 반전되는 피일드 인식 신호를 발생하는 피일드 인식 수단으로 구성하는 것을 특징으로 하는 피일드 인식 신호 발생회로.
4. 제3항에 있어서, 상기 카운팅 수단의 카운팅 설정값이 256으로 설정하는 것을 특징으로 하는 피일드 인식 신호 발생회로.