KR910001516B1 - Pip 텔레비젼의 수직어드레스 발생회로 - Google Patents

Abstract

내용 없음.

Description

PIP 텔레비젼의 수직어드레스 발생회로

제1도는 종래와 본 발명의 수직라인 샘플링 방식 비교도.

제2도는 본 발명의 구성도.

제3도는 화면 샘플링방식을 설명하기 위한 그림.

제4도는 제2도의 타이밍챠트.

* 도면의 주요부분에 대한 부호의 설명

10, 20 : JK 플립플롭 30 : D 플립플롭

40, 50 : 카운터 G₁-G₆: 논리게이트

본 발명은 2화면을 나타내주는 PIP(Picture In Picture) 텔레비젼에 삽입되는 자화면의 홀수(odd) 및 짝수(even) 필드에 따른 효과적인 샘플링과 수직라인의 해상도를 높일 수 있는 수직어드레스 발생회로에 관한 것이다.

종래 자화면의 샘플링 방식은 홀수와 짝수필드의 구분없이 3라인중 1개 라인만을 샘플링하여 기입하는 방식을 사용하여 수직라인 해상도에 문제점이 발생하였다. 즉 종래 수직라인의 샘플링은 홀수나 짝수의 똑같은 라인만을 샘플링하여 기입하는 방식으로 수직라인의 해상도가 거칠었던 단점이 있었다.

본 발명은 상기한 문제점을 해결하기 위하여 안출한 것으로서, 3분주 회로와 8비트카운터와 콘트롤로직및 짝수/홀수 검출회로를 사용하여 기입시 화면의 수직 해상도를 저하시키지 않고 처리할 수 있는 수직어드레스 발생회로를 제공하는 것을 그 목적으로 한다.

상기 한 목적을 달성하기 위한 기술적 원리로는 자화면으로 처리될 화면의 수직라인중

만을 샘플링하기 위해 우선 3분주 회로를 구성하여 수직폭을 축소시키도록 하고, 3분주 회로의 출력은 직접 카운터의 라인카운터 클럭으로 입력시키지 않고 홀수필드와 짝수필드에 따라 논리게이트를 통하여 카운터의 클럭으로 입력시켜 홀수 및 짝수의 검출은 영상신호의 수평동기와 수직동기특성으로 부터 D 플립플롭을 가지고 검출하며 검출된 홀수 및 짝수신호는 3분주 회로 출력의 게이딩 및 카운터의 로딩신호로 사용되어 수직어드레스를 카운팅하도록 한다.

이하 첨부된 도면에 의하여 본 발명을 상세히 설명한다.

먼저 수직라인 샘플링방식을 설명하면, PIP의 원리는 PIP 처리하고 자하는 화면을 축소시켜야 하기 때문에 실제 비월주사방식으로 홀수와 짝수 각각 262.5라인을 샘플링하면 화면을 축소시킬 수 없기 때문에 262.5라인 중 중간의 192라인을 우선 선택하고 그 192라인에서

라인만을 샘플링하여 메모리에 저장한 뒤 독출시에는 주화면의 주사시 모두 독출하면 축소된 화면이 얻어진다.

이러한 종래의 샘플링 방식은 제1도에 도시한 바와같이 홀수필드에서

만을 선택한 후 짝수필드는 홀수필드의 바로 아래를 선택하도록 함으로써 2라인 샘플링, 4라인 스킵, 2라인 샘플링, 4라인 스킵을 반복하여 화면을 출력하도록 한다.

그러나 본 발명에서는 3분주 회로와 카운터를 사용하여 홀수필드에서는 정상적으로 샘플링하고 짝수필드에서는 1라인을 스킵하고 다음 라인을 샘플링하도록 하여 1홀수라인 샘플링, 2라인스킵, 1짝수라인 샘플링, 2라인스킵을 반복하여 등간격 샘플링을 실현함으로써 화면의 수직측이 종래보다 그 형태가 부드럽고 정확하게 출력되도록 하고 또한 홀수필드는 어드레스 카운터의 0-63번지에 짝수필드는 어드레스 카운터의 64-127번지에 구별하여 어드레싱 함으로써 홀수, 짝수필드를 구별하고 이를 독출시에 활용하도록 하였다.

상기한 샘플링 방식을 갖는 본 발명회로의 동작을 제2도의 회로도와 제3도의 파형도를 참조하여 설명하면 다음과 같다.

SVSB(Suv Vertical Sync Bar) 신호로 클리어시킨 JK 플립플롭(10, 20)은 3분주 카운터로서 WRST(Write Start) 신호를 클럭입력으로 실제 수평동기와 갖은 주기를 가지며, 3분주 카운팅한 결과는 제4도의 (3), (4)와 같이 JK 플립플롭(10, 20)에서 출력된다. 제4도의 (1), (2)에서 보면 홀수필드에서 SVSB 신호의 상승에지에서 WRSTB 신호가 로우레벨이고 짝수필드에서는 하이레벨로 되는 규칙성이 있으며, 이를 검출하는 회로가 D 플립플롭(30)으로 검출출력은 제4도의 (5)와 같다. 상기 D 플립플롭(30)의 출력(5)은 노아게이트(G₂)와 앤드게이트(G₄)로 입력되어 출력(5)이 로우레벨 일때에는 노아게이트(G₂)가 액티브되어 JK 플립플롭(10)의 출력

이 전달되고, 출력(5)이 하이레벨 일때에는 JK 플립플롭(20)의 출력(Q)이앤드게이트(G₄)를 통하여 전달된다.

또한 노아게이트(G₃)는 카운터(40, 50)의 동기로드기능을 보정하기 위한 것으로 수직동기 SVSB가 로우레벨인 구간에서 카운터(40, 50)의 클럭이 발생하지 않으면 카운터 입력의 A, B, C, D 값 로딩이 불가능하므로 SVSB가 로우레벨인 구간에서도 WRSTE가 펄스로서 출력되어 카운터(40, 50)의 로딩을 가능하게 한다. 따라서 노아게이트(G₃)의 출력신호(6)와 오아게이트(OR₁)의 실제 카운터클럭은 오아게이트(G₅)를 통하여 카운터(40, 50)의 클럭단자에 입력되어 동기에서 로딩된 값으로 어드레스 카운팅을 진행한다.

그러므로 카운터(40, 50)는 실제 메모리의 로우 어드레스에 입력되는 어드레스를 발생키 위한 카운터로서 로딩값과 오아게이트(G₆)의 출력값(7)에 의해 효과적으로 어드레스를 카운팅한다.

실제 어드레스는 카운터(40)의 출력 4개와 카운터(50)의 출력 3개로 구성하며 VSPL(Vertical Sample)은 제3도에 나타낸 바와같은 화면 샘플링이 원리로서 나타난다. 즉 VSPL은 로딩된 직후에는 로우레벨이지만 카운팅을 진행하여 실제 WRST가 36번 카운팅되면 하이레벨로 세팅되고, 그후 192번 WRST가 카운팅된 후 로우레벨이 되어 WRST의 3배 주기인 MWE로는 64번 카운팅 동안만 하이레벨로 되어 있어 실제 64번지만 카운팅한다.

제4도의 타이밍챠트(3), (4)에서 보면 홀수, 짝수시의 클럭의 시간차를 이용하여 홀수필드에서는 (3)을 선택하고 짝수필드에서는 (4)를 선택함으로써 앞서 설명한 수직라인 샘플링을 효과적으로 수행한다. 즉 짝수필드에서는 1라인 지연후부터 6샘플링을 시작하도록 한다. 한편 홀수 및 짝수 어드레스를 구별하는 데이타 입력단자인 카운터(50)의 D 단자는 플립플롭(30)의 필드검출출력

이 인가되는데 이때의 로딩은 오아게이트(G₆) 출력신호(7)의 상승에지에서 일어나기 때문에 홀수필드에서는 로우레벨이 인가되고 짝수필드에서는 하이레벨이 인가되도록 한다.

상기한 바와같이 본 발명 회로에 의하면 PIP 화면 샘플링을 위해 비월주사의 홀수 및 짝수필드를 검출하여 라인간의 일정간격을 샘플링함으로써 PIP 화면의 수직방향의 해상도를 높여주며, 홀수 및 짝수필드에 따른 구분어드레스를 발생함으로써 홀수필드를 표시할때와 짝수필드를 표시할 때에는 홀수 및 짝수필드를 분리하여 독출함으로써 짝수 및 홀수필드의 뒤섞임을 방지한 효과적인 PIP 화면을 구성할 수 있으며, 이와 더불어 D 플립플롭 한개로 필드검출을 행하고 JK 플립플롭 2개와 소수의 논리게이트를 이용하여 수직라인해상도 보정회로를 소규모로 실현할 수 있는 기술개선의 효과가 있다.

Claims (1)

1. SVSB신호(1)를 클리어 입력으로 하고 WRSTB 신호(2)의 반전신호를 클럭 입력으로 하여 3분주 회로로서 구성되는 JK 플립플롭(10, 20)과, SVSB 신호(1)와 WRSTB 신호(2)를 클럭 및 D 입력으로 하여 홀수와 짝수필드의 검출출력을 발생시키는 D 플립플롭(30)과, 상기한 JK 플립플롭(10, 20)과 D 플립플롭(30)과 SVSB 신호(1) 및 WRSTB 신호(2)를 입력으로 카운터(40, 50)의 클럭신호를 발생시키는 논리게이트(G₁-G₆)와, 어드레스를 발생시키고 샘플링 구간을 나타내는 VSPL 신호를 발생시키는 카운터(40, 50)로 구성되는 것을 특징으로 하는 PIP 텔레비젼의 수직어드레스 발생회로.

Images