KR100190653B1 - 프레임그래버의 수평블랭크신호 발생장치 - Google Patents
프레임그래버의 수평블랭크신호 발생장치 Download PDFInfo
- Publication number
- KR100190653B1 KR100190653B1 KR1019960050412A KR19960050412A KR100190653B1 KR 100190653 B1 KR100190653 B1 KR 100190653B1 KR 1019960050412 A KR1019960050412 A KR 1019960050412A KR 19960050412 A KR19960050412 A KR 19960050412A KR 100190653 B1 KR100190653 B1 KR 100190653B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- horizontal
- blank signal
- counter
- blank
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/24—Blanking circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/08—Separation of synchronising signals from picture signals
Abstract
본 발명은 512×512 프레임그래버(FRAME GRABBER)의 수평블랭크(HORIZONTAL BLANK)신호 발생장치에 관한 것으로, 특히 파형검사조정기의 비젼시스템에서 사용되는 블랭크신호발생장치를, 간단하면서도 정확한 블랭크신호를 발생시킬 수 있도록 구현한 프레임그래버의 수평블랭크신호 발생장치에 관한 것이다.
상기 설명한 바와같은 본 발명에서는 블랭크신호가 카운터의 카운팅동작에 의해서 결정되므로, 주위환경에 따라서 값이 변화하는 R과 C를 사용하는 종래의 장치보다 정확하고, PLL(Phase Locked Loop)을 이용하는 종래의 장치에 비해 성능이 떨어지지 않으면서 이 보다는 훨씬 저렴하게 되는 것이다.
Description
본 발명은 512×512 프레임그래버(FRAME GRABBER)의 수평블랭크(HORIZONTAL BLANK)신호 발생장치에 관한 것으로, 특히 파형검사조정기의 비젼시스템에서 사용되는 블랭크신호발생장치를, 간단하면서도 정확한 블랭크신호를 발생시킬 수 있도록 구현한 프레임그래버의 수평블랭크신호 발생장치에 관한 것이다.
일반적으로, 텔레비젼, 비젼시스템등의 동기화된 비디오신호를 처리하는 시스템에서는 화면을 횡방향으로 수평주사하고 종방향으로 수직주사하는데, 이 주사의 되돌아오는 선을 귀선(歸線)이라고 부른다. 귀선이 화면에 나타나면 화면노이즈로 나타나므로 화면상에는 보이지 않도록 하는 것을 귀선소거(歸線消去)라고 부른다. 귀선소거는 귀선소거기간중에 전자빔을 중단시킴으로써 이루어지는데, 수평 또는 수직주사의 귀선소거신호를 각각 수평귀선소거, 수직귀선소거라고 부른다. 이와같이 귀선신호를 제거하여 순수한 화상신호만을 화면에 나타나도록 하기 위해서 필요한 신호가 불랭크신호(또는 귀선소거신호)라고 한다.
이와 관련하여, 파형검사조정기의 비젼시스템에 사용되고 있는 종래의 프레임그래버의 수평블랭크신호 발생장치에 대한 구성은 제1도에 도시되어 있으며, 제1도를 참조하면, 종래의 프레임그래버의 수평블랭크신호 발생장치는 제2도에 도시한 바와같은 비디오신호(Sin)는 동기분리기(1)에서 수평동기신호가 분리되어 제2도에 도시한 바와같은 신호(S1)가 출력되고, 상기 신호(S1)는 제1멀티바이브레이터(2) 및 제2멀티바이브레이터(3)에서 각각 처리되어 각각의 시정수(τ1,τ2)로 결정되는 폭을 가지는 신호(S2,Sout)가 출력되는데, 상기 제2멀티바이브레이터(3)에서 출력되는 신호를 블랭크신호로 사용하고 있다.
이와같이 종래의 장치에 의해서 발생된 블랭크신호를 확대해보면 제3도에 도시한 바와같이, 블랭크신호(Sout)는 불안정한 상승시간(RISE TIME)이 상당히 길게 되고, 이 상승시간은 샘플링클럭(SK)의 펄스가 여러개 해당되는 시간에 해당되는 관계로, 종래의 장치에 의해서 발생되는 블랭크신호는 상당히 불안정하였으며, 이로인하여 화면상에 출력되는 화상도 선명하지 못하게 되므로, 장치전체에 대한 신뢰도를 떨어뜨리는 문제점이 있었던 것이다.
본 발명은 상기한 문제점을 해결하고 개선점을 달성하기 위해 안출한 것이다.
따라서, 본 발명의 목적은 파형검사조정기의 비젼시스템에서 사용되는 블랭크신호발생장치를, 간단하면서도 정확한 블랭크신호를 발생시킬 수 있도록 구현시킴으로써, 프레임그래버가 저렴해지면서 신뢰성을 확보할 수 있는 프레임그래버의 수평블랭크신호 발생장치를 제공하는데 있다.
상기한 본 발명의 목적을 달성하기 위한 기술적인 수단으로써, 본 발명의 프레임그래버의 수평블랭크신호 발생장치는 파형검사조정기의 비젼시스템에서, 입력되는 비디오신호에서 수평동기신호를 분리하는 동기신호분리기를 사용하여 블랭크신호를 발생시키는 블랭크신호 발생장치에 있어서, 상기 동기분리기에서 출력되는 수평동기신호의 폭을 조정하여 출력하는 멀티바이브레이터; 상기 멀티바이브레이터에서 출력되는 신호의 시적점에서 샘플링클럭신호의 펄스를 카운팅하는 동기카운터; PC인터페이스를 통해서 사전에 귀선신호소거시간에 해당되는 소정의 값을 설정해두는 프리셋래치; 상기 동기카운터로부터의 카운팅값과, 상기 프리셋래치에 설정된 값을 비교하여 동일한 시점에서 클리어신호를 출력하는 비교기; 상기 비교기의 클리어신호가 입력되는 시점에서 하나의 블랭크신호의 출력을 시작하고, 상기 클리어신호가 입력되는 시점에서부터 상기 샘플링클럭신호의 펄스를 카운팅하여 어드레스신호를 출력하다가, 상기 카운팅값이 1수평주사분의 화소수에 해당되는 시점에서 하나의 블랭크신호출력을 종료하는 수평화소카운터;를 구비함을 특징으로 한다.
제1도는 종래의 프레임그래버의 수평블랭크신호 발생장치의 구성도이다.
제2도는 제1도에 도시된 장치의 구성블럭에 대한 입력/출력파형도이다.
제3도는 제2도에 도시된 블랭크신호(Sout)의 확대도이다.
제4도는 본 발명에 따른 프레임그래버의 수평블랭크신호 발생장치의 구성도이다.
제5도는 제4도에 도시한 장치의 구성블럭에 대한 입력/출력파형도이다.
* 도면의 주요부분에 대한 부호의 설명 *
21 : 비디오A/D변환기22 : 프레임메모리
23 : 동기분리기24 : 멀티바이브레이터
25 : 동기카운터26 : 프리셋래치
27 : 비교기28 : 수평화소카운터
29 : PC인터페이스30 : 인버터
이하, 본 발명에 따른 프레임그래버의 수평블랭크신호 발생장치의 바람직한 실시예를 첨부한 도면을 참조하여 설명한다.
제4도는 본 발명에 따른 프레임그래버의 수평블랭크신호 발생장치의 구성도로서, 제4도를 참조하면, 파형검사조정기의 비젼시스템에 사용되는 본 발명의 프레임그래버의 수평블랭크신호 발생장치는 입력되는 비디오신호에서 수평동기신호(HSYC)를 분리하는 동기신호분리기(23)와, 상기 동기분리기(23)에서 출력되는 수평동기신호(HSYC)의 폭을 조정하여 출력하는 멀티바이브레이터(24)와, 상기 멀티바이브레이터(24)에서 출력되는 신호의 시적점에서 샘플링클럭신호(SCLK)의 펄스를 카운팅하는 동기카운터(25)와, PC인터페이스(29)를 통해서 사전에 귀선신호소거시간에 해당되는 소정의 값을 설정해두는 프리셋래치(26)와, 상기 동기카운터(25)로부터의 카운팅값과, 상기 프리셋래치(26)에 설정된 값을 비교하여 동일한 시점에서 클리어신호(SCLR)를 출력하는 비교기(27)와, 상기 비교기(27)의 클리어신호(SCLR)가 입력되는 시점에서 하나의 블랭크신호의 출력을 시작하고, 상기 클리어신호(SCLR)가 입력되는 시점에서부터 상기 샘플링클럭신호(SCLK)의 펄스를 카운팅하여 어드레스신호(A0∼A8)를 출력하다가, 상기 카운팅값이 1수평주사분의 화소수에 해당되는 시점에서 하나의 블랭크신호출력을 종료하는 수평화소카운터(28)를 구성한다.
또한, 상기 비디오신호를 디지탈데이타로 변환하는 비디오 A/D변환기(21)와, 상기 수평카운터(28)로부터의 어드레스신호(A0∼A8)에 따라 상기 비디오 A/D변환기(21)로부터의 이미지데이타를 저장하는 프레임메모리(22)와, 그리고 상기 수평카운터(28)로 출력되는 블랭크신호를 인버팅시켜서 출력시키는 인버터(30)를 더 구성한다.
제5도는 제4도에 도시한 장치의 구성블럭에 대한 입력/출력파형도이다. 여기서, 도면중 미설명부호인 R과 C는 멀티바이브레니터에서 출력되는 펄스폭을 결정하는 시정수(τ)를 결정하는 저항과 콘덴서이다.
이와같이 구성된 본 발명의 장치에 따른 동작을 첨부도면에 의거하여 하기에 상세히 설명한다.
제4도 및 제5도를 참조하여 본 발명을 설명하면, 입력되는 비디오신호(Vin)에서 동기분리기(23)가 수평동기신호(HSYC)를 분리해서 멀티바이브레이터(24)로 출력하고, 상기 멀티바이브레이터(24)는 R과 C에 의한 시정수(τ)에 따른 펄스폭으로 상기 수평동기신호(HSYC)를 조절하여 동기카운터(25)로 출력하는데, 상기 멀티바이브레이터(24)에서 출력되는 제5도에 도시한 신호(SM)의 폭(W1)은 비디오신호의 귀선기간보다는 크게, 그리고 두개의 수평동기신호(HSYC)펄스간격보다는 작도록 사전에 설정한 것이다.
상기 8비트의 동기카운터(25)는 상기 멀티바이브레이트(24)에서 출력되는 신호(SM)의 폭(W1)동안에 인에이블되어 상기 신호(SM)가 로우상태로 되는 시점에서 샘플링클럭(SCLK)펄스를 카운팅하여 그 카운팅값을 비교기(27)로 출력하는데, 상기 샘플링클럭(SCLK)주파수는 본 발명에서는 10MHz정도를 사용하고 있으며, 이는 비디오신호를 충분히 자연스럽게 복원할 수 있을 정도의 샘플링주파수에 해당된다.
한편, 8비트의 프리셋래치(26)에는 PC인터페이스(29)통해서 귀선신호소거시간(SR)에 해당되는 소정의 값을 설정해두는데, 이 귀선신호소거시간(SR)은 수평동기신호에서 이미지신호(여기서 이미지신호는 비디오신호중에 순수의 화상정보에 해당되는 신호를 말함)까지의 시간에 해당하는 것으로, 상기 귀선신호소거시간(SR)에 해당되는 소정의 값은 본 발명의 샘플링클럭주파수에 따라서 반복실험을 통해서 사전에 설정한 것이다.
상기 8비트의 동기카운터(25)로 출력되는 카운팅값을 8비트의 비교기(27)가 상기 프리셋래치(26)에 설정된 값에 연속적으로 비교하여, 상기 두 값이 동일한 시점에서 클리어신호(SCLR)를 수평화소카운터(28)로 출력한다. 예를들어, 프리셋래치(26)에 200이란 값이 설정된 경우이면, 상기 비교기(27)은 상기 동기카운터(27)에서 200이란 카운팅값이 출력되는 시점에서 클리어신호(SCLR)를 출력하는 것이다.
상기 수평화소카운터(28)에서는 상기 비교기(27)의 클리어신호(SCLR)가 입력되는 시점에서 하나의 블랭크신호의 출력을 시작함과 동시에, 상기 클리어신호(SCLR)가 입력되는 시점에서부터 상기 샘플링클럭신호(SCLK)의 펄스를 카운팅하여 어드레스신호(A0∼A8)를 프레임메모리(22)로 출력하다가, 상기 카운팅값이 1수평주사분의 화소수(예;512개)에 해당되는 시점, 즉 A9가 출력되는 시점에서 하나의 블랭크신호출력을 종료시킨다. 예를들면, 본 발명에서는 어드레스신호(A0∼A8)8개를 사용하면, 즉 8비트에 해당하는 화소수는 512개(=28)가 되는 것이다.
한편, 상기 비디오신호(Sin)는 비디오 A/D변환기(21)에서 디지탈데이타로 변환되는데, 상기 변환된 데이타 각각은 상기 수평화소카운터(28)에서 출력되는 어드레스신호에 의해서 지정된 영역의 프레임메모리(22)에 저장된다.
그리고, 상기 수평화소카운터(28)에서 출력되는 블랭크신호는 인버터(30)에서 인버팅되어 최종출력하게 되는데, 이 인버터는 블랭크신호를 인식하게 될 장치의 액티브상태에 따라서 선택적으로 사용할 수 있게 한 것이다.
상기 설명한 바와같은 본 발명에서는 블랭크신호가 카운터의 카운팅동작에 의해서 결정되므로, 주위환경에 따라서 값이 변화하는 R과 C를 사용하는 종래의 장치보다 정확하고, PLL을 이용하는 종래의 장치에 비해 성능이 떨어지지 않으면서 이 보다는 훨씬 저렴하게 되는 것이다.
상술한 바와같은 본 발명에 따르면, 파형검사조정기의 비젼시스템에서 사용되는 블랭크신호발생장치를, 간단하면서도 정확한 블랭크신호를 발생시킬 수 있도록 구현시킴으로써, 프레임그래버가 저렴해지면서 신뢰성을 확보할 수 있는 특별한 효과가 있는 것이다.
이상의 설명은 본 발명의 일실시예에 대한 설명에 불과하며, 본 발명은 그 구성의 범위내에서 다양한 변경 및 개조가 가능하다. 또한, 본 발명의 기술분야에서 통상의 지식을 가진자라면 상기 프레임그래버의 수평블랭크신호 발생장치가 상기 기술한 실시예에 한정되지 않음을 용이하게 알 수 있을 것이다.
Claims (3)
- 파형검사조정기의 비젼시스템에서, 입력되는 비디오신호에서 수평동기신호(HSYC)를 분리하는 동기신호분리기(23)를 사용하여 블랭크신호를 발생시키는 블랭크신호 발생장치에 있어서,상기 동기분리기(23)에서 출력되는 수평동기신호(HSYC)의 폭을 조정하여 출력하는 멀티바이브레이터(24);상기 멀티바이브레이터(24)에서 출력되는 신호의 시적점에서 샘플링클럭신호(SCLK)의 펄스를 카운팅하는 동기카운터(25);PC인터페이스(29)를 통해서 사전에 귀선신호소거시간에 해당되는 소정의 값을 설정해두는 프리셋래치(26);상기 동기카운터(25)로부터의 카운팅값과, 상기 프리셋래치(26)에 설정된 값을 비교하여 동일한 시점에서 클리어신호(SCLR)를 출력하는 비교기(27);상기 비교기(27)의 클리어신호(SCLR)가 입력되는 시점에서 하나의 블랭크신호의 출력을 시작하고, 상기 클리어신호(SCLR)가 입력되는 시점에서부터 상기 샘플링클럭신호(SCLK)의 펄스를 카운팅하여 어드레스신호(A0∼A8)를 출력하다가, 상기 카운팅값이 1수평주사분의 화소수에 해당되는 시점에서 하나의 블랭크신호출력을 종료하는 수평화소카운터(28);를 구비함을 특징으로하는 프레임그래버의 수평블랭크신호 발생장치.
- 상기 제1항에 있어서,상기 비디오신호를 디지탈데이타로 변환하는 비디오 A/D변환기(21)와, 상기 수평카운터(28)로부터의 어드레스신호(A0∼A8)에 따라 상기 비디오 A/D변환기(21)로부터의 이미지데이타를 저장하는 프레임메모리(22)를 더 구비함을 특징으로하는 프레임그래버의 수평블랭크신호 발생장치.
- 제1항에 있어서, 상기 수평카운터(28)로 출력되는 블랭크신호를 인버팅시켜서 출력시키는 인버터(30)를 더 구비함을 특징으로하는 프레임그래버의 수평블랭크신호 발생장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960050412A KR100190653B1 (ko) | 1996-10-30 | 1996-10-30 | 프레임그래버의 수평블랭크신호 발생장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960050412A KR100190653B1 (ko) | 1996-10-30 | 1996-10-30 | 프레임그래버의 수평블랭크신호 발생장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980030931A KR19980030931A (ko) | 1998-07-25 |
| KR100190653B1 true KR100190653B1 (ko) | 1999-06-01 |
Family
ID=19479923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960050412A KR100190653B1 (ko) | 1996-10-30 | 1996-10-30 | 프레임그래버의 수평블랭크신호 발생장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100190653B1 (ko) |
-
1996
- 1996-10-30 KR KR1019960050412A patent/KR100190653B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980030931A (ko) | 1998-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930006455B1 (ko) | 화상 신호 발생 장치 | |
| US5422677A (en) | Apparatus and method for processing a picture-in-picture video signal | |
| US4282550A (en) | Digital magnification system | |
| JPS5923517B2 (ja) | テレビジヨン信号同期装置 | |
| US4573080A (en) | Progressive scan television receiver with adaptive memory addressing | |
| EP0782334A2 (en) | Telecine signal conversion method and up-converter | |
| US4475124A (en) | Synchronizing system for character display | |
| US4654708A (en) | Digital video sync detection | |
| JPH02223869A (ja) | 雑音測定装置 | |
| US4876598A (en) | Apparatus for digitizing a composite video signal | |
| KR100190653B1 (ko) | 프레임그래버의 수평블랭크신호 발생장치 | |
| WO1991017631A1 (en) | Method and apparatus for synchronization in a digital composite video system | |
| US6587139B1 (en) | Device for measuring period of synchronizing signal and display device | |
| US6331875B1 (en) | Method and device for arranging digitized image signals or data in orthogonal rows and columns | |
| JPS61172484A (ja) | ビデオフイ−ルドデコ−ダ | |
| JPS6154774A (ja) | テレビジヨン同期信号波形処理装置 | |
| US6195130B1 (en) | Vertical timing signal generating circuit | |
| US6052153A (en) | Synchronization circuit and methods for screens with scanning circuits that reduce the effects of variations in frequency of an input signal | |
| KR100311367B1 (ko) | 티브이시스템의라인선택및필드검출장치 | |
| JPH11184422A (ja) | 同期信号処理回路および方法、表示装置、記憶媒体 | |
| KR100425687B1 (ko) | 평판표시장치의 합성동기신호 분리회로 | |
| KR950013062B1 (ko) | 메모리 액세스시 지연 보상회로 | |
| KR0124374B1 (ko) | 주화면 크기에 관계없이 부화면 신호를 일정화면비로 디스플레이하는 방법 및 그 장치 | |
| JP3253451B2 (ja) | コンポジット同期信号の遅延回路 | |
| KR920010322B1 (ko) | 고선명 tv의 프레임펄스 검출회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |