KR100425687B1 - 평판표시장치의 합성동기신호 분리회로 - Google Patents
평판표시장치의 합성동기신호 분리회로 Download PDFInfo
- Publication number
- KR100425687B1 KR100425687B1 KR10-2001-0062193A KR20010062193A KR100425687B1 KR 100425687 B1 KR100425687 B1 KR 100425687B1 KR 20010062193 A KR20010062193 A KR 20010062193A KR 100425687 B1 KR100425687 B1 KR 100425687B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- width
- vertical
- synchronous
- synchronization
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/08—Separation of synchronising signals from picture signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
본 발명은 평판표시장치의 합성동기신호 분리회로에 관한 것으로, 카운터 및 플립플롭을 구비하여 입력되는 합성동기신호의 수직동기신호를 감지하여, 그 수직동기구간에서 극성을 양(+)으로 가정하였을 경우 고전위로 출력되는 수직동기 감지신호를 출력함과 아울러 합성동기신호의 고전위 구간의 폭을 카운팅하여 출력하는 수직동기 감지부와; 상기 수직동기 감지신호와 합성동기신호 및 기준클럭을 인가받아 합성동기신호의 합성방식을 판별함과 아울러 수직 및 수평동기신호의 폭과 주기의 정보를 검출하는 정보 검출부와; 상기 정보 검출부에서 검출된 수직 및 수평동기신호의 폭과 주기의 정보를 이용하여 다수의 트리거링 펄스를 발생시키는 트리거링 펄스 발생부와; 상기 트리거링 펄스를 인가받아 그 트리거링 펄스의 입력에 따른 수직동기신호와 수평동기신호를 플립플롭을 통해 생성하여 출력함과 아울러 사용자의 시간지연 또는 펄스폭제어의 신호를 카운팅하여 그 플립플롭의 동작을 제어함으로써, 수평 및 수직동기신호의 출력을 지연하거나, 그 펄스폭을 조절하여 출력하는 출력부로 구성하여 간단한 디지털 회로인 카운터와 플립플롭을 사용하여 합성동기신호를 정확하게 수평동기신호와 수직동기신호로 분리할 수 있게 되어, 회로의 복잡성을 줄여 실장면적을 줄이는 효과와 아울러 열과 노이즈 등 아날로그적인 분리 성능 저하요인을 제거할 수 있어 그 신뢰성을 향상시키는 효과가 있다.
Description
본 발명은 평판표시장치의 합성동기신호 분리회로에 관한 것으로, 특히 합성동기신호를 카운터 및 플립플롭을 사용하여 수평 및 수직 동기신호로 분리하여 그 구성을 단순화 할 수 있는 평판표시장치의 합성동기신호 분리회로에 관한 것이다.
종래 표시장치는 주로 AV감상을 위한 텔레비전과 정지화면을 주로 볼 수 있는 모니터로 그 용도에 따라 구분되는 경향이 있었으나, 최근에는 대면적의 평판표시장치가 사용되면서, AV용 신호와 모니터용 신호를 모두 처리하게 되었다.
평판표시장치는 모니터용 신호로 부터 고화질을 구현하기 위해서는 입력신호의 수평, 수직 동기신호를 정확하게 처리하는 것이 매우 중요하다. 모니터용 신호는 R,G B에 관한 데이터와 수평동기, 수직동기신호로 구성되며, 경우에 따라서는 수평동기신호와 수직동기신호를 합성한 합성동기신호를 G신호에 싣는 형태인 SOG(SYNC ON GREEN)신호를 사용하기도 한다. 평판표시장치에서는 이와 같은 합성동기신호가 인가될때 수평동기신호와 수직동기신호를 정확하게 분리해 내는 회로를 구비하고 있으며, 이와 같은 종래 평판표시장치의 합성동기신호 분리회로를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
먼저, 종래 평판표시장치의 합성동기신호 분리회로의 일예는 대한민국 특허출원 10-1987-005984호에 기재된 내용과 같이 입력 합성 비디오 신호의 위상을반전시키는 제1인버어터회로와, 상기 제1인버어터회로로부터 고주파신호를 제거하기 위한 수평동기 필터회로와, 상기 수평동기 필터회로로부터 수평동기 신호를 분리하기 쉽게 클램프하는 제1클램프회로와, 상기 클램프된 신호에서 수평동기를 분리하기 위한 수평동기 분리회로와, 상기 클램프된 신호에서 지연을 보상하는 수평동기 지연 보상회로와, 상기 수평동기 분리회로의 출력신호와 수평동기 지연 보상회로의 출력신호에서 지연이 보상된 수평동기 신호를 적당한 레벨의 신호로 변환하여 출력하는 수평동기 출력회로와, 수평동기 신호 및 등화펄스를 제거하기 위한 수직동기필터와, 상기 수직동기필터 전압과 비교전압을 비교하여 수직동기를 분리하는 비교회로와, 상기 비교회로에 비교전압을 공급하는 비교전압 발생회로와, 상기 비교회로에서 분리한 수직동기 신호를 적당한 레벨로 출력하는 수직동기 출력회로와, 상기의 수직동기 신호와 지연이 보상된 수평동기 신호를 합성하여 출력하는 합성동기 출력회로와 상기의 지연이 보상된 수평동기 신호의 위상을 반전시키는 제2인버어터회로와, 상기 제2인버어터회로의 반전된 수평동기 신호를 일정전압으로 클램프하는 제2클램프회로와, 상기 제2클램프회로의 클램프된 수평동기 신호에서 버어스트 게이트 펄스를 발생시키는 버어스트 게이트 발생회로와, 상기 버어스트 게이트 발생회로의 버어스트 게이트 펄스의 위상을 반전시키는 제3인버어터회로와, 상기 반전된 버어스트 게이트 펄스를 일정전압으로 클램프하는 제3클램프회로와, 클램프인 버어스트 게이트 펄스를 일정전압으로 클램프하는 제3클램프회로와, 클램프인 버어스트 게이트 펄스에서 클램핑 펄스를 발생시키는 클램핑 펄스 발생회로와, 각 Rc보상회로에 전원전압변동과 무관한 일정전압을 공급해 출력되는 동기 신호들을 안정하게 하는 정전압회로로 구성된다.
상기 구성의 합성동기신호 분리회로는 입력신호의 위상을 반전시키는 인버터, 고주파성분의 제거를 위한 필터, 클램프신호의 발생을 위한 클램핑회로, 동기분리회로, 동기지연보상회로, 비교전압 발생회로의 구성을 가지고 있다. 이와 같은 구성은 그 구조가 복잡하여 실제 구현시에는 면적을 많이 차지하며, 제품의 단가를 상승시킨다.
또한, 열이나 노이즈 등의 아날로그적인 잡음 요인에 따라 그 분리 특성이 저하될 수 있는 단점이 있다.
종래 평판표시장치의 합성동기신호 분리회로는 대한민국 특허출원 10-1993-019510을 다른 실시예로 언급할 수 있다.
그 구성을 살펴보면 녹색 신호에 수평 동기신호와 수직 동기신호를 합한 녹색 신호상의 합성 동기신호(SYNC ON GREEN)를 받아증폭 작용 및 입력신호의 반전을 통한 조합된 신호를 수직 동기 출력 처리부로 출력하는 녹색 신호상의 동기 입력신호 처리수단과 ;
수평 동기신호 입력 내지는 수평, 수직 복합 동기신호 입력을 받아 신호를 반전하는 회로 및 입력된 신호를 반전함이 없이 출력하여 두 신호를 조합하여 수직 동기 출력 처리부로 출력하는 수평 동기신호 입력 처리수단과 ;
수직 동기 입력신호를 받아, 입력신호를 반전하는 회로 및 신호의 반전이 없이 입력된 신호를 출력하여, 두 신호의 조합을 통하여 최종 출력신호를 수직 동기신호 출력신호 처리부로 출력하는 수직 동기신호 입력 처리수단과;
상기한 녹색 신호상의 동기 입력신호 처리수단으로 부터 처리된 신호를 받아입력된 신호의 증폭 및 신호의 반전을 통하여, 상기의 신호를 최종 출력하는 수직 동기 출력 처리수단과;
상기한 수평 동기신호 출력 처리수단 및 상기한 수직 동기신호 출력 처리수단 또는 이들을 합성한 신호의 처리수단으로부터 입력된 신호를 받아 신호의 충전과 방전을 통하여 일정한 신호를 공급하는 수평 동기 출력처리 수단과 ;
상기한 수평 동기신호 출력 처리수단 및 상기한 수직 동기신호 출력 처리수단 또는 이들을 합성한 신호의 처리수단으로부터 입력된 신호를 받아 상기의 신호를 충전과 방전을 통하여, 클램프된 수평 클램프 신호를 출력하는, 수평 클램프 출력 처리수단을 포함하여 구성된다.
이와 같은 예에서도, 트랜지스터, 익스클루시브 오아게이트, 인버터회로, 멀티 바이브레이터 등을 사용하여 열이나 노이즈 등의 아날로그적인 단점을 가지고 있어 수직 및 수평동기신호의 분리에 대한 신뢰성이 저하된다.
또한, 다양한 해상도와 주파수를 가지는 모니터용 동기신호에 대응하기 위해서는 출력시킬 동기신호의 폭과 시간 지연을 임의로 조절할 수 있어야 하나, 상기 두 종래 실시예에서는 저항 또는 커패시터와 같은 수동소자의 값을 변환하는 아날로그적인 방법을 써야 하므로 조절의 편의성 및 정확성이 저하된다.
상기한 바와 같이 종래 평판표시장치의 합성동기신호 분리회로는 그 구조가 복잡하여, 실장 면적을 많이 차지함과 아울러 제품의 단가를 상승시키는 요인이되는 문제점과 아울러 열이나 노이즈에 의한 분리특성이 저하되는 문제점이 있었으며, 동기신호의 폭이나 시간 지연을 임의로 조절할 수 있는 수단이 구비되어 있지 않으며, 이를 위해 저항 또는 커패시터 등의 수동소자의 값을 변경해야 함으로써 조절의 편의성과 정확성이 저하되는 문제점이 있었다.
이와 같은 문제점을 감안한 본 발명은 보다 간단한 구조를 가지며, 아날로그적인 단점을 가지지 않고 수평, 수직 동기신호를 정확히 분리검출할 수 있고, 신뢰성을 향상시키는 평판표시장치의 합성동기신호 분리회로를 제공함에 그 목적이 있다.
도1은 본 발명 평판표시장치의 합성동기신호 분리회로.
도2는 도1에 있어서, 수직동기 감지부의 상세 구성도.
도3a 내지 도3c는 합성방식에 따른 수평/수직동기신호와 합성동기신호의 파형도.
*도면의 주요 부분에 대한 부호의 설명*
10:수직동기 감지부 20:수평동기 정보수집부
30:합성방식 판별부 40:수직동기 정보수집부
50:트리거링 펄스 발생부 60:출력부
상기와 같은 목적은 카운터 및 플립플롭을 구비하여 입력되는 합성동기신호의 수직동기신호를 감지하여, 그 수직동기구간에서 극성을 양(+)으로 가정하였을 경우 고전위로 출력되는 수직동기 감지신호를 출력함과 아울러 합성동기신호의 고전위 구간의 폭을 카운팅하여 출력하는 수직동기 감지부와; 상기 수직동기 감지신호와 합성동기신호 및 기준클럭을 인가받아 합성동기신호의 합성방식을 판별함과 아울러 수직 및 수평동기신호의 폭과 주기의 정보를 검출하는 정보 검출부와; 상기 정보 검출부에서 검출된 수직 및 수평동기신호의 폭과 주기의 정보를 이용하여 다수의 트리거링 펄스를 발생시키는 트리거링 펄스 발생부와; 상기 트리거링 펄스를 인가받아 그 트리거링 펄스의 입력에 따른 수직동기신호와 수평동기신호를 플립플롭을 통해 생성하여 출력함과 아울러 사용자의 시간지연 또는 펄스폭제어의 신호를 카운팅하여 그 플립플롭의 동작을 제어함으로써, 수평 및 수직동기신호의 출력을 지연하거나, 그 펄스폭을 조절하여 출력하는 출력부로 구성함으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도1은 본 발명 평판표시장치의 합성동기신호 분리회로도로서, 이에 도시한 바와 같이 합성동기신호(CS_IN), 클럭신호(CLK), 반전합성동기신호(CS_IN_NOT)을 인가받아 상기 합성동기신호(CS_IN)의 수직동기구간을 찾아 합성동기신호의 고전위구간 폭(HP_WIDTH)과 수직동기감지신호(D_VS)를 출력하는 수직동기 감지부(10)와; 상기 수직동기감지신호(D_VS)와 합성동기신호(CS_IN), 클럭신호(CLK)를 인가받아 그 수직동기감지신호(D_VS)가 저전위인 구간에서 상기 클럭신호(CLK)를 기준으로 합성동기신호(CS_IN)를 판단하여 수평동기신호의 폭(HSYNC_WIDTH)과 수평동기신호 폭의 상보폭(C_HSYNC_WIDTH)을 출력하는 수평동기 정보수집부(20)와; 상기 수평동기신호의 폭(HSYNC_WIDTH)와 수평동기신호의 상보폭(C_HSYNC_WIDTH) 및 상기 합성동기신호의 고전위 구간 폭(HP_WIDTH), 수직동기감지신호(D_VS)를 인가받아 상기 인가되는 합성동기신호(CS_IN)의 합성방식을 판별하여 그 합성방식에 해당하는 합성방식값(CC)을 출력하는 합성방식 판별부(30)와; 상기 수직동기감지신호(D_VS), 합성방식값(CC)과 합성동기신호(CS_IN)를 인가받아 수직동기신호의 폭(VSYNC_WIDTH)과 수직동기신호 주기(VSYNC_TOTAL)를 출력하는 수직동기 정보수집부(40)와; 상기 수직동기신호의 폭(VSYNC_WIDTH), 수직동기신호 주기(VSYNC_TOTAL), 합성방식값(CC), 수평동기신호의 폭(HSYNC_WIDTH), 수평동기신호의 상보폭(C_HSYNC_WIDTH), 합성동기신호(CS_IN), 클럭신호(CLK)를 인가받아 트리거링 펄스(TP)를 출력하는 트리거링 펄스 발생부(50)와; 상기 트리거링 펄스(TP)를 인가받아 수직동기신호(VSYNC)와 수평동기신호(HSYNC)를 출력함과 아울러 지연시간 제어신호(TC) 및 폭제어신호(WC)를 인가받아 상기 수직동기신호(VSYNC)와 수평동기신호(HSYNC)의 지연시간 및 폭을 조정하여 출력하는 출력부(60)로 구성된다.
도2는 상기 도1에 있어서, 수직동기 감지부(10)의 상세 구성도로서, 이에 도시한 바와 같이 반전합성동기신호(CS_IN_NOT)를 클리어 입력단(SCLR)에 입력받고, 카운터 인에이블단(CNT_EN)에 합성동기신호(CS_IN)를 인가받아 클럭신호(CLK)에 동기를 맞춰 카운팅하여 합성동기신호(CS_IN)의 고전위구간의 폭을 카운팅하여 카운팅신호(HP_COUNT)를 출력하는 제1카운터(11)와; 합성동기신호(CS_IN)를 클리어 입력단(SCLR)에 입력받고, 카운터 인에이블단(CNT_EN)에 반전합성동기신호(CS_IN_NOT)를 인가받아, 클럭신호(CLK)에 동기를 맞춰 카운팅하여 합성동기신호(CS_IN)의 저전위구간의 폭을 카운팅하여 카운팅신호(LP_COUNT)를 출력하는 제2카운터(12)와; 상기 카운팅신호(HP_COUNT)와 반전합성동기신호(CS_IN_NOT)을 각각 데이터 입력단(DATA)과 클럭입력단(CLK)에 입력받아 래치하여 상기 합성동기신호(CS_IN)의 고전위구간 폭(HP_WIDTH)을 출력하는 제1플립플롭(13)과; 상기 카운팅신호(LP_COUNT)와 합성동기신호(CS_IN)를 데이터 입력단(DATA)과 클럭입력단(CLK)에 각각 입력받아 래치하여 상기 합성동기신호(CS_IN)의 저전위구간 폭(LP_WIDTH)를 출력하는 제2플립플롭(14)과; 상기 고전위구간 폭(HP_WIDTH), 저전위구간 폭(LP_WIDTH), 카운팅신호(HP_COUNT),(LP_COUNT)를 인가받아 이를 참조하여 수직동기 감지신호(D_VS)를 출력하는 출력부(15)로 구성된다.
이하, 상기와 같이 구성된 본 발명 평판표시장치의 합성동기신호 분리회로를 좀 더 상세히 설명한다.
먼저, 합성동기신호(CS_IN)와 반전합성동기신호(CS_IN_NOT)가 인가되면, 상기 제1카운터(11) 및 제2카운터(12)는 각각 상기 합성동기신호(CS_IN)의 고전위 구간과 저전위 구간내의 클럭신호(CLK)의 수를 카운팅하여 카운팅신호(HP_COUNT),(LP_COUNT)를 출력한다.
이와 같이 카운팅한 결과는 상기 합성동기신호(CS_IN)의 합성방식에 따라 달라지게 된다.
즉, 도3a 내지 도3c는 각 합성방식에 따른 수직 동기신호(VSYNC)와 수평동기신호(HSYNC), 그 수직동기신호(VSYNC)와 수평동기신호(HSYNC)를 합성한 합성동기신호(CS_IN)의 파형도로서, 도3a는 배타적오아 조합에 의한 합성, 도3b는 0.5H방식에 의한 합성, 도3c는 1H방식에 의한 합성을 나타낸다.
도3a의 배타적오아 방식을 이용한 합성방법은 수직동기신호(VSYNC)와 수평동기신호(HSYNC)를 배타적오아 조합하여 합성동기신호(CS_IN)를 합성하며, 도3b의 0.5H 방식은 수직동기신호(VSYNC)의 구간내에 수평동기신호(HSYNC)의 1/2주기를 가지며 반대 극성을 가지는 신호를 삽입하는 방식으로 합성동기신호(CS_IN)를 합성하고, 도3c의 1H 방식은 수직동기신호(VSYNC)의 구간내에 수평동기신호(HSYNC)의 주기를 가지며 반대의 극성을 나타내는 신호를 삽입하여 합성하는 방식이다.
각 방식마다 동일한 수평동기신호(HSYNC)와 동일한 수직동기신호(VSYNC)를 합성한 결과인 합성동기신호(CS_IN)는 서로 다르게 된다.
이와 같은 합성동기신호(CS_IN)의 특성을 감안하여 상기 제1및 제2카운터(11,12)를 사용하여 그 합성동기신호(CS_IN)의 고전위구간과 저전위구간을 카운팅하여 상기 합성동기신호(CS_IN)의 합성정보를 검출하게 된다.
그 다음, 상기 제1 및 제2카운터(11,12)의 출력인 카운팅신호(HP_COUNT),(LP_COUNT)를 각각의 데이터 입력단(DATA)에 입력받음과 아울러 각각의 클럭입력단(CLK)에 반전합성동기신호(CS_IN_NOT)와 합성동기신호(CS_IN)를 인가받은 제1 및 제2플립플롭(13,14)는 각각 반전합성동기신호(CS_IN_NOT)과 합성동기신호(CS_IN)에 동기를 맞춰 상기 카운팅신호(HP_COUNT),(LP_COUNT)를 래치하여 출력함으로써, 상기 합성동기신호(CS_IN)의 고전위구간의 폭(HP_WIDTH)과 저전위구간의 폭(LP_WIDTH)을 나타내는 신호를 출력한다.
그 다음, 상기 합성동기신호(CS_IN)의 고전위구간의 폭(HP_WIDTH)과 저전위구간의 폭(LP_WIDTH)을 인가받고, 상기 카운팅신호(HP_COUNT),(LP_COUNT)를 인가받은 출력부(15)는 그 입력된 신호의 수학적 관계 및 상기 설명한 합성동기신호(CS_IN)의 3가지 합성방법에 따라 수직동기감지신호(D_VS)를 출력한다.
아래에서 상기 출력부(15)의 논리를 좀더 상세히 설명한다.
먼저, 상기 카운팅신호(HP_COUNT),(LP_COUNT)를 고려한 결과 배타적오아조합에 의해 합성동기신호(CS_IN)가 합성된 것이면, 입력된 합성동기신호(CS_IN)의 현재 저전위 구간의 폭(LP_WIDTH_NEW)이 이전상태의 저전위 구간의 폭(LP_WIDTH_OLD)와 현재 고전위 구간의 폭(HP_WIDTH_NEW)의 합과 동일한 값이면, 그 시점을 수직동기신호(VSYNC)의 시작구간으로 판단하고, 현재 고전위 구간의 폭(HP_WIDTH_NEW)이 이전상태의 고전위 구간의 폭(HP_WIDTH_OLD)와 현재 저전위 구간의 폭(LP_WIDTH_NEW)의 합과 같으면 그 시점에서 수직동기신호(VSYNC)의 끝구간으로 판단한다.
또한, 상기 카운팅신호(HP_COUNT),(LP_COUNT)를 고려한 결과 0.5H 또는 1H 방식으로 합성된 합성동기신호(CS_IN)인 경우, 현재 고전위구간의 폭(HP_WIDTH_NEW)과 이전의 고전위구간의 폭(HP_WIDTH_OLD)을 비교하여 현재 고전위구간의 폭(HP_WIDTH_NEW)가 더 작은 것으로 판명됨과 아울러 그 시점에서 고전위구간의 폭(HP_WIDTH)와 저전위구간의 폭(LP_WIDTH)가 동일하게 되는 시점이 수직동기신호의 끝구간으로 판단하고, 그와 같은 상태의 이후에 카운팅신호(HP_COUNT)와 고전위구간의 폭(HP_WIDTH)을 비교하여 그 카운팅신호(HP_COUNT)가 더 큰 시점에서 수직동기신호(VSYNC)가 시작되는 구간으로 판단한다.
이와 같은 판단방법으로 상기 출력부(15)는 별도의 복잡한 회로를 사용하지 않고, 2개씩의 카운터와 플립플롭을 사용하여 입력되는 합성동기신호(CS_IN)의 합성방법에 대한 정보와, 그 합성동기신호(CS_IN)에서 수직동기신호(VSYNC)의 시작과 끝구간을 용이하게 검출할 수 있게 된다.
상기 출력부(15)는 수직동기신호(VSYNC)의 시작점에서 고전위의 수직동기감지신호(D_VS)를 고전위로 출력하고, 수직동기신호(VSYNC)의 끝점에서 저전위의 수직동기감지신호(D_VS)를 출력한다.
그 다음, 상기 수직동기감지부(10)의 출력부(15)로 부터 출력되는 수직동기감지신호(D_VS)와, 상기 합성동기신호(CS_IN) 및 클럭신호(CLK)를 인가받은 수평동기 정보수집부(20)는 상기 수직동기 감지신호(D_VS)가 저전위 구간인 수직동기 구간 외의 구간에서의 상기 합성동기신호(CS_IN)의 고전위 구간을 상기 클럭신호(CLK)를 이용하여 카운팅한다.
이와 같이 카운팅된 부분은 수평동기신호의 폭이된다. 상기의 과정을 통해 수평동기신호의 폭(HSYNC_WIDTH)신호를 출력함과 아울러 상기 수직동기 감지신호(D_VS)가 저전위인 구간에서의 합성동기신호(CS_IN)의 저전위 구간을 카운팅한 결과인 상보(COMPLEMENTARY) 폭(C_HSYNC_WIDTH)을 출력한다.
상기 수평동기신호의 폭(HSYNC_WIDTH)과 수평동기신호의 상보폭(C_HSYNC_WIDTH), 합성동기신호(CS_IN)의 고전위구간 폭(HP_WIDTH) 및 수직동기 감지신호(D_VS)를 입력받은 합성방식 판별부(30)는 상기 합성동기신호(CS_IN)가 0.5H방식 또는 1H방식으로 합성되었는지를 구분하여 그 결과를 합성방식값(CC)로하여 출력한다.
이때 상기 합성동기신호(CS_IN)의 합성방식중 배타적오아조합에 의한 방식은 상기 수직동기 감지부(10)에서 용이하게 검출할 수 있으나, 0.5H방식 또는 1H방식에 대해서는 검출할 수 없어 다음의 동작을 하는 합성방식 판별부(30)를 사용하여 검출한다.
입력되는 합성동기신호(CS_IN)가 0.5H 방식으로 합성된 경우에는 상기 고전위구간의 폭(HP_WIDTH)가 아래의 수학식1을 만족하며, 1H의 방식으로 합성된 경우에는 아래의 수학식2를 만족한다.
상기 수학식 1과 수학식 2를 통해 입력된 합성동기신호(CS_IN)의 합성방식을 검출할 수 있다.
그 다음, 상기 합성방식을 판별한 합성방식 판별부(30)의 합성방식값(CC)과 수직동기 검출신호(D_VS) 및 합성동기신호(CS_IN)를 인가받은 수직동기 정보수집부(40)는 수직동기구간인 상기 수직동기검출신호(D_VS)의 고전위구간에서 합성동기신호(CS_IN)의 폴링에지(FALLING EDGE)를 클럭으로 사용하여 카운팅하여 수직동기신호의 폭(VSYNC_WIDTH)을 출력한다. 이때는 상기 합성동기신호(CS_IN)의 합성방식이 1H방식이며, 0.5H방식일 때는 그 폭을 반으로 나눈 값이 수직동기신호의 폭(VSYNC_WIDTH)가 된다.
또한, 상기 수직동기 정보수집부(40)는 합성동기신호(CS_IN)의 라이징에지를 클럭으로 사용하여 카운터한 값과 상기 산출된 수직동기신호의 폭(VSYNC_WIDTH)을 더한 값을 수직동기신호의 주기(VSYNC_TOTAL)로 하여 출력한다.
그 다음, 트리거링 펄스 발생부(50)는 상기 수직동기신호의 폭(VSYNC_WIDTH), 수직동기신호의 주기(VSYNC_TOTAL), 합성방식 판별값(CC), 수평동기신호의 상보폭(C_HSYNC_WIDTH), 수평동기신호의 폭(HSYNC_WIDTH), 합성동기신호(CS_IN) 및 클럭신호(CLK)를 입력받아 각 합성방식에 따른 해석을 통해 트리거링 펄스(TP)를 발생시킨다.
상기 트리거링 펄스 발생부(50)는 상기 합성동기신호(CS_IN)이 배타적오아조합을 통해 합성된 것일 경우 수직동기구간이 시작되기 직전 시점의 라이징 에지가 감지되면 그때 부터 상기 클럭신호(CLK)를 사용하여 카운트를 시작하고, 상기 수평동기신호의 폭(HSYNC_WIDTH)과 수평동기신호의 상보폭(C_HSYNC_WIDTH) 만큼 카운팅한 후, 트리거링 펄스(TP)를 발생시킨다.
또한, 수직동기구간 외에서는 입력되는 합성동기신호의 폴링에지에서 트리거링 펄스(TP)를 발생시킨다. 이때의 조건은 수직동기구간이 끝나기 직전 시점의 폴링에지가 감지되면 그때부터 카운터를 통해 수평동기신호의 폭(HSYNC_WIDTH)과 수평동기신호의 상보폭(C_HSYNC_WIDTH)의 합 만큼의 시간이 지난 후 트리거링 펄스(TP)를 발생시킨다.
상기 합성동기신호(CS_IN)가 0.5H 방식으로 합성된 것이면, 수직동기구간외에서는 플립플롭을 사용하여 합성동기신호(CS_IN)의 라이징에지에서 트리거링 펄스(TP)를 발생시키며, 수직동기구간 내에서는 짝수번째 라이징에지에서만 트리거링 펄스(TP)를 발생시켜, 수평동기신호의 정보를 출력하며, 수직동기신호의 정보는 수직동기구간이 시작되기 직전의 라이징 에지가 발생하는 시점에서 수직동기신호를 고전위로 하고, 수직동기신호의 폭(VSYNC_WIDTH)의 두배만큼의 시간이 경과한 후의 라이징 에지에서 그 수직동기신호를 저전위로 출력한다.
그리고, 합성동기신호(CS_IN)가 1H방식으로 합성된 것이면, 수평동기신호의 생성은 합성동기신호(CS_IN)의 모든 라이징에지에서 트리거링 펄스(TP)를 발생시켜, 생성한다. 수직동기신호의 생성은 수직동기구간이 시작되기 직전 시점의 라이징에지에서 수직동기신호를 고전위로 하고, 수직동기신호의 폭(VSYNC_WIDTH)만큼 경과한 라이징 에지에서 그 수직동기신호를 저전위로 출력한다.
그 다음, 출력부(60)에서는 상기 트리거링 펄스(TP)를 인가받아 각 트리거링신호를 플립플롭을 통해 출력한다. 만약 사용자의 시간제어신호(TC) 또는 폭제어신호(WC)가 인가되는 경우에는 카운터를 통해 지연시킨 후 출력하거나, 펄스폭을 조절하여 출력한다.
상기한 바와 같이 본 발명 평판표시장치의 합성동기신호 분리회로는 간단한 디지털 회로인 카운터와 플립플롭을 사용하여 합성동기신호를 정확하게 수평동기신호와 수직동기신호로 분리할 수 있게 되어, 회로의 복잡성을 줄여 실장면적을 줄이는 효과와 아울러 열과 노이즈 등 아날로그적인 분리 성능 저하요인을 제거할 수 있어 보다 정확한 합성동기신호의 분리를 수행함으로써, 그 신뢰성을 향상시키는 효과가 있으며, 분리된 수직/수평동기신호를 지연하거나, 그 신호의 폭을 제어할 수 있도록 함으로써, 회로의 사용효율을 증대시키는 효과가 있다.
Claims (3)
- 합성동기신호의 고전위 구간 및 저전위 구간을 카운트하는 카운터 및 플립플롭을 구비하여 입력되는 합성동기신호의 수직동기신호를 감지하여, 그 수직동기구간에서 극성을 양(+)으로 가정하였을 경우 고전위로 출력되는 수직동기 감지신호를 출력함과 아울러 합성동기신호의 고전위 구간의 폭을 카운팅하여 출력하는 수직동기 감지부와; 상기 수직동기 감지신호와 합성동기신호 및 기준클럭을 인가받아 수평동기신호의 폭 및 상보폭을 검출한 후 상기 합성동기신호의 고전위 구간 폭과의 관계에 의해 합성동기신호의 합성방식을 판별함과 아울러 수직동기신호의 폭과 주기의 정보를 검출하는 정보 검출부와; 상기 정보 검출부에서 검출된 수직 및 수평동기신호의 폭과 주기의 정보를 이용하여 다수의 트리거링 펄스를 발생시키는 트리거링 펄스 발생부와; 상기 트리거링 펄스를 인가받아 그 트리거링 펄스의 입력에 따른 수직동기신호와 수평동기신호를 플립플롭을 통해 생성하여 출력함과 아울러 사용자의 시간지연 또는 펄스폭제어의 신호를 카운팅하여 그 플립플롭의 동작을 제어함으로써, 수평 및 수직동기신호의 출력을 지연하거나, 그 펄스폭을 조절하여 출력하는 출력부로 구성하여 된 것을 특징으로 하는 평판표시장치의 합성동기신호 분리회로.
- 제 1항에 있어서, 상기 수직동기 감지부는 반전합성동기신호를 클리어 입력단에 입력받고, 카운터 인에이블단에 합성동기신호를 인가받아 기준클럭에 동기를 맞춰 카운팅하여 합성동기신호의 고전위구간의 폭을 카운팅하여 카운팅신호를 출력하는 제1카운터와; 합성동기신호를 클리어 입력단에 입력받고, 카운터 인에이블단에 반전합성동기신호를 인가받아, 기준클럭에 동기를 맞춰 카운팅하여 합성동기신호의 저전위구간의 폭을 카운팅한 카운팅신호를 출력하는 제2카운터와; 상기 제1카운터의 카운팅신호와 반전합성동기신호를 각각 데이터 입력단과 클럭입력단에 입력받아 래치하여 상기 합성동기신호의 고전위구간 폭을 출력하는 제1플립플롭과; 상기 제2카운터의 카운팅신호와 합성동기신호를 각각 데이터 입력단과 클럭입력단에 각각 입력받아 래치하여 상기 합성동기신호의 저전위구간 폭을 출력하는 제2플립플롭과; 상기 고전위구간 폭, 저전위구간 폭 및 두 카운팅신호를 인가받아 이를 참조하여 수직동기 감지신호를 출력하는 출력부로 구성하여 된 것을 특징으로 하는 평판표시장치의 합성동기신호 분리회로.
- 제 1항에 있어서, 상기 정보검출부는 수직동기 감지신호가 저전위인 구간에서 상기 기준클럭을 기준으로 합성동기신호를 판단하여 수평동기신호의 폭과 수평동기신호 폭의 상보폭을 출력하는 수평동기 정보수집부와; 상기 수평동기신호의 폭과 수평동기신호의 상보폭 및 상기 합성동기신호의 고전위 구간 폭, 수직동기감지신호를 인가받아 상기 인가되는 합성동기신호의 합성방식을 판별하여 그 합성방식에 해당하는 합성방식값을 출력하는 합성방식 판별부와; 상기 수직동기감지신호, 합성방식값과 합성동기신호를 인가받아 수직동기신호의 폭과 수직동기신호 주기를 출력하는 수직동기 정보수집부로 이루어진 것을 특징으로 하는 평판표시장치의 합성동기신호 분리회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0062193A KR100425687B1 (ko) | 2001-10-09 | 2001-10-09 | 평판표시장치의 합성동기신호 분리회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0062193A KR100425687B1 (ko) | 2001-10-09 | 2001-10-09 | 평판표시장치의 합성동기신호 분리회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030030323A KR20030030323A (ko) | 2003-04-18 |
| KR100425687B1 true KR100425687B1 (ko) | 2004-04-03 |
Family
ID=29563904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0062193A KR100425687B1 (ko) | 2001-10-09 | 2001-10-09 | 평판표시장치의 합성동기신호 분리회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100425687B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100958916B1 (ko) | 2010-01-26 | 2010-05-19 | (주)다윈텍 | 발광 제어 장치 및 이를 포함하는 액정 표시 장치 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0144363B1 (ko) * | 1988-09-02 | 1998-07-15 | 이우에 사또시 | 수평위상동기회로 및 수평위상동기방법 |
| KR19990006211A (ko) * | 1997-06-30 | 1999-01-25 | 김영환 | 동기 신호 검출 회로 및 방법 |
-
2001
- 2001-10-09 KR KR10-2001-0062193A patent/KR100425687B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0144363B1 (ko) * | 1988-09-02 | 1998-07-15 | 이우에 사또시 | 수평위상동기회로 및 수평위상동기방법 |
| KR19990006211A (ko) * | 1997-06-30 | 1999-01-25 | 김영환 | 동기 신호 검출 회로 및 방법 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100958916B1 (ko) | 2010-01-26 | 2010-05-19 | (주)다윈텍 | 발광 제어 장치 및 이를 포함하는 액정 표시 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030030323A (ko) | 2003-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970067077A (ko) | 화소수변환장치 | |
| US8233092B2 (en) | Video signal processing device | |
| JP3181462B2 (ja) | クランプ信号の発生制御回路及びその方法 | |
| JP3555372B2 (ja) | 同期処理回路 | |
| KR100425687B1 (ko) | 평판표시장치의 합성동기신호 분리회로 | |
| JP2988042B2 (ja) | ドットクロック再生回路 | |
| JPS58707B2 (ja) | 垂直同期信号検出方法および回路 | |
| JP4472098B2 (ja) | 同期信号処理回路および表示装置 | |
| JPH11219157A (ja) | サンプリングクロック制御装置 | |
| JP4032540B2 (ja) | テレビジョン受像機のタイミング信号発生装置 | |
| JP3475773B2 (ja) | 映像信号処理装置及び液晶表示装置 | |
| JP3871901B2 (ja) | 映像表示装置 | |
| KR0153669B1 (ko) | 동기 신호 판별 장치 | |
| JPH0628382B2 (ja) | 垂直同期信号作成回路 | |
| JP2713063B2 (ja) | デジタル画像生成装置 | |
| KR100311367B1 (ko) | 티브이시스템의라인선택및필드검출장치 | |
| JP3322992B2 (ja) | フィールド判別回路 | |
| KR200141097Y1 (ko) | 문자 흔들림 방지 회로 | |
| JP4906199B2 (ja) | 画像フォーマット変換前処理装置及び画像表示装置 | |
| KR0165763B1 (ko) | 자막위치 정보 검출장치 | |
| JP3082197B2 (ja) | 同期信号分離回路 | |
| JP2010021800A (ja) | 遅延回路 | |
| JPH0556300A (ja) | 同期信号発生回路 | |
| JP2003005731A (ja) | 映像信号判別装置 | |
| JPH06105286A (ja) | ジッタ補償回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070221 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |