KR0165763B1 - 자막위치 정보 검출장치 - Google Patents

자막위치 정보 검출장치 Download PDF

Info

Publication number
KR0165763B1
KR0165763B1 KR1019960018589A KR19960018589A KR0165763B1 KR 0165763 B1 KR0165763 B1 KR 0165763B1 KR 1019960018589 A KR1019960018589 A KR 1019960018589A KR 19960018589 A KR19960018589 A KR 19960018589A KR 0165763 B1 KR0165763 B1 KR 0165763B1
Authority
KR
South Korea
Prior art keywords
synchronizing signal
horizontal synchronizing
pulse
supplied
signal
Prior art date
Application number
KR1019960018589A
Other languages
English (en)
Other versions
KR970078607A (ko
Inventor
조민수
Original Assignee
배순훈
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자주식회사 filed Critical 배순훈
Priority to KR1019960018589A priority Critical patent/KR0165763B1/ko
Publication of KR970078607A publication Critical patent/KR970078607A/ko
Application granted granted Critical
Publication of KR0165763B1 publication Critical patent/KR0165763B1/ko

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/04Synchronising
    • H04N5/08Separation of synchronising signals from picture signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Studio Circuits (AREA)
  • Television Systems (AREA)

Abstract

본 발명은 자막위치 정보 검출장치에 관한 것으로, 종래에는 화면에 디스플레이되는 자막위치에 관한 정보를 알 수 없어 자막의 위치를 정확하게 조정하지 못하는 결점을 가지고 있었다. 본 발명은 수직/수평 동기신호 분리부의 수평동기신호(H.sync)에 의해 스위칭 동작하여 버퍼에서 출력되는 영상신호 중 화면에 디스플레이되는 영상신호만을 통과시키는 스위칭 IC와, 상기 수직/수평 동기신호 분리부에서 출력되는 수평동기신호(H.sync)를 반전시키는 인터버와, 상기 반전 수평동기신호(

Description

자막위치 정보 검출장치
제1도는 본 발명의 일실시예에 따른 회로도.
제2도는 본 발명의 일실시예에 따른 타이밍도이다.
* 도면의 주요부분에 대한 부호의 설명
11 : 버퍼 13 : 동기신호 분리부
15 : PLL 17 : 클럭발진부
19 : 1/N 분주기 21 : 프론트포치 체크용 펄스 발생기
23 : 스위칭 IC 25 : D 플립/플롭
27 : 인버터 29 : 자막위치정보 발생기
본 발명의 텔레비전 수상기의 자막위치 정보 검출장치에 관한 것으로서, 상세하게는 외부기기나 방송국에서 송출되는 영상신호의 프론트포치에 인코딩되어 있는 자막위치 정보를 디코딩하여 텔레비전 수상기의 화면에 디스플레이되는 자막위치를 조정할 수 있도록 된 자막위치 정보 검출장치에 관한 것이다.
일반적으로 외부기기 혹은 방송국에서 영상신호를 송출할 때 영상신호에 자막신호를 합성하여 송출하면, 이를 수신하여 처리하는 16 : 9의 비율을 갖는 와이드 텔레비전 수상기의 화면에는 영상신호와 함께 송출된 정보의 자막이 화면의 상측 혹은 하측 등에 디스플레이되므로 시청자는 영상신호를 시청하면서 방송국이나 외부기기에서 송출하는 정보를 제공받을 수 있게 된다.
즉, 방송국 혹은 외부기기에서 16 : 9의 비율을 갖는 영상신호에 자막신호를 실어 송출하면, 16 : 9의 비율을 갖는 화면에 영상신호와 함께 자막신호를 제공받을 수 있으나, 16 : 9의 비율을 갖는 텔레비전 수상기의 화면으로 자막신호가 포함되어 있는 4 : 3의 비율을 갖는 영상신호를 시청할 때 4 : 3의 비율을 갖는 영상신호를 16 : 9의 비율을 갖는 화면에 가득차도록 영상신호의 배율을 늘리는데, 이때 화면의 하측에 위치하고 있는 자막신호가 화면의 하단으로 하강하여 화면에 디스플레이되지 않게 된다. 이에 따라 외부기기나 혹은 방송국에서 송출하는 자막신호를 확인하지 못하는 경우가 종종 발생하는 것이다.
또한, 이를 감안하여 종래에는 자동 와이드 모드를 설치하여 화면에 디스플레이되는 영상신호를 전체적으로 상측으로 이동시키고 있으나, 이 경우 자막신호는 화면에 모두 디스플레이되지만 영상신호의 상단부분이 잘려나가 영상신호의 상단부분을 시청하지 못하는 경우가 발생하게 된다.
즉, 자막에 의해 방송국이나 외부기기에서 공급하는 정보를 제공받을 수 있으나, 텔레비전 수상기의 화면에 디스플레이되는 자막에 대한 정보를 알 수 없어 자막위치를 수동으로 조정하는데도 어려울뿐만 아니라 자막위치를 자동으로 조정하지 못하는 결점이 있었다.
화면에 디스플레이되는 자막을 조정할 때 발생하는 상기한 바와 같은 종래의 어려움을 제거하기 위하여 안출된 본 발명은 외부기기나 혹은 방송국에서 송출되는 영상신호의 프론트 포치에 인코딩되어 인가되는 자막위치에 대한 정보를 디코딩하여 자막위치에 대한 정보를 제공하므로 화면에 디스플레이되는 자막의 위치를 정확하게 조정할 수 있도록 된 자막위치 정보 검출장치를 제공하고자 하는데 그 목적이 있는 것이다.
상기한 바와같은 목적을 달성하기 위한 본 발명은 입력 영상신호(Vin)를 완충 증폭하도록 되어 있는 완충수단과, 상기 입력 영상신호(Vin)에 포함되어 있는 수평 동기신호(H.sync)와 수직 동기신호(V.sync)를 분리하도록 되어 있는 수직/수평 동기신호 분리수단과, 상기 수직/수평 동기신호 분리수단의 수평 동기신호(H.sync)와 1/N 분주수단의 기준 수평 동기신호(H.ref)의 위상을 비교하여 클럭 발진수단의 발진주파수를 제어하도록 되어 있는 PLL과, 상기 PLL의 제어하에 클럭펄스(CLK)를 발진하도록 되어 있는 클럭 발진수단과, 상기 클럭 발진수단의 클럭펄스(CLK)를 1/N의 기준 수평동기신호(H.ref)로 분주하도록 되어 있는 1/N 분주수단을 포함하여 구성된 텔레비전 수상기에 있어서,
상기 수직/수평 동기신호 분리수단의 수평동기신호(H.sync)에 의해 완충수단에서 출력되는 영상신호 중 화면에 디스플레이되는 영상신호만을 통과시키도록 되어 있는 스위칭수단과, 상기 동기신호 분리수단에서 출력되는 수평동기신호(H.sync)를 반전시키도록 되어 있는 반전수단과, 상기 반전 수평동기신호()의 라이징에서 부터 상기 클럭발진수단에서 공급되는 클럭펄스(CLK)를 카운팅하여 각 영상신호의 프론트포치가 검출되는 지점(NCLK)에서 하이 레벨의 체크펄스(S1)를 생성하도록 되어 있는 프론트포치 체크용 펄스 발생수단과, 상기 프론트포치 체크용 펄스 발생수단에서 공급되는 체크펄스(S1)에 의해 상기 스위칭수단에서 공급되는 영상신호 중 자막위치정보를 검출하여 시작펄스와 끝펄스를 생성하여 후단으로 출력되도록 되어 있는 D 플립/플롭과, 상기 수직/수평 동기신호 분리수단에서 공급되는 수직 동기신호(V.sync)에 의해 인에이블되어 상기 D 플립/플롭에서 공급되는 시작 펄스에서부터 상기 1/N 분주수단에서 공급되는 기준 수평동기신호(H.ref)를 카운팅하여 끝펄스가 검출되기까지 하이 레벨의 자막위치 정보를 출력하도록 되어 있는 카운팅수단을 더 포함하여 구성되어짐을 특징으로 하는 것이다.
이하 본 발명 일실시예에 따른 구성을 첨부된 예시도면과 함께 보다 상세히 설명하면 다음과 같다.
본 발명은 도면(1)에 도시한 것처럼, 입력 영상신호(Vin)를 완충 증폭하는 버퍼(11)와, 상기 입력 영상신호(Vin)에 포함되어 있는 수직 동기신호(V.sync)와 수평동기신호(H.sync)를 분리하는 수직/수평 동기신호 분리부(13)와, 상기 수직/수평 동기신호 분리부(13)의 수평동기신호(H.sync)와 1/N 분주기(19)의 기준 수평동기신호(H.ref)의 위상을 비교하여 클럭 발진부(17)의 발진주파수를 제어하는 PLL(15)와, 상기 PLL(15)의 제어하에 클럭펄스(CLK)를 발진하는 클럭 발진부(17)와, 상기 클럭 발진부(17)의 클럭 펄스(CLK)를 1/N의 기준 수평동기신호(H.ref)로 분주하는 1/N 분주기(19)를 포함하여 구성된 텔레비전 수상기에 있어서,
상기 수직/수평 동기신호 분리 부(13)의 수평동기신호(H.sync)에 의해 스위칭 동작하여 버퍼(11)에서 출력되는 영상신호 중 화면에 디스플레이되는 영상신호만을 통과시키는 스위칭 IC(23)와, 상기 수직/수평 동기신호 분리부(13)에서 출력되는 수평동기신호(H.sync)를 반전시키는 인버터(27)와, 상기 반전 수평동기신호()의 라이징에서 부터 상기 클럭발진부(17)에서 공급되는 클럭펄스(CLK)를 카운팅하여 각 영상신호의 프론트포치가 검출되는 지점(NCLK)에서 하이 레벨의 체크펄스(S1)를 생성하는 프론트포치 체크용 펄스 발생기(21)와, 상기 프론트포치 체크용 펄스 발생기(21)에서 공급되는 체크펄스(S1)에 의해 상기 스위칭 IC(23)에서 공급되는 영상신호중 자막위치정보를 검출하여 시작펄스와 끝펄스를 생성하는 D 플립/플롭(25)과, 상기 수직/수평 동기신호 분리부(13)에서 공급되는 수직 동기신호(V.sync)에 의해 인에이블되어 상기 D 플립/플롭(23)에서 공급되는 시작 펄스에서부터 상기 1/N 분주기(19)에서 공급되는 기준 수평동기신호(H.ref)를 끝펄스가 검출되기까지 카운팅하면서 하이 레벨의 자막위치정보를 출력하는 카운터(27)를 더 포함하여 구성되어 있다.
도면(2)의 (a)(b)(c)(d)(e)(f)(g)는 본 발명에 따른 회로도의 각 노드에서 검출되는 파형의 타이밍도 이다.
이어서 본 발명의 일실시예에 따른 작용효과를 설명한다.
본 발명은 외부기기나 혹은 방송국에서 송출되는 입력 영상신호(Vin; 본 발명에서 입력 영상신호에는 수직/수평 동기신호와 칼라버어스트 신호 및 화면에 실제로 화상이 디스플레이되는 구간에 상응하는 영상신호, 자막정보(본 발명에서는 자막정보가 200H와 220H에 포함되어 있는 것을 예로 설명한다) 등이 포함되어 있는 신호를 말한다)가 버퍼(11)에 인가되면, 버퍼(11)는 도면(2)의 (b)와 같이 입력된 입력 영상신호(Vin)를 후단에서 처리할 수 있는 일정레벨로 완충 증폭하여 스위칭 IC(23)의 일측 입력단(L)과 수직/수평 동기신호 분리부(13)에 각각 공급하게 된다.
이때 입력 영상신호(Vin)가 공급되고 있는 스위칭 IC(23)의 다른 입력단(H)에는 상기한 바와같이 수직/수평 동기신호(V.sync)(H.sync)와 화면에 실제로 화상이 디스플레이되는 구간에 상응하는 영상신호및 자막정보 등을 갖는 영상신호 중 자막정보를 영상신호만을 통과시키고 수직/수평동기신호(V.sync)(H.sync)는 제거할 수 있도록 접지가 접속되어 있다.
이에 따라 스위칭 IC(23)는 수직/수평 동기신호 분리부(13)에서 공급되는 도면(2)의 (c)와 같은 수평동기신호(H.sync)의 레벨변화에 의해 스위칭 동작하여 상기 버퍼(11)에서 공급되는 영상신호를 수직/수평동기신호(V.sync)(H.sync)와 도면(2)의 (d)와 같은 영상신호로 분리하여 영상신호만을 D 플립/플롭(25)의 D단자에 공급하게 된다.
즉, 스위칭 IC(23)가 수직/수평 동기신호 분리부(13)에서 공급되는 도면(2)의 (c)와 같은 수평동기신호(H.sync)의 라이징 에지에서 접지와 접속되므로 D 플립/플롭(23)에는 0 레벨의 신호가 입력되고, 이어서 수평 동기 신호(H.sync)의 폴링 에지에서는 다시 스위칭 IC(23)가 버퍼(11)와 접속되므로 D 플립/플롭(25)에는 버퍼(11)에서 공급되는 영상신호 중 도면(2)의 (d)와 같은 영상신호만이 공급되는 것이다.
특히, 자막정보가 인코딩되어 있는 200와 220H의 영상신호의 프론트포치에서는 영상신호와 함께 자막정보가 분리되어 D 플립/플롭(23)의 D 단자에 공급되게 된다.
입력 영상신호(Vin)가 입력되는 동기신호 분리부(13)는 입력 영상신호(Vin)에 포함되어 있는 도면(2)의 (a)와 같은 수직동기신호(V.sync)와 도면(2)의 (c)와 같은 수평동기신호(H.sync)를 생성하여 인버터(27)와 카운터(29)및 PLL(15)에 각각 공급하게 된다.
이어서, 수평동기신호(H.sync)가 공급되는 PLL(15)은 1/N 분주기(19)에서 궤환되는 기준 수평동기신호(H.ref)의 위상과 상기 수직/수평동기신호 분리부(13)에서 공급되는 수평 동기신호(H.sync)의 위상을 대비하여 클럭발진부(17)의 발진 주파수를 조정하게 된다.
이에 따라 클럭발진부(17)는 PLL(15)의 제어로 클럭펄스(CLK)를 발진하여 프론트포치 체크용 펄스 발생기(21)와 1/N 분주기(19)에 공급하므로 1/N 분주기(19)는 이를 인가받아 기준 수평동기신호(H.ref)를 생성하여 PLL(15)에 궤환하게 된다. 즉, 1/N 분주기(19)는 상기 클럭발진부(17)에서 공급되는 클럭펄스(CLK)를 1/N의 기준 수평동기신호(H.ref)로 분주하여 PLL(15)과 카운터A(21)에 공급하게 된다.
상기 수직/수평 동기신호 분리부(13)에서 출력되어 인버터(27)에 의해 반전된 수평동기신호()가 공급되는 프론트포치 채크용 펄스 발생기(21)는 반전된 수평동기신호()의 라이징 에지에서 부터 클럭 발진부(15)에서 공급되는 클럭 펄스(CLK)를 카운팅하여 프론트포치가 검출(NCLK)될때마다 도면(2)의 (e)와 같이 하이 레벨의 체크펄스(S2)를 발생시켜 D 플립/플롭(23)의 CK 단자에 공급하게 된다.
이에 따라 상기 프론트포치 체크용 펄스 발생기(21)에서 발생되는 체크 펄스와 스위칭 IC(23)에서 영상신호(S1)가 공급되는 D 플립/플롭(23)는 프론트포치 체크용 펄스 발생기(21)에서 하이 레벨의 체크펄스(S2)가 인가될 때마다 스위칭 IC(23)에서 공급되는 영상신호(S1)에 자막정보가 포함되어 있는가를 검출하게 된다.
그리고, 자막의 시작을 알리는 정보자막이 200H으로 검출되면, D 플립/플롭(23)는 Q단자로 하이 레벨을 생성하여 자막정보 발생기(29)에 공급한다. 이때 D 플립/플롭(23)의 Q단자에서 출력되는 하이 레벨의 시작펄스는 프론트포치 체크용 펄스 발생기(21)에서 출력되는 체크펄스가 입력되면 다시 도면(2)의 (f)와 같은 시작펄스를 자막정보 발생기(29)에 공급하는 것이다.
또한, 자막의 끝을 알리는 정보자막이 220H으로 검출되면, D 플립/플롭(23)는 Q단자로 하이 레벨을 생성하여 자막정보 발생기(29)에 공급한다.
이때 D 플립/플롭(23)의 Q단자에서 출력되는 하이 레벨의 끝펄스는 프론트포치 체크용 체크펄스 발생기(21)에서 출력되는 체크펄스가 입력되면 다시 도면(2)의 (f)와 같은 끝펄스를 자막정보 발생기(29)에 공급하는 것이다.
이에 따라 자막정보 발생기(29)는 수직/수평 동기신호 분리부(13)에서 공급되는 수직 동기신호(V.sync)의 라이징 에지에서부터 1/N 분주기(17)에서 공급되는 기준 수평동기신호(H.ref)를 카운팅하여 수평라인을 검출하면서 D 플립/플롭(25)에서 공급되는 시작펄스에서부터 끝펄스가 검출될 때까지 도면(2)의 (g)와 하이레벨의 자막정보를 생성하여 후단으로 공급하여 후단에서 이를 이용하여 화면에 디스플레이되는 자막정보의 위치를 정확하게 조정할 수 있는 것이다.
이상에서 본 발명의 일실시예에 의하여 영상신호의 프론트포치를 이용한 자막위치 정보 검출장치에 관하여 설명하였으나 이에 한정하지 아니하며 당업자라면 여러 가지로 그 응용과 변형이 가능할 것이다.

Claims (1)

  1. 입력 영상신호(Vin)를 완충 증폭하도록 되어 있는 완충수단과, 상기 입력 영상신호(Vin)에 포함되어 있는 수평동기신호(H.sync)와 수직 동기신호(V.sync)를 분리하도록 되어 있는 수직/수평 동기신호 분리수단과, 상기 수직/수평 동기신호 분리수단의 수평동기신호(H.sync)와 1/N 분주수단의 기준 수평동기신호(H.ref)의 위상을 비교하여 클럭 발진수단의 발진 주파수를 제어하도록 되어 있는 PLL과, 상기 PLL의 제어하에 클럭펄스(CLK)를 발진하도록 되어 있는 클럭 발진수단과, 상기 클럭 발진수단의 클럭펄스(CLK)를 1/N의 기준 수평동기신호(H.ref)로 분주하도록 되어 있는 1/N 분주수단을 포함하여 구성된 텔레비전 수상기에 있어서, 상기 수직/수평 동기신호 분리수단의 수평동기신호(H.sync)에 의해 완충수단에서 출력되는 영상신호 중 화면에 디스플레이되는 영상신호만을 통과시키도록 되어 있는 스위칭수단; 상기 동기신호 분리수단에서 출력되는 수평동기신호(H.sync)를 반전시키도록 되어 있는 반전수단; 상기 반전 수평동기신호()의 라이징에서 부터 상기 클럭발진수단에서 공급되는 클럭펄스(CLK)를 카운팅하여 각 영상신호의 프론트포치가 검출되는 지점(NCLK)에서 하이레벨의 체크펄스(S1)를 생성하도록 되어 있는 프론트포치 체크용 펄스 발생수단; 상기 프론트포치 체크용 펄스 발생수단에서 공급되는 체크펄스(S1)에 의해 상기 스위칭수단에서 공급되는 영상신호 중 자막위치정보를 검출하여 시작펄스와 끝펄스를 생성하여 후단으로 출력되도록 되어 있는 D 플립/플롭; 상기 수직/수평 동기신호 분리수단에서 공급되는 수직 동기신호(V.sync)에 의해 인에이블되어 상기 D 플립/플롭에서 공급되는 시작 펄스에서부터 상기 1/N 분주수단에서 공급되는 기준 수평동기신호(H.ref)를 카운팅하여 끝펄스가 검출되기까지 하이레벨의 자막위치정보를 출력하도록 되어 있는 카운팅수단을 더 포함하여 구성되어짐을 특징으로 하는 자막위치 정보 검출장치.
KR1019960018589A 1996-05-29 1996-05-29 자막위치 정보 검출장치 KR0165763B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960018589A KR0165763B1 (ko) 1996-05-29 1996-05-29 자막위치 정보 검출장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960018589A KR0165763B1 (ko) 1996-05-29 1996-05-29 자막위치 정보 검출장치

Publications (2)

Publication Number Publication Date
KR970078607A KR970078607A (ko) 1997-12-12
KR0165763B1 true KR0165763B1 (ko) 1999-03-20

Family

ID=19460133

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960018589A KR0165763B1 (ko) 1996-05-29 1996-05-29 자막위치 정보 검출장치

Country Status (1)

Country Link
KR (1) KR0165763B1 (ko)

Also Published As

Publication number Publication date
KR970078607A (ko) 1997-12-12

Similar Documents

Publication Publication Date Title
EP0393352A3 (en) Tv receiver including multistandard osd
US4769705A (en) Deflection synchronizing apparatus
KR100214770B1 (ko) 비디오 처리용 디스플레이 동기 타이밍 신호 발생 시스템
KR100717236B1 (ko) 영상 신호 처리 회로
JPH09135456A (ja) ビデオ表示装置
US4335403A (en) Horizontal countdown system for television receivers
KR930005185B1 (ko) 동기 주파수 자동 조절장치
KR0165763B1 (ko) 자막위치 정보 검출장치
US5877640A (en) Device for deriving a clock signal from a synchronizing signal and a videorecorder provided with the device
JP2579998B2 (ja) 同期信号再生回路
KR100190959B1 (ko) 칼라 버어스트신호 위치 판별장치
KR100206589B1 (ko) 레터박스 신호 입력시 화면의 상하폭 자동 조정장치
KR100272734B1 (ko) 비디오 신호의 큰 위상 시프트에 영향을 받지 않는 수평 라인 카운터
EP0487072B1 (en) Vertical deflection signal generator
KR0165761B1 (ko) 와이드 텔레비젼 수상기에 있어 휘도신호를 이용한 화이트 보더 발생장치
JP2794693B2 (ja) 水平偏向回路
US7321397B2 (en) Composite color frame identifier system and method
GB2129249A (en) Apparatus for generating a signal for driving the field deflection in a picture reproducing device
KR0153669B1 (ko) 동기 신호 판별 장치
JPH0628382B2 (ja) 垂直同期信号作成回路
KR100218271B1 (ko) 수직 동기 분리 회로와 수직 귀선 소거 기간 및 필드 검출 회로
JPH05153564A (ja) 垂直駆動パルス発生回路
JPH05153566A (ja) 垂直駆動パルス発生回路
KR970078608A (ko) 자막위치를 알리는 정보삽입장치
KR960003443B1 (ko) 문자 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060705

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee