KR100218271B1 - 수직 동기 분리 회로와 수직 귀선 소거 기간 및 필드 검출 회로 - Google Patents

수직 동기 분리 회로와 수직 귀선 소거 기간 및 필드 검출 회로 Download PDF

Info

Publication number
KR100218271B1
KR100218271B1 KR1019960036173A KR19960036173A KR100218271B1 KR 100218271 B1 KR100218271 B1 KR 100218271B1 KR 1019960036173 A KR1019960036173 A KR 1019960036173A KR 19960036173 A KR19960036173 A KR 19960036173A KR 100218271 B1 KR100218271 B1 KR 100218271B1
Authority
KR
South Korea
Prior art keywords
signal
vertical
synchronization
outputting
blanking period
Prior art date
Application number
KR1019960036173A
Other languages
English (en)
Other versions
KR19980016571A (ko
Inventor
장영욱
최성업
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960036173A priority Critical patent/KR100218271B1/ko
Publication of KR19980016571A publication Critical patent/KR19980016571A/ko
Application granted granted Critical
Publication of KR100218271B1 publication Critical patent/KR100218271B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/08—Separation of synchronising signals from picture signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/38—Starting, stopping or resetting the counter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/08—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division
    • H04N7/087—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division with signal insertion during the vertical blanking interval only

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Synchronizing For Television (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

본 발명은 수직 동기 분리 회로와 수직 귀선 소거 기간 검출 회로와 필드 검출 회로에 관한 것이다. 본 발명의 수직 동기 분리 회로는 복합 동기 신호와 수평 주파수의 정수배에 해당하는 신호에 반응하여 업 또는 다운 방향으로 누적 카운트를 수행하는 적분수단과, 상기 적분수단의 누적 카운트값을 사전 설정된 기준치와 비교하여 수직 귀선 소거 기간의 수직 동기 구간과 등화 구간에 소정 펄스를 출력하는 비교수단과, 상기 비교수단의 출력을 상기 수평 주파수의 정수배에 해당하는 신호에 동기시켜 수직 동기 신호로 출력하는 래치수단으로 구성된다. 본 발명의 수직 귀선 소거 기간 검출 회로는 수직 동기 분리 회로에서 검출된 수직 동기 신호를 이용하여 수직 귀선 소거 기간을 나타내는 신호를 검출한다. 본 발명의 필드 검출 회로는 수직 동기 분리 회로에서 검출된 수직 동기 신호를 이용하여 필드 구분을 가능하게 하는 필드 신호를 검출한다. 이와 같이 본 발명은 복합 동기 신호를 아날로그 신호 처리 대신 디지털 신호 처리함으로써 수직 동기 신호와 수직 귀선 소거 기간 및 필드 구분을 가능하게 하는 신호들을 보다 정확하게 안정되게 검출할 수 있는 효과가 있다.

Description

수직 동기 분리 회로와 수직 귀선 소거 기간 및 필드 검출 회로
본 발명은 텔레비전 수상기에 관한 것으로서, 특히 복합 영상 신호(Composite Video Signal)의 수직 귀선 소거 기간(VBI : Vertical Blank Interval)에 포함된 수직 동기 펄스를 이용하여 수직 동기 신호를 검출하고, 검출된 수직 동기 신호를 이용하여 수직 귀선 소거 기간을 나타내는 신호와 필드 구분을 가능하게 하는 필드 신호를 검출하는 수직 동기 분리 회로와 수직 귀선 소거 기간 및 필드 검출 회로에 관한 것이다.
일반적으로 텔레비전 수상기는 방송국에서 전송한 복합 영상 신호를 수신하면 먼저 복합 영상 신호에서 복합 동기 신호를 분리하고, 다시 복합 동기 신호를 수평 동기 신호와 수직 동기 신호로 분리하며, 이어서 컬러 영상 신호를 복조하여 휘도 신호와 색도 신호로 분리한 다음 그 신호를 홀수 필드와 짝수 필드로 구분하여 비월 주사 방식으로 브라운관에 디스플레이한다.
또한, 텔레비전 수상기에서 복합 영상 신호에서 복합 동기 신호를 분리하고, 복합 동기 신호에서 다시 수평 동기 신호와 수직 동기 신호를 분리하는 역할은 통상적으로 동기 분리 회로가 수행하며, 보다 구체적으로 동기 분리 회로에 포함된 아날로그 적분 회로가 수행한다.
그러나, 상기와 같이 종래에는 저항과 커패시터들로 구성된 아날로그 적분회로를 이용하여 복합 동기 신호로부터 수직 동기 신호를 분리하기 때문에 아날로그 신호 처리로 인한 각종 문제점이 발생한다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 복합 동기 신호를 디지털 신호 처리하여 수직 동기 신호를 검출하는 수직 동기 분리 회로를 제공하는데 그 목적이 있다.
본 발명의 다른 목적은 수직 동기 분리 회로에서 검출된 수직 동기 신호를 디지털 신호 처리하여 수직 귀선 소거 기간을 나타내는 신호를 검출하는 수직 귀선 소거 기간 검출 회로를 제공하는데 있다.
본 발명의 또 다른 목적은 수직 동기 분리 회로에서 검출된 수직 동기 신호를 디지털 신호 처리하여 필드 구분을 가능하게 하는 필드 신호를 검출하는 필드 검출 회로를 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명에 의한 수직 동기 분리 회로는 복합 동기 신호와 수평 주파수의 정수배에 해당하는 신호에 반응하여 업 또는 다운 방향으로 누적 카운트를 수행하는 적분수단과, 상기 적분수단의 누적 카운트 값을 사전 설정된 기준치와 비교하여 수직 귀선 소거 기간의 수직 동기 구간과 등화 구간에 소정 펄스를 출력하는 비교수단과, 상기 비교수단의 출력을 상기 수평 주파수의 정수배에 해당하는 신호에 동기시켜 수직 동기 신호로 출력하는 래치수단으로 구성된 것을 특징으로 한다.
상기 다른 목적을 달성하기 위하여 본 발명에 의한 수직 귀선 소거 기간 검출 회로는 복합 동기 신호와 수평 주파수의 정수배에 해당하는 신호에 반응하여 업 또는 다운 방향으로 누적 카운트를 수행하는 적분수단과, 상기 적분수단의 누적 카운트 값을 사전 설정된 기준치와 비교하여 수직 귀선 소거 기간의 수직 동기 구간과 등화 구간에 소정 펄스를 출력하는 비교수단과, 상기 비교수단의 출력을 상기 수평 주파수의 정수배에 해당하는 신호에 동기시켜 수직 동기 신호로 출력하는 래치수단과, 상기 래치수단에서 출력되는 수직 동기 신호와 수평 동기 반전 신호에 반응하여 상기 수직 귀선 소거 기간의 수직 동기 구간에 리세트 펄스를 발생시키는 리세트 신호 발생수단과, 상기 리세트 신호 발생수단에서 발생되는 리세트 펄스에 의해 초기화된 후 수평 동기 신호에 동기되어 수평 주사 라인의 개수를 카운트하는 카운트수단과, 상기 카운트수단의 카운트 값과 수평 주사 라인 개수 선택 신호에 따라 다음 필드의 시작 구간에 상기 수직 귀선 소거 기간의 끝을 나타내는 신호를 발생시키는 제1신호 발생수단과, 상기 제1신호 발생수단에서 발생되는 신호와 상기 래치수단에서 출력되는 수직 동기 신호에 반응하여 상기 수직 귀선 소거 기간을 나타내는 신호를 발생시키는 제2신호 발생수단으로 구성된 것을 특징으로 한다.
상기 또 다른 목적을 달성하기 위하여 본 발명에 의한 필드 검출 회로는 복합 동기 신호와 수평 주파수의 정수배에 해당하는 신호에 반응하여 업 또는 다운 방향으로 누적 카운트를 수행하는 적분수단과, 상기 적분수단의 누적 카운트 값을 사전 설정된 기준치와 비교하여 수직 귀선 소거 기간의 수직 동기 구간과 등화 구간에 소정 펄스를 출력하는 비교수단과, 상기 비교수단의 출력을 상기 수평 주파수의 정수배에 해당하는 신호에 동기시켜 수직 동기 신호로 출력하는 래치수단과, 상기 래치수단에서 출력되는 수직 동기 신호에 동기되어 수평 동기 반전 신호를 지연시켜 복합 영상 신호의 필드 구분을 가능하게 하는 필드 신호를 발생시키는 필드 신호 발생수단으로 구성된 것을 특징으로 한다.
제1도는 본 발명의 일 실시예에 의한 수직 동기 분리 회로의 구성 블록도.
제2도는 본 발명의 일 실시예에 의한 수직 귀선 소거 기간 검출 회로의 일부 구성 블록도.
제3도는 본 발명의 일 실시예에 의한 필드 검출 회로의 일부 구성 블록도.
제4(a)도 내지 제4(c)도는 제1도 내지 제3도에 도시된 각 신호의 타이밍도이다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.
제1도는 본 발명의 일 실시예에 의한 수직 동기 분리 회로의 구성 블록도로서, 상기 수직 동기 분리 회로는 복합 동기 신호(cvsync)와 수평 주파수의 128배에 해당하는 신호(hx128)에 반응하여 업 또는 다운 방향으로 누적 카운트를 수행하는 8비트 업/다운 누적 카운터(10, CNT8UD)와, 상기 8비트 업/다운 누적 카운터(10)의 누적 카운트 값을 사전 설정된 제1 기준치(178) 및 제2 기준치(255)와 비교하여 수직 귀선 소거 기간의 수직 동기 구간과 등화 구간에 소정 펄스를 출력하는 비교기(12, COMPARATOR)와, 상기 비교기(12)의 출력을 수평 주파수의 128배에 해당하는 신호(hx128)에 동기시켜 수직 동기 신호(Vsync)로 출력하는 D 플립플롭(13)으로 구성된다.
상기 8비트 업/다운 누적 카운터(10)는 복합 영상 신호에서 분리된 복합 동기 신호(cvsync)가 수직 귀선 소거 기간에 반전된 수직 동기 펄스를 포함하고 있다는 사실을 이용하기 위한 것으로서, 제4a도 내지 제4c도에서 쉽게 확인할 수 있듯이 수직 귀선 소거 기간의 수직 동기 구간은 복합 동기 신호(cvsync)의 로우(0) 레벨 부분이 하이(1) 레벨 부분보다 길기 때문에 복합 동기 신호(cvsync)를 8비트 업/다운 카운터(10)의 업/다운 방향 조정을 위한 입력(up/dn)으로 사용한다. 이때, 8비트 업/다운 누적 카운터(10)는 수평 주파수의 128배에 해당하는 신호(hx128)에 의해 동기되며, 누적 카운트 값이 0과 255일 때 각각 캐리 아웃 신호(scdn, scup)를 발생시키고, 그 캐리 아웃 신호(scdn, scup)를 다시 OR 게이트(11)를 통해 홀드 입력(hold)으로 사용하도록 함으로써 0과 255값을 각각 유지하는 특성을 가진다.
또한, 복합 동기 신호(cvsync)의 수직 동기 구간을 제외한 나머지 구간(비반전 모드)에서는 하이 레벨 부분이 로우 레벨인 부분의 15배 정도 길기 때문에 8비트 업/다운 누적 카운터(10)는 대부분 업 카운팅 동작을 수행하여 그 출력값(CNT[7:0])은 255로 유지된다. 반면, 복합 동기 신호의 수직 동기 구간(반전 모드)에서는 로우 레벨 부분이 하이 레벨 부분 보다 길기 때문에 8비트 업/다운 누적 카운터(10)는 대부분 다운 카운팅 동작을 수행하여 그 출력값(CNT[7:0]은 0으로 유지된다.
상기 비교기(12)는 8비트 업/다운 누적 카운터(10)의 출력값(CNT[7:0])을 입력(D[7:0])으로 하고, 일정 시간 지연되어 반전된 이전의 카운트 출력 측, D 플립플롭(13)의 반전 출력(QB)을 히스테리시스 입력(HSYS)으로 하여 입력값(D[7:0])이 178(제1 기준치)이하인 경우 하이 레벨 신호를 출력(Y)하고, 178과 255(제2 기준치) 사이인 경우 이전의 출력 레벨을 유지하고, 255 이상인 경우 로우 레벨 신호를 출력(Y)한다.
상기와 같이 구성된 본 발명의 일 실시예에 의한 수직 동기 분리 회로의 작용은 다음과 같다.
먼저, 8비트 업/다운 누적 카운터(10)는 복합 동기 신호(crsync)의 하이 또는 로우레벨 입력(up/dn)과 수평 주파수의 128배에 해당하는 신호(hx128)에 반응하여 업 또는 다운 카운팅 동작을 수행한다. 여기서, 8비트 업/다운 누적 카운터(10)는 제4a도 및 제4c도에 도시된 수직 귀선 소거 기간의 수직 동기 구간에 포함된 수직 동기 펄스(serrated vertical pulses)가 입력(up/dn)되기 이전까지는 대부분 업 카운팅 동작을 수행하므로 255를 출력하고, 수직 동기 펄스가 입력되면 다운 카운팅 동작을 수행하여 소정 시간 경과 후 127을 출력하고, 이어서 수직 동기 펄스에 의해 계속 다운 카운팅 동작을 수행하여 소정 시간 경과 후 0을 출력하고, 수직 동기 펄스 다음으로 등화 펄스(equalizing pulses)가 입력되면 다시 업 카운팅 동작을 수행하고, 소정 시간 경과 후 255를 출력한다.
한편, 비교기(12)는 8비트 업/다운 누적 카운터(10)의 출력값(CNY[7:0])을 제1 기준치(178) 및 제2 기준치(255)와 비교하여 출력값(CNT[7:0])의 변화에 따라 하이 레벨 또는 로우레벨 신호를 출력하는데, 상기에서 설명된 바와 같이 수직 귀선 소거 기간의 수직 동기 구간 이전까지는 8비트 업/다운 누적 카운터(10)의 출력값(CNT[7:0])이 255로 유지되므로 비교기(12)도 로우 레벨의 신호를 출력하고, 8비트 업/다운 누적 카운터(10)에 수직 동기 펄스가 입력되기 시작하여 소정 시간 경과 후 8비트 업/다운 누적 카운터(10)의 출력값(CNT[7:0])이 178이 되면 비교기(12)는 하이 레벨의 신호를 출력하며, 이어서 8비트 업/다운 누적 카운터(10)에 등화 펄스가 입력된 후 소정 시간이 경과되어 8비트 업/다운 누적 카운터(10)의 출력값(CNT[7:0])이 255가 되면 다시 하이 레벨의 신호를 출력한다. 결과적으로, 비교기(12)는 수직 귀선 소거 기간의 수직 동기 구간과 등화 구간에 하이 레벨의 펄스를 발생시키게 된다.
그 후, D 플립플롭(13)은 비교기(12)의 출력을 수평 주파수의 128배에 해당하는 신호(hx128)에 동기시켜 제4a도 및 제4c도에 도시된 바와 같은 수직 동기 신호(vsync)를 출력한다.
또한 상기에서 비교기(12)는 178에서 255사이의 값이 입력되면 이전의 값을 유지시키는 동작을 수행하기 때문에 복합 동기 신호(cvsync)에 노이즈가 발생하여 8비트 업/다운 누적 카우터(10)가 소정 시간 동안 비정상적으로 업 또는 다운 카운팅 동작을 수행하여도 비교기(12)의 출력 신호 더 나아가서 수직 동기 신호(vsync)는 노이즈에 영향을 받지 않는다. 따라서, 본 발명의 수직 동기 분리 회로는 항상 안정된 수직 동기 신호를 출력하게 된다.
제2도는 본 발명의 일 실시예에 의한 수직 귀선 소거 기간 검출 회로의 일부 구성 블록도로서, 상기 수직 귀선 소거 기간 검출 회로는 제1도에 도시된 수직 동기 분리 회로에 리세트 신호 발생부(20)와, 9비트 업 카운터(21, CNT9UP)와, 디코더(22, DECODER)와, D 플립플롭(23)이 추가되어 구성된다.
상기 리세트 신호 발생부(20)는 제1도에 도시된 D 플립플롭(13)에서 출력되는 수직 동기 신호(vsync)와 수평 동기 반전 신호(hsync')에 반응하여 수직 귀선 소거 기간의 수직 동기 구간에 리세트 펄스(vreset)를 발생시키는 것으로서, 3개의 D 플립플롭(20a~20c)으로 구성되어 있다.
상기 9비트 업 카운터(21)는 리세트 신호 발생부(20)에서 발생되는 리세트 펄스(vreset)에 의해 초기화된 후 수평 동기 신호(hsync)에 동기되어 수평 주사 라인의 개수를 카운트한다.
상기 디코더(22)는 9비트 업 카운터(21)의 카운터값(CNT[8:0])과 수평 주사 라인 개수 선택 신호(Insel)에 따라 다음 필드의 시작 구간에 수직 귀선 소거 기간의 끝을 나타내는 신호(vbiend)를 발생시킨다. 여기서, 수평 주사 라인 개수 선택 신호(Insel)는 고화질 텔레비전(HDTV)의 경우 525라인과 625라인 중 하나를 선택하는 신호가 된다.
상기 D 플립플롭(23)은 디코더(22)에서 발생되는 신호(vbiend)와 제1도에 도시된 D 플립플롭(23)에서 출력되는 수직 동기 신호(vsync)에 반응하여 수직 귀선 소거 기간을 나타내는 신호(vbi)를 발생시킨다.
상기와 같이 구성된 본 발명의 일 실시예에 의한 수직 귀선 소거 기간 검출 회로의 작용은 다음과 같다.
먼저, 상기 리세트 신호 발생부(20)에 구비된 3개의 D 플립플롭(20a~20c)중 하나(20c)는 수직 동기 분리 회로의 D 플립플롭(13)에서 출력되는 수직 동기 신호(vsync)에 동기되어 로우 레벨의 입력 신호(gnd)를 출력함과 더불어 자신의 출력(Q)이 나머지 2개의 D 플립플롭(20a~20c)에 의해 소정 시간 지연되고 반전된 신호에 의해 리세트되어 제4a도에 도시된 바와 같은 리세트 신호(vreset)를 발생시켜 9비트 업 카운터(21)에 출력한다.
상기 9비트 업 카운터(21)는 수직 귀선 소거 기간의 수직 동기 구간에 리세트 신호 발생부(20)에서 발생되는 리세트 펄스(vreset)에 의해 초기화된 후 수평 동기 신호(hsync)에 동기되어 수평 주사 라인의 개수를 카운트하여 그 카운트 값(CNT[8:0])을 디코더(22)에 출력한다.
상기 디코더(22)는 입력단(Q[8:0])을 통해 입력되는 9비트 업 카운터(21)의 카운트 값(CNT[8:0])과 입력단(L625)을 통해 입력되는 수평 주사 라인 개수 선택 신호(Insel)에 따라 제4b도에 도시된 바와 같이 다음 필드의 시작 구간(top of picture)에 수직 귀선 소거 기간의 끝을 나타내는 신호(vbiend)를 발생시킨다.
한편, D 플립플롭(23)은 제1도에 도시된 D 플립플롭(23)에서 출력되는 수직 동기 신호(vsync)에 동기되어 하이 레벨의 신호(vdd)를 출력하고 있다가 디코더(22)에서 발생되는 신호(vbiend)에 의해 리세트되어 제4b도에 도시된 바와 같은 수직 귀선 소거 기간을 나타내는 신호(vbi)를 발생시킨다.
제3도는 본 발명의 일 실시예에 의한 필드 검출 회로의 일부 구성 블록도로서, 상기 필드 검출 회로는 제1도에 도시된 수직 동기 분리 회로에 D 플립플롭(31)이 추가되어 구성된다.
상기 D 플립플롭(31)은 제1도에 도시된 D 플립플롭(13)에서 출력되는 수직 동기 신호(vsync)에 동기되어 수평 동기 반전 신호(hsync')를 지연시켜 복합 영상 신호의 필드(짝수 필드, 홀수 필드)구분을 가능하게 하는 필드 신호(field)를 발생시킨다.
상기와 같이 구성된 본 발명의 일 실시예에 의한 필드 검출 회로의 작용은 다음과 같다.
일반적으로 비월 주사 방식의 복합 영상 신호는 짝수 필드와 홀수 필드로 구분되어 전송되며, 짝수 필드의 주사가 홀수 필드의 주사보다 1/2H 만큼 뒤에서 시작하므로 짝수 필드와 홀수 필드의 수평 동기 신호는 동일 시점에 서로 반대 레벨로 입력된다.
따라서, 필드 검출 회로에 구비된 D 플립플롭(31)이 제1도에 도시된 D 플립플롭(13)에서 출력되는 수직 동기 신호(vsync)에 동기되어 수평 동기 반전 신호(hsync')를 지연시켜 출력하면 짝수 필드시와 홀수 필드시 레벨이 서로 반대가 되는 필드 신호(field)가 발생된다.
이와 같이 본 발명은 복합 동기 신호를 아날로그 신호 처리 대신 디지털 신호 처리하여 수직 동기 신호를 검출하고, 검출된 수직 동기 신호를 이용하여 수직 귀선 소거 기간 및 필드 구분을 가능하게 하는 신호들을 검출하기 때문에 노이즈의 영향 없이 각각의 신호들을 보다 정확하고 안정되게 검출할 수 있는 효과가 있다.

Claims (3)

  1. 복합 동기 신호와 수평 주파수의 정수배에 해당하는 신호에 반응하여 업 또는 다운 방향으로 누적 카운트를 수행하는 적분수단과, 상기 적분수단의 누적 카운트 값을 사전 설정된 기준치와 비교하여 수직 귀선 소거 기간의 수직 동기 구간과 등화 구간에 소정 펄스를 출력하는 비교수단과, 상기 비교수단의 출력을 상기 수평 주파수의 정수배에 해당하는 신호에 동기시켜 수직 동기 신호로 출력하는 래치수단으로 구성된 것을 특징으로 하는 수직 동기 분리 회로.
  2. 복합 동기 신호와 수평 주파수의 정수배에 해당하는 신호에 반응하여 업 또는 다운 방향으로 누적 카운트를 수행하는 적분수단과, 상기 적분수단의 누적 카운트 값을 사전 설정된 기준치와 비교하여 수직 귀선 소거 기간의 수직 동기 구간과 등화 구간에 소정 펄스를 출력하는 비교수단과, 상기 비교수단의 출력을 상기 수평 주파수의 정수배에 해당하는 신호에 동기시켜 수직 동기 신호로 출력하는 래치수단과, 상기 래치수단에서 출력되는 수직 동기 신호와 수평 동기 반전 신호에 반응하여 상기 수직 귀선 소거 기간의 수직 동기 구간에 리세트 펄스를 발생시키는 리세트 신호 발생수단과, 상기 리세트 신호 발생수단에서 발생되는 리세트 펄스에 의해 초기화된 후 수평 동기 신호에 동기되어 수평 주사 라인의 개수를 카운트하는 카운트수단과, 상기 카운트 수단의 카운트 값과 수평 주사 라인 개수 선택 신호에 따라 다음 필드의 시작 구간에 상기 수직 귀선 소거 기간의 끝을 나타내는 신호를 발생시키는 제1 신호 발생수단과, 상기 제1 신호 발생수단에서 발생되는 신호와 상기 래치수단에서 출력되는 수직 동기 신호에 반응하여 상기 수직 귀선 소거 기간을 나타내는 신호를 발생시키는 제2 신호 발생수단으로 구성된 것을 특징으로 하는 수직 귀선 소거 기간 검출 회로.
  3. 복합 동기 신호와 수평 주파수의 정수배에 해당하는 신호에 반응하여 업 또는 다운 방향으로 누적 카운트를 수행하는 적분수단과, 상기 적분수단의 누적 카운트 값을 사전 설정된 기준치와 비교하여 수직 귀선 소거 기간의 수직 동기 구간과 등화 구간에 소정 펄스를 출력하는 비교수단과, 상기 비교수단의 출력을 상기 수평 주파수의 정수배에 해당하는 신호에 동기시켜 수직 동기 신호로 출력하는 래치수단과, 상기 래치수단에서 출력되는 수직 동기 신호에 동기되어 수평 동기 반전 신호를 지연시켜 복합 영상 신호의 필드 구분을 가능하게 하는 필드 신호를 발생시키는 필드 신호 발생수단으로 구성된 것을 특징으로 하는 필드 검출 회로.
KR1019960036173A 1996-08-28 1996-08-28 수직 동기 분리 회로와 수직 귀선 소거 기간 및 필드 검출 회로 KR100218271B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960036173A KR100218271B1 (ko) 1996-08-28 1996-08-28 수직 동기 분리 회로와 수직 귀선 소거 기간 및 필드 검출 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960036173A KR100218271B1 (ko) 1996-08-28 1996-08-28 수직 동기 분리 회로와 수직 귀선 소거 기간 및 필드 검출 회로

Publications (2)

Publication Number Publication Date
KR19980016571A KR19980016571A (ko) 1998-06-05
KR100218271B1 true KR100218271B1 (ko) 1999-09-01

Family

ID=19471252

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960036173A KR100218271B1 (ko) 1996-08-28 1996-08-28 수직 동기 분리 회로와 수직 귀선 소거 기간 및 필드 검출 회로

Country Status (1)

Country Link
KR (1) KR100218271B1 (ko)

Also Published As

Publication number Publication date
KR19980016571A (ko) 1998-06-05

Similar Documents

Publication Publication Date Title
JP2814039B2 (ja) クランプ回路
US5467140A (en) Vertical synchronous signal separation apparatus
KR100825195B1 (ko) 수평 수직 동기 신호 생성 회로
KR100218271B1 (ko) 수직 동기 분리 회로와 수직 귀선 소거 기간 및 필드 검출 회로
US5274452A (en) Horizontal synchronizing signal separator
KR100277993B1 (ko) 디지털 텔레비젼 수신기의 동기신호 발생장치
JP2529288B2 (ja) 映像信号サンプリングクロック発生装置
KR950011527B1 (ko) 동기신호의 홀/짝수필드검출회로 및 그 방법
JP3675050B2 (ja) 同期判定回路及びテレビジョン受像機
KR0153669B1 (ko) 동기 신호 판별 장치
JP3322992B2 (ja) フィールド判別回路
KR950004106B1 (ko) 화상조절회로
KR100425687B1 (ko) 평판표시장치의 합성동기신호 분리회로
JP3014791B2 (ja) 垂直同期信号正規化装置
JP3603494B2 (ja) 同期判定回路及びテレビジョン受像機
JP3253451B2 (ja) コンポジット同期信号の遅延回路
KR910013933A (ko) 디지탈 텔레비젼 수상기의 메인클럭 발생방법 및 회로
KR950002212Y1 (ko) 수직동기 분리회로
JP2577359B2 (ja) 垂直同期信号の周波数判別回路
JP3024725B2 (ja) スキューパルス検出回路
JPH0193266A (ja) 複合同期信号分離装置
KR930003984Y1 (ko) 비데오 신호의 필드 판별회로
KR100233712B1 (ko) 텔레비젼에서 수평주기 지연신호 보상회로
TWI452903B (zh) 垂直空白區間解碼器及其操作方法
JP2586639Y2 (ja) ビデオ信号処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee