KR930003984Y1 - 비데오 신호의 필드 판별회로 - Google Patents

Abstract

내용 없음.

Description

비데오 신호의 필드 판별회로

제1도는 종래의 필드 판별회로도.

제2도는 본 고안에 따른 비데오 신호의 필드판별 회로도.

제3도는 제1도에 따른 우수 및 기수 판별 타이밍도.

제4도는 제1도에 따른 우수 및 기수 판별 수정 동작타이밍도.

* 도면의 주요부분에 대한 부호의 설명

1 : D-플립플롭부 2 : 논리게이트

50,60,70,90 : D-플립플롭 80 : 8진 카운터

100 : 라이트 로우 어드레스 카운터 G₁: 익스클루시브 오아게이트

G₂: 오아게이트 G₃: 노아게이트

G₄: 앤드게이트 G₅: 낸드게이트

본 고안은 비데오 신호의 우수 및 기수 필드(Field)판별회로에 관한 것으로, 특히 어드레스 카운터를 이용한 필드 판별회로를 구성하여 필드 메모리나 픽쳐 인 픽쳐(Pictre in Picture)등에서 화면의 떨림을 방지하도록 하는데 적당하도록 한 비데오 신호의 필드 판별회로에 관한 것이다.

종래의 기술구성은 제1도에서 보는 바와 같이, 비데오 입력단(Vin)은 동기분리기(10)와 연결되어 동기분리기(10)의 수평동기신호(Hsync)가 앤드게이트(AD₁)의 일단에 인가되며 수직동기신호(Vsync)는 가변저항(VR₁)과 콘덴서(C₁)의 시정수를 연결시킨 모노멀티 바이브레이터(20)와 가변저항(VR₂)과 콘덴서(C₂)의 실정수를 연경시킨 모노멀티 바이브레이터(30)를 순차거쳐 앤드게이트(AD₂)의 타입력단에 인가되도록 구성하고, 상기 앤드게이트(AD₂)의 출력은 D-플립플롭(40)을 거쳐 필드판별출력단(Fout)과 연결되며, 상기 수직동기신호(Vsync)는 D-플립플롭(40)의 리셋단(R)에 접속되는 구성으로, 상기 회로 구성의 동작상태를 살펴보면, 비데오 입력단(Vin)의 신호가 동기분리기(10)를 거쳐 수평동기신호(Hsync)와 수직동기신호(Vsync)로 분리되어 수직동기신호(Vsync)는 모노멀티 바이브레이터(20)의 트리거입력(T)으로 되어 필요로 하는 필드판별 출력로직[즉, 우수를 하이(H), 기수를 로우(L)]에 맞추어서 수평동기신호(Hsync)의앞에서 멀티 바이브레이터(20)가 끝나게 조정한다.

상기 모노멀티 바이브레이터(20)의 출력은 모노멀티 바이브레이터(30)에 인가되어 모노멀티 바이브레이터(30)를 튜티로 동작하게 하고, 모노멀티 바이브레이터(30)의 출력이 수평동기신호(Hsync)와 만나면D-플립플롭(40)의 출력이 우수 필드일 때 하이(H)가 되고, 이 하이(H)출력은 다음 수직동기신호(Vsync)에 의해서 클리어 되게 한다.

이와 같이 동작되는 기존의 기술에 있어서는 조정포인트가 2개 필요하게 되었으며 모너멀티 바이브레이터용IC가 필요하고, 동기분리회로의 노이즈에 의해 발생되는 에러출력으로 인해 회로가 오동작을 하는 문제점이 있었다.

이에 따라, 상기한 문제점을 개선시킨 본 고안의 회로구성을 첨부된 도면에 따라 설명하면 다음과 같다.

제2도는 본 고안에 따른 비데오신호의 필드 판별회로를 나타낸 것으로, 수직동기신호의 라이징 에지가의 전반에 나타나는지 후반에 나타나는지를 판단하는 기준이튜티구형파를 만들기 위한 D-플립플롭(50), 상기 D-플립플롭(50)의 판단결과를 레치하는 D-플립플롭(70), 수직동기신호를 2분주하고 이것이 1차 판별된 신호와 일치하도록 수정가능하게 하여 실제 사용되는 우수, 기수판별 출력을 발생하는 D-플립플롭(60)으로 구성된 D-플립플롭부(1)와, 상기 D-플립플롭부(1)에 접속되어 에러에 의한 오동작을 방지하기 위하여 에러가 계속될 때 D-플립플롭(60)의 출력을 수정할 것인가를 설정하는 8진 카운터(80)와, 상기 D-플립플롭부(1)와 8진카운터(80)의 출력을 받아 현재 사용되는 판별신호와 비데오 입력신호의 우수, 기수 판별이 불일치할 때 이를 수정하는 인버터(I₁), 익스클루시브 오아게이트(G₁), 오아게이트(G₂), 오아게이트(G₃), 앤드게이트(G₄), 낸드게이트(G₅)로 이루어진 논리게이트부(2)와, 상기 논리게이트부(2)사이에 접속되어 카운터 출력과 지연출력을 내보내는 라이트 로우 어드레스 카운터(100) 및 D-플립플롭(90)을 구비하여서 이루어진 것이다.

상기 회로구성의 동작상태 및 작용효과를 첨부된 도면에 따라 설명하면, 수직동기신호(Vsync)의 라이징 에지가동기이전에 나오는지 이후에 나오는지를 판단하기 위하여 도면에 도시되지 않은 칼럼어드레스 카운터로부터 약시점의 펄스게이트를 만들어서 D-플립플롭(50)의 입력 클럭으로 사용하고, 수직동기신호(Vsync)가이전에 나오면 D-플립플롭(70)의 출력(Q₁)이 로우(L)가 되면(기수필드),이후에 나오면 D-플립플롭(70)의 출력(Q)이 하이(H)가 된다.(우수필드).

그러므로, 1차적으로 D-플립플롭(70)의 출력이 필드판별의 출력이 된다(제3도의 파형참조).

그러나 만일 노이즈가 수직동기신호(Vsync), 수평동기신호(Hsync)등에서 들어온다면 상기 판별을 에러를 자주 일으키기 쉽게 된다.

실제적으로 VCR에서 재생신호는 트래킹 조정의 불안정 및 각종 변속모드로 인하여 비데오 신호가 드롭아웃이 심하게 되므로 상기 판정은 불안한 경우가 많게 된다.

이를 보완하기 위하여 D-플립플롭(60)은 수직동기신호(Vsync)를 무조건 2분주해서 그 출력을 우수, 기수판별 출력으로 내며, 이 출력이 8진 카운터(80)에 의해서 일정 필드수동안(본예에서는 13필드) 계속적으로 현재의 비데오 입력신호(수직동기신호와 수평동기신호의 상관관계) 판별 D-플립플롭(70)이 현재 사용되는 판별신호 D-플립플롭(60)과 다른 경우 수정되는 로직회로(G₁-G₅,I₁) 및 D-플립플롭(90)에 의해서 수정된다.

이에 대한 구체적인 동작은 제4도에서 보는 바와 같이, 8진 카운터(80)에 의하여 제6프레임에서 수정 인에이블프레임으로 지정되고, 전번 제7프레임에서 클리어된 D-플립플롭(90)이 이때까지 계속 D-플립플롭(60,70)과 의 불일치로 익스클루시브 오아게이트(G₁)의 출력이 하이(H)로 유지되어 D-플립플롭(90)에 클럭이 들어오지 않았다면, D-플립플롭(90)의 출력(Q)이 로우(L)로 되어 리셋기간의 신호에 의하여 수정 펄수가 노아게이트(G₃)를 통하여 D-플립플롭(60)의 리셋단(R)에 인가되어 D-플립플롭(60)이 출력(Q)이 로우(L)상태로 바뀌게 된다.

그러므로 익스클루시브 오아게이트(G₁)의 출력은 로우(L)가 되고 비교기간의 신호가 오아게이트(G₂)에 인가될 때마다 D-플립플롭(90)의 클럭이 가해져 D-플립플롭(90)의 출력(Q)이 하이(H)가 되므로 수정펄스를 계속 블록킹하게 되며, 앤드게이트(G₄)에 의해 제7프레임에서 D-플립플롭(90)을 이셋시켜도 비교기간의 신호가 리셋기간 신호보다 먼저 들어오면 즉시 D-플립플롭(90)의 출력(Q)이 하이(H)가 되어 수정 블록킹되게 된다.

따라서, 본 고안에 따른 비데오 신호위 필드 판별회로는 이상의 설명에서와 같이, 외부에 모노멀티 바이브레이터를 2개 추가하지 않게 되므로 회로가 간단하게 되어 원가 절감되고, 노이즈에 의한 회로의 오동작을 방지할 수 있어 화면의 떨림을 방지하는 효과를 갖게 된다.

Claims (1)

1. 칼럼어드레스 카운터로부터의시점의 펄스게이트를 입력 클럭으로 사용하여 수직동기신호가 나오는 시점에 따른 펄스 판별출력을 내보냄과 아울러 상기 수직동기신호를 2분주하여 우수, 기수 판별출력으로 하는 D-플립플롭부(1)와, 상기 D-플립플롭부(1)에 접속되어 에러가 계속될 때 D-플립플롭(60)의 출력을 수정할 것인가를 설정하는 8진 카운터(80)와, 상기 D-플립플롭부(1)와 8진 카운터(80)의 출력을 받아 현재 사용되는 판별신호와 비데오 입력신호의 우수, 기수 판별이 불일치할 때 이를 수정하는 논리게이트부(2)와, 상기 논리게이트부(2)사이에 접속되어 카운트 출력과 지연출력을 내보내는 라이트 로우 어드레스 카운터(100) 및 D-플립플롭(90)을 구비하여 비데오 신호의 필드를 판별하도록 구성함을 특징으로 하는 비데오 신호의 필드 판별회로.