KR0183751B1 - 방송예약 시스템의 데이타 페치방법 및 장치 - Google Patents

방송예약 시스템의 데이타 페치방법 및 장치 Download PDF

Info

Publication number
KR0183751B1
KR0183751B1 KR1019950039659A KR19950039659A KR0183751B1 KR 0183751 B1 KR0183751 B1 KR 0183751B1 KR 1019950039659 A KR1019950039659 A KR 1019950039659A KR 19950039659 A KR19950039659 A KR 19950039659A KR 0183751 B1 KR0183751 B1 KR 0183751B1
Authority
KR
South Korea
Prior art keywords
signal
data
clock
fetch
fetch clock
Prior art date
Application number
KR1019950039659A
Other languages
English (en)
Other versions
KR970029557A (ko
Inventor
김철
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950039659A priority Critical patent/KR0183751B1/ko
Publication of KR970029557A publication Critical patent/KR970029557A/ko
Application granted granted Critical
Publication of KR0183751B1 publication Critical patent/KR0183751B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Television Systems (AREA)

Abstract

본 발명은 방송예약 시스템의 데이타 페치방법 및 장치에 관한 것으로서 특히, 방송예약 데이타(KBPS DATA SIGNAL)에 실려오는 클럭-런-인 신호(CRI)에 페치클럭(FETch ClocK; FETCK)을 디지탈적으로 위상동기시켜 안정적인 데이타를 페치하는 방송예약 시스템의 데이타 페치방법 및 생성장치에 관한 것이다.
본 발명의 장치는 페치클럭 발생부에서 출력되는 페치클럭과, 슬라이서를 통과한 방송예약 데이타와, 위상동기신호(PLI)를 입력하여 페치클럭의 위상속도를 인식한후 페치클럭의 위상상태에 따라서 페치클럭선택신호(CKSEL)를 생성하는 위상동기 제어부; 위상동기 제어부에서 생성되는 페치클럭선택신호(CKSEL)와, 슬라이서를 통과한 방송예약 데이타를 입력으로 하여 소정의 제어신호(RSI)에 따라서 위상동기된 페치클럭(FETCK)을 생성하는 페치클럭 발생부; 페치클럭 발생부에서 생성되는 페치클럭(FETCK)과 슬라이서를 통과한 방송에약 데이타를 입력하여, 데이타 시작신호(SBC)에 따라서 데이타를 페치하는 데이타 페치부; 및 수직동기신호를 입력하여 상기 위상동기신호(PLI)와 상기 제어신호(RSI)와 방송예약 데이타의 시작신호(SBC)를 생성하는 제어신호 발생부를 포함한다.
따라서, 본 발명은 방송예약 데이타(KBPS DATA SIGNAL)에 실려오는 클럭-런-인 신호에 페치클럭(FETch ClocK; FETCK)을 디지탈적으로 위상동기시키므로서 데이타를 안정적으로 페치하는 효과가 있다.

Description

방송예약 시스템의 데이타 페치방법 및 장치
제1a도는 복합영상신호중 기수필드의 수직귀선 소거기간의 타이밍도를 나타낸 도면.
제1b도는 복합영상신호의 VBI 기수필드 16라인에 실려오는 한국식 방송에약 시스템의 데이타 신호를 나타낸 도면.
제2도는 본 발명에 의한 방송예약 시스템의 데이타 페치장치의 블럭도.
제3도는 제2도에 도시한 블럭도 각부에서의 동작파형도.
제4a도 내지 제4e도는 제2도에 도시한 각 블럭도의 상세한 회로도.
제5a도는 제4b도에 도시한 페치클럭 위상 검출기에서 위상동기를 수행하는 부분에 대한 상태표.
제5b도는 제5a에 대한 페치클럭 위상 검출기의 상태도.
제6a도는 및 제6b도는 각각 페치클럭이 데이타열보다 느린 경우와 빠른 경우를 나타낸 도면.
* 도면의 주요부분에 대한 부호의 설명
10 : 제어신호 발생부 20 : 지연기
30 : 위상동기 제어부 40 : 페치클럭 발생부
50 : 예약방송 데이타 페치부
본 발명은 방송에약 시스템의 데이타 페치방법 및 장치에 관한 것으로서, 특히, 한국식 방송예약 시스템의 데이타를 인식함에 있어서 방송예약 데이타(KBPS DATA SIGNAL)에 실려오는 클럭-런-인 신호(CRI)에 페치클럭(FETch ClocK; FETCK)을 디지탈적으로 위상동기시키므로서 데이타를 안정적으로 페치하는 방송예약 시스템의 데이타 페치방법 및 생성장치에 관한 것이다.
종래에는 방송예약 데이타중 클럭-런-인(CRI) 구간의 라이징에지에서 페치클럭을 생성하는 카운터를 초기화시키고, 마지막 클럭-런-인(CRI) 구간의 라이징 에지에 의해서 페치클럭을 생성하였다. 방송신호가 이상적으로 수신될 경우에는 문제가 없지만 방송신호에 잡음이 있을 경우나 슬라이서의 오류가 발생한 경우에는 클럭-런-인(CRI)의 폭이 불규칙해 지거나 잡음이 발생할 수 있다.
따라서, 종래의 기술에서는 마지막 클럭-런-인(CRI)의 라이징에지에 의해서 페치클럭이 좌우되며, 마지막 라이징 에지에 오류가 발생한다면 페치클럭에 에러가 발생할 수 있다.
본 발명은 상술한 바와 같은 문제점을 해결하기 위하여 창출된 것으로서, 방송예약 데이타에 실려오는 클럭-런-인(CRI) 신호에 페치클럭(FETCK)을 디지탈적으로 위상동기시키므로서 안정적인 페치클럭을 사용하여 데이타를 페치하는 방송예약 시스템의 데이타 페치방법 및 장치를 제공하는 데에 그 목적이 있다.
상술한 목적을 달성하기 위하여 본 발명에 의한 방송에약 시스템의 데이타 페치방법은, 수직동기신호를 입력하여 위상동기신호와 방송예약 데이타의 시작신호(SBC) 및 전반적인 제어신호를 생성하는 제1단계; 슬라이서를 통과한 방송예약 데이타와, 페치클럭을 입력하여 페치클럭의 위상속도를 인식한후 위상동기구간에서 페치클럭의 위상상태에 따라 페치클럭선택신호(CKSEL)을 생성하는 제2단계; 제2단계에서 생성되는 페치클럭선택신호(CKSEL)와, 슬라이서를 통과한 방송예약 데이타와, 제1단계에서 생성되는 소정의 제어신호를 입력으로 하여 위상동기된 페치클럭(FETCK)을 생성하는 제3단계; 및 제3단계에서 생성되는 페치클럭(FETCK)과 슬라이서를 통과한 방송예약 데이타를 입력하여, 데이타 시작신호(SBC)에 따라서 데이타를 페치하는 제4단계를 포함하는 것을 특징으로 한다.
상술한 목적을 달성하기 위하여 본 발명에 의한 방송예약 시스템의 데이타 페치장치는, 페치클럭 발생부에서 출력되는 페치클럭과, 슬라이서를 통과한 방송에약 데이타와, 위상동기신호(PLI)를 입력하여 페치클럭의 위상속도를 인식한후 페치클럭의 위상상태에 따라서 페치클럭 선택신호(CKSEL)를 생성하는 위상동기 제어부; 위상동기 제어부에서 생성되는 페치클럭선택신호(CKSEL)와, 슬라이서를 통과한 방송에약 데이타를 입력하여 소정의 제어신호(RSI)따라서 위상동기된 페치클럭(FETCK)을 생성하는 페치클럭 발생부; 페이클럭 발생부에서 생성되는 페치클럭(FETCK)과 슬라이서를 통과한 방송예약 데이타를 입력하여, 데이타 시작신호(SBC)에 따라서 데이타를 페치하는 데이타 페치부; 및 수직동기신호를 입력하여 위상동기신호(PLI)와, 데이타의 시작신호(SBC)와, 시스템의 전반적인 제어신호를 생성하는 제어신호 발생부를 포함하는 것을 특징으로 한다.
방송예약 시스템의 데이타 페치장치에 있어서, 제어신호 발생부는 수직동기신호를 입력하여 시스템클럭을 계수하는 9비트 카운터와, 9비트 카운터의 출력신호를 입력하여 제어신호를 발생하는 논리게이트와 플립플롭으로 이루어진 인코더를 포함한다.
위상동기 제어부는 방송에약 데이타와 페치클럭 발생부에서 출력되는 페치클럭을 입력하여 페치클럭 위상을 인식하는 페치클럭 위상 검출기와, 페치클럭 위상 검출기에서 출력되는 신호에 따라서 페치클럭선택신호( CKSEL)를 발생하는 5비트 업/다운 카운터를 포함한다. 페치클럭 발생부는 방송예약 데이타와 제어신호(RSI)를 입력하여 클리어신호를 생성하는 인코더와, 인코더에서 출력되는 신호에 따라서 시스템클럭을 계수하는 5비트 카운터와, 5비트 카운터의 출력을 위상동기 제어부에서 출력되는 페치클럭선택신호(CKSEL)에 따라서 지연시키는 32비트 지연기를 포함한다.
이하, 첨부한 도면을 설명하면 다음과 같다.
제1a도는 복합영상신호중 기수필드의 수직귀선 소거기간의 타이밍도이고, 제1b도는 복합영상신호의 VBI 기수필드 16라인에 실려오는 한국식 방송예약 시스템의 데이타 신호를 나타낸 도면이다.
제2도는 본 발명에 의한 방송에약 시스템의 데이타 페치장치를 나타낸 블럭도로서, 슬라이서를 통과한 방송예약 데이타(SLC. OUT; B)를 기준클럭으로 지연시키는 지연기(20); 페치클럭 발생부(40)에서 출력되는 페치클럭(FETCK; C)과, 슬라이서를 통과한 방송예약 데이타(a)와, 위상동기신호(PLI; D)를 입력하여 페치클럭의 위상속도를 인식한후 페치클럭의 위상상태에 따라서 페치클럭선택신호(CKSEL; c)를 생성하는 위상동기 제어부(30); 위상동기 제어부(10)에서 생성되는 페치클럭선택신호(CKSEL; C)와, 슬라이서를 통과한 방송예약 데이타(a)를 입력으로 하여 소정의 제어신호(RSI; E)에 따라서 위상동기된 페치클럭(FETCK; C)를 생성하는 페치클럭 발생부(40); 페치클럭 발생부(40)에서 생성되는 페치클럭(FETCK; C)과 방송예약 데이타(a)를 입력하여, 데이타 시작신호(SBC)에 따라서 데이타를 페치하는 데이타 페치부(50); 및 수직동기신호(A)를 입력하여 위상동기신호(PLI; D)와 제어신호(RSI; E)와 방송예약 데이타의 시작신호(SBC; F)를 생성하는 제어신호 발생부(10)를 구비한다.
제3도는 각 참조부호는 제2도에 각부에서의 동작파형도로서, 제2도에 도시한 참조부호와 동일한 신호를 나타낸다.
제4a도 내지 제4d도는 제2도에 도시한 각 블럭도의 상세한 회로도로서, 시스템 클럭은 4× 칼라서브캐리어주파수(fsc=3.58㎒)이다.
제4a도는 제어신호 발생부(10)의 상세회로도로서, 수직동기신호(H.SYNC)의 폴링 에지부터 카운팅하는 9비트 카운터와, 9비트 카운터의 출력을 입력하여 논리곱 소자로 인코딩하여 J-K플립플럽의 입력단자에 입력함으로써 위상동기신호(D)와 데이타 시작신호(F) 및 페치클럭 발생부(40)를 제어하는 신호(E)를 발생하는 논리소자들로 구성된다.
제4b도는 위상동기 제어부(30)의 상세회로도로서, 페치클럭발생부(40)에서 출력되는 페치클럭(FETCK; C)과 방송에약 데이터(SLC.DATA; a)를 입력하여 위상에러를 검출하는 페치클럭 위상에러검출기와, 페치클럭 위상에러 검출기의 출력과 제어신호 발생부의 제어신호(RSI) 에 따라서 계수값을 조정하는 5비트 업/다운 카운터로 구성된다. 제4c도는 제4b도에 도시한 페치클럭 위상검출기를 논리소자로 구현한 도면이다.
제4d도는 페치클럭 발생부(40)의 상세회로도로서, 수직동기신호(H.SYNCK; A)와 제어신호 발생부(10)에서 출력되는 제어신호(RSI; E)와 지연기(20)에서 출력되는 방송예약 데이타(a)를 인코딩하는 논리소자들과, 인코딩된 신호를 클리어신호로 하여 시스템 클럭을 카운트하는 5비트 카운터와, 5비트 카운터의 출력을 입력하여 클럭선택신호(CKSEL[4..0])에 따라서 선택적으로 지연시키는 32비트 지연기로 구성된다.
제4e도는 제어신호 발생부(10)에서 생성된 데이타 시작신호(SBC; F)에 따라서 데이타를 페치한후, 데이타의 페치가 바르게 되었는지를 나타내는 신호(KBPS.OK)를 출력하는 데이타 페치부(50)의 상세회로도이다.
제5a도는 제4b도에 도시한 페치클럭 위상검출기에서 위상동기를 수행하는 부분에 대한 상태표이고, 제5b도는 제5a에 대한 페치클럭 위상검출기의 상태도이다.
제6a도 및 제6b도는 각각 페치클럭이 데이타열보다 느린 경우와 빠른 경우를 나타낸 도면이다.
이하, 첨부한 도면에 의하여 본 발명에 대하여 보다 상세히 설명하기로 한다.
제2도의 각 블럭의 기능을 설명하면 다음과 같다.
지연기(20)는 방송에약 데이타(SLC.DATA; B)와 페치클럭(FETCK; C)과의 딜레이에 대한 동기를 맞추기 위한 것으로, 페치클럭(FETCK; C)이 32개의 딜레이값 증에서 기준값으로 딜레이 14를 출력하는데, 이것은 페치클럭의 1사이클의 시스템클럭의 28.5개를 차지하기 때문이다. 슬라이서를 통과한 방송예약 데이타(SLC.OUT; B)를 14클럭 지연시켜서 페치클럭(C)과 동기를 맞추어 위상동기 제어부(30)로 출력한다.
위상동기 제어부(30)는 본 발명에서 핵심적인 부분으로서, 페치클럭(FETCK; C)과 지연기(20)에서 출력되는 방송예약 데이타(SLC.DATA; a)를 입력으로 하여 두 입력값의 위상을 비교하여 위상이 어긋난 만큼 에러를 검출하여 이 에러를 줄이도록 즉, 위상차가 줄어들도록 동작하는 부분이다.
에러를 검출하는 부분은 제4b도 및 제4c도에 도시한 바와 같은 페치클럭 위상 검출기이고, 페치클럭 위상 검출기에서 에러가 발견되면, 이 에러값만큼 5비트 카운터를 업/다운하여 카운터 계수값을 조정한다. 이 페치클럭 위상 검출기는 제5a도와 제5b도에 도시한 상태표 및 상태도를 이용하여 구현한다.
페치클럭 발생부(40)는 페치클럭 주기를 갖는 클럭을 발생시킨 다음, 이 클럭을 32개의 지연기에 통과시킨다. 제4d도에 도시한 32비트 지연기는 위상동기 제어부(30)에서 출력되는 클럭선택신호(CKSEL; c)에 따라서 지연되는 출력이 선택된다. 처음에는 기준값으로 14의 값을 가지는 신호를 출력시키고, 빠른 페치클럭을 원하면 딜레이가 적은 신호를 발생시키고, 느린 페치클럭을 원하면 딜레이가 많은 신호를 출력시킨다. 즉, 위상동기 제어부(30)에서 출력되는 클럭선택신호(CKSEL; c)에 따라서 32개의 신호중에서 하나를 선택하게 된다.
데이타 페치부(50)는 입력되는 방송예약 데이타(a)중에서 페치클럭(C)을 가지고 원하는 방송예약 데이타를 페치하는 부분이다. 방송예약 데이타(SLC.OUT; B)는 수평동기신호를 기준으로 일정한 위치에 존재하기 때문에 방송에약 데이타가 시작하기전의 시작코드 부분을 검출하기 위한 데이타시작신호(SBC)가 입력된다.
여기서, 페치된 방송에약 데이타는 데이타시작신호(SBC)에 액트브영역안에서 시작코드(START BIT)가 존재해야만 유효한 방송예약 데이타로 인정한다.
제3도는 제2도에 도시한 블럭도 각부에서의 동작파형도로서, (A)는 방송예약 데이타 동기분리기를 통과하여 검출되는 수직동기신호(H.SYNCK)이며, (B)는 25IRE를 기준으로 입력신호를 슬라이스하는 슬라이서를 통과한 방송예약 데이타(SLC.OUT)이며, (C)는 위상동기되는 페이클럭(FETCK)이다.
(D)는 방송예약 시스템의 페치클럭발생장치에서 위상동기제어를 행하는 구간을 표시한 신호(PLI)이며, (E)는 페치클럭 발생부(40)에서 페치클럭을 발생시키기 위한 5비트 카운터를 초기화하는 신호(RSI)이며, (F)는 방송예약 데이타 시작되는 부분을 나타내는 신호(SBC)이다.
제4a도에 도시한 바와 같이 위상동기신호(PLI)와 데이타 시작신호(SBC)를 생성하기 위하여, 수직동기신호(H.SYNG)의 폴링에지로부터 카운터를 행하는 9비트 카운터가 필요하며, 또한, 방송예약 데이타(SLC.OUT)의 1 비트 간격은 약 1.986 ㎲로서, 4fSC클럭으로 카운트하면 대략 28.5가 출력되어 방송에약 데이타를 페치하기 위해서는 제4d도에서 보는 바와같이 28과 29를 번갈아가며 카운트하는 5비트 카운터가 필요하다.
제3도의 (D)에서 보는 바와 같이, 위상동기신호(PLI) 클럭-런-인(CRI) 구간중 처음 두 클럭을 지나간 지점 즉, 수직동기로부터 13.549 ㎲인 지점에서 23.49㎲까지가 액티브 영역이며, 클럭-런-인구간중 처음 두 클럭을 지나간 지점을 제4a도에 도시한 9비트 카운터로 카운트하며면 193이 나오며, 23.48㎲ 지점을 카운트하면 336이 된다.
제4a도의 9비트 카운터에서 출력되는 값들을 논리곱소자에서 인코딩하여 J-K 플립플롭의 입력단자에 입력함으로써 위상동기신호(PLI)와 데이타 시작신호(SBC) 페치클럭 발생부의 제어신호(RSI)를 얻을 수 있다.
제4d도에서 보는 바와 같은 9비트 카운터는 수직동기신호의 플링에지를 기준으로 클리어 된후 28과 29를 번갈아서 카운트 하며, 방송예약 데이타(B)의 첫번째 라이징 에지와 두번째 라이징 에지에서도 카운터가 클리어 된 후에도 28과 29를 번갈아서 카운트한다. 방송예약 데이타 잡음이 없는 이상적인 신호라면 이 제4d도에 도시한 5비트 카운터의 출력을 페치클럭으로 사용하여도 무방하지만, 접음이 발생하거나 신호가 약해질 경우에 클럭-런-인 구간이 틀러질 수가 있다.
즉, 클럭-런-인 구간이 좌우로 신호가 움직을 수가 있기 때문에 처음 두 클럭은 페치클럭의 클리어로 사용하고 뒤의 5개 클럭은 페치클럭과 위상을 위상동기 제어부(30)에서 비교하여 페치클럭을 방송예약 데이타의 클럭-런-인 신호에 동기시킨다.
제6a도에서 처럼 페치클럭(FETCK)이 방송예약 데이타(SLC.DATA)보다 느린 경우, 방송데이타와 페치클럭의 입력쌍이 00 - 10 - 11 - 01 순으로 입력되며, 이것은 제5b도의 상태도에서 각각 S0- S1-S2- S3를 천이하게 된다. 즉, S3상태가 되면 페치클럭(FETCK)이 느린 것으로 판단하여 제4b도의 5비트 업/다운 카운터를 카운트 다운하여 페치클럭을 빠르게 조절한다.
또, 제6b도에서 처럼 페치클럭(FETCK)이 방송예약 데이타(SLC.DATA)보다 빠른 경우, 방송데이타와 페치클럭의 입력쌍이 00 - 01 - 11 - 10 순으로 입력되며, 이것은 제5b도의 상태도에서 각각 S0- S4-S5- S6를 천이하게 된다. 즉, S6상태가 되면 페치클럭(FETCK)를 빠른 것으로 판단하여 제4b도의 5비트 업/다운 카운터를 카운트 업하여 페치클럭을 느리게 조절한다.
여기서, 페치클럭(FETCK)은 5비트 카운터의 최상위 비트의 반전신호를 32비트 지연기에 통과시킨 신호이다. 32비트 지연기는 입력신호를 1개의 D-플립플롭을 통하여 지연시킨 것으로서, 32개의 신호중에서 선택된 값에 대한 신호가 출력되며 페치클럭선택신호(CKSEL)의 값이 클수록 느린 신호가 출력된다.
초기화 구간에서는 제4b도의 5비트 업/다운 카운터가 상수값 14를 로드(LOAD)하고 있으므로, 정상속도의 페치클럭인 경우 페치클럭선택신호(CKSEL)를 14로 가정한다. 14보다 더 큰 페치클럭선택신호(CKSEL)가 입력되면 느린 페치클럭신호(FETCK)가 출력되고, 14보다 더 작은 페치클럭선택신호(CKSEL)가 입력되면 빠른 페치클럭신호(FETCK)가 출력된다.
상기에서 설명한 방법으로 생성된 페치클럭(FETCK)과, 방송예약 데이타(SLC.OUT) 를 제4e도의 데이타 페치 회로(SIP016)에 입력하면 방송예약 데이타(KBPS. DATA)를 페치하여 출력하고 방송예약 데이타(KBPS. DATA)와 데이타 시작신호(SBC)를 입력으로 하여 방송예약 데이타가 올바르게 페치되었는지를 확인하는 신호(KBPS.OK)를 출력한다.
데이타 시작코드는 특정구간에서는 검사할 수 있도록 데이타 시작신호(SBC)를 만들어서 사용하는데, 데이타 시작신호의 액티브구간에서 데이타 시작신호([15..13])의 비트값이 b'100' 인 값이 존재하면 시작신호를 감지한 것으로 판단하여 그 뒤의 16개 데이타를 연속으로 페치하게 된다.
J-K 플립플롭은 데이타 시작신호(SBC)를 감지하면 '하이'로 되며, 16개 모두를 페치한 후에 '로우'로 되므로, 이 신호의 폴링 에지를 검출하여 방송에약 데이타(SLC.DATA)의 페치가 올바르게 수행되었음을 알리는 신호(KBPS.OK)를 발생시킨다.
상술한 바와 같이 본 발명에 의한 방송예약 시스템에서 데이타 페치방법 및 장치는, 방송예약 데이타(KBPS DATA SIGNAL)에 실려오는 클럭-런-인 신호에 페치클럭(FETch ClocK; FETCK)을 디지탈적으로 위상동기시키므로서 데이타를 안정적으로 페치하는 효과가 있다.

Claims (5)

  1. 수직동기신호를 입력하여 위상동기신호(PLI)와, 방송예약 데이타의 시작신호(SBC)와, 전반적인 시스템 제어신호를 생성하는 제1단계; 슬라이서를 통과한 방송예약 데이타와, 페치클럭과을 입력하여 페치클럭의 위상속도를 인식한후 위상동기구간에서 페치클럭의 위상상태에 따라 페치클럭선택신호(CKSEL)를 생성하는 제2단계; 상기 제2단계에서 생성되는 페치클럭선택신호(CKSEL)와 슬라이서를 통과한 방송예약 데이타를 입력으로 하여, 소정의 제어신호에 따라서 위상동기된 페치클럭(FETCK)을 생성하는 제3단계; 및 상기 제3단계에서 생성되는 페치클럭(FETCK)과 슬라이서를 통과한 방송예약 데이타를 입력하여, 데이타 시작신호(SBC)에 따라서 데이타를 페치하는 제4단계를 포함하는 방송예약 시스템의 데이타 페치방법.
  2. 페치클럭 발생부에서 출력되는 페치클럭과, 슬라이서를 통과한 방송예약 데이타와, 위상동기신호(PLI)를 입력하여 페치클럭의 위상속도를 인식한후 페치클럭의 위상상태에 따라서 페치클럭선택신호(CKSEL)를 생성하는 위상동기 제어부; 상기 위상동기 제어부에서 생성되는 페치클럭선택신호(CKSEL)와, 슬라이서를 통과한 방송예약 데이타를 입력으로 하여 소정의 제어신호(RSI)에 따라서 위상동기된 페이클럭(FETCK)을 생성하는 페치클럭 발생부; 상기 페치클럭 발생부에서 생성되는 페치클럭(FETCK)과 슬라이서를 통과한 방송예약 데이타를 입력하여, 데이타 시작신호(SBC)에 따라서 데이타를 페치하는 데이타 페치부; 및 수직동기신호를 입력하여 상기 위상동기신호(PLI)와 상기 제어신호(RSI)와 상기 방송예약 데이타의 시작신호(SBC)를 생성하는 제어신호 발생부를 포함하는 방송에약 데이타 페치장치.
  3. 제2항에 있어서, 상기 제어신호 발생부는 수직동기신호를 입력하여 시스템클럭을 계수하는 9비트 카운터와, 상기 9비트 카운터의 출력신호를 입력하여 제어신호를 발생하는 논리게이트와 플립플롭으로 이루어진 인코더를 포함하는 방송예약 시스템의 데이타 페치장치.
  4. 제2항에 있어서, 상기 위상동기 제어부는 방송예약 데이타와 상기 페치클럭 발생부에서 출력되는 페치클럭을 입력하여 페치클럭의 위상을 인식하는 페치클럭 위상에러 검출기와, 상기 제어신호 발생부에서 출력되는 위상동기신호(PLI) 와 상기 페이클럭 위상에러 검출기에서 출력되는 신호에 따라서 페치클럭선택신호를 발생하는 5비트 업/다운 카운터를 포함하는 하는 방송예약 시스템의 데이타 페치장치.
  5. 제2항에 있어서, 상기 페치클럭 발생부는 방송예약 데이타와 상기 제어신호 발생부에서 출력되는 제어신호(RSI)를 입력하여 클리어 신호를 생성하는 인코더와, 상기 인코더에서 출력되는 신호에 따라서 시스템 클럭을 계수하는 5비트 카운터와, 상기 5비트 카운터의 출력을 상기 위상동기 제어부에서 출력되는 페치클럭선택신호(CKSEL)에 따라서 지연시키는 32비트 지연기를 포함하는 방송예약 시스템의 데이타 페치장치.
KR1019950039659A 1995-11-03 1995-11-03 방송예약 시스템의 데이타 페치방법 및 장치 KR0183751B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950039659A KR0183751B1 (ko) 1995-11-03 1995-11-03 방송예약 시스템의 데이타 페치방법 및 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950039659A KR0183751B1 (ko) 1995-11-03 1995-11-03 방송예약 시스템의 데이타 페치방법 및 장치

Publications (2)

Publication Number Publication Date
KR970029557A KR970029557A (ko) 1997-06-26
KR0183751B1 true KR0183751B1 (ko) 1999-04-15

Family

ID=19432933

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950039659A KR0183751B1 (ko) 1995-11-03 1995-11-03 방송예약 시스템의 데이타 페치방법 및 장치

Country Status (1)

Country Link
KR (1) KR0183751B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100499454B1 (ko) * 1997-12-30 2006-03-23 엘지전자 주식회사 캡션데이터추출장치

Also Published As

Publication number Publication date
KR970029557A (ko) 1997-06-26

Similar Documents

Publication Publication Date Title
EP1282310A2 (en) An apparatus for decoding a data in a blanking interval
US5506626A (en) Closed-caption decoder circuit having robust synchronization features
JPS5824284A (ja) マイクロプロセッサのタイミングをビデオ信号に合せる装置
JPH02301375A (ja) 検出器
EP0342634B1 (en) Circuitry for and method of generating vertical drive pulse in video signal receiver
KR0183751B1 (ko) 방송예약 시스템의 데이타 페치방법 및 장치
US4688094A (en) Reference signal reproduction apparatus
CN1068473C (zh) 锁相环的鉴相器
EP0782329B1 (en) Horizontal synchronizing signal-generating circuit and method therefor
EP0899717B1 (en) Phase-locked loop circuit
KR0169855B1 (ko) 트리거보드의 리셋신호제어장치
KR100556447B1 (ko) 캡션 데이터 처리 장치
KR930003984Y1 (ko) 비데오 신호의 필드 판별회로
GB2229890A (en) Teletext broadcasting signal generating and receiving apparatus
JPH0628382B2 (ja) 垂直同期信号作成回路
KR0153669B1 (ko) 동기 신호 판별 장치
JP2002290769A (ja) 半導体集積回路
JP3024725B2 (ja) スキューパルス検出回路
JP4374940B2 (ja) 同期信号処理回路
KR0169372B1 (ko) 필드신호 검출장치
KR0165763B1 (ko) 자막위치 정보 검출장치
KR100232958B1 (ko) 방송방식 판별장치 및 방법
JPH01300691A (ja) 同期分離回路
JP2003163896A (ja) クローズドキャプション信号デコード装置及び方法
JP2001245176A (ja) フィールド判定回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20041129

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee