KR0166860B1 - 복합영상 신호의 특정라인 위치검출장치 - Google Patents

Abstract

본 발명은 복합영상 신호의 특정라인에 실려 있는 정보를 디코딩함에 있어서, 동기 신호의 노이즈에 인한 오동작을 방지할 수 있어 정보가 실려 있는 정확한 라인을 찾는 복합영상 신호의 특정라인 위치검출 장치에 관한 것이다.

본 발명은 영상신호를 입력받아 수평동기 신호와 복합동기 신호를 출력하는 동기신호 IC부와, 상기 복합동기 신호와 클럭을 입력받아 수직동기 신호를 출력하는 수직동기 신호발생부와, 상기 동기신호 IC부의 수평동기 신호와 수직동기 신호발생부의 수직동기 신호를 입력받아 외부에서 지정한 라인의 위치를 찾는 라인위치 검출부로 구성하여 신뢰성 있는 복합영상 신호의 특정라인 위치검출 장치로서, 복합영상 신호에 실려 있는 디지탈 데이타를 디코딩하여 캡션, 텔리텍스트 등에서 여러 용도로 쓰일 수 있다.

Description

복합영상 신호의 특정라인 위치검출장치

제1도는 종래의 복합영상 신호의 특정라인 위치검출 장치의 구성블럭도.

제2도는 제1도에 따른 캡션라인의 위치파형도.

제3도는 본 발명에 따른 복합영상 신호의 특정라인 위치검출 장치의 구성블럭도.

제4도는 제3도에 따른 VSYNC 발생부의 상세회로도.

제5도는 제4도에 따른 VSYNC 발생부의 내부타이밍 파형도.

제6도는 제3도에 따른 라인위치 검출부의 구성블럭도.

제7도 (a)는 제6도의 특정라인 설정부의 데이타전송 방법에 대한 도면.

제7도 (b)는 제6도의 특정라인 설정부의 데이타전송 형태에 대한 도면.

제8도는 제6도에 따른 필드검출부의 구성블럭도.

제9도는 제7도에 따른 필드별 VSYNC와 HSYNC의 시간차 타이밍 파형도.

제10도는 제6도에 따른 라인검출부의 구성블럭도.

제11도는 제9도에 따른 라인검출부의 오프셋 값과 나눗셈기의 출력값에 대한 도면.

제12도는 본 발명에 따른 캡션라인의 위치파형도.

* 도면의 주요부분에 대한 부호의 설명

1 : 동기신호부 32 : VSYNC 발생부

33 : 라인위치 검출부

41,42,43,44,45,46,47,48 : D 플립플롭

49,64 : AND 게이트 50 : NOR 게이트

51 : J-K 플립플롭 61 : 필드검출부

62 : 라인검출부 63 : 특정라인 설정부

700,902 : 카운터 701,702 : 래치

703,906 : 비교기 704 : XNOR 게이트

901 : 펄스발생기 903 : MUX

904 : 뺄셈기 905 : 나눗셈기

본 발명은 복합영상 신호의 특정라인에 실려 있는 정보를 디코딩하는 장치에 관한 것으로, 특히 동기신호의 노이즈에 인한 오동작을 방지할 수 있어 정보가 실려 있는 정확한 라인을 찾는 복합영상 신호의 특정라인 위치검출 장치에 관한 것이다.

일반적으로 복합영상 신호의 특정라인의 데이타를 디코딩하는 장치로는 대표적으로 캡션디코더가 있다.

보통 캡션데이타는 복합영상 신호중 오드필드(Odd Field 또는 Field 1)의 라인 21에 실려 있다.

따라서 캡션디코더는 필드 1의 라인 21을 찾는 기능을 해야 하며 이 기능이 오동작을 하면 엉뚱한 라인에서 데이타를 추출함으로써 캡션디코더의 성능에 치명적인 결과를 발생한다.

종래의 복합영상 신호의 특정라인 위치검출 장치를 첨부된 도면을 참고하여 설명하면 다음과 같다.

제1도는 종래의 복합영상 신호의 특정라인 위치검출 장치의 구성블럭도로써, 복합 영상 신호에서 수직동기 신호(VSYNC)와 수평동기 신호(HSYNC)를 출력하는 동기신호 발생부(1)와, 상기 동기신호 발생부(1)의 동기신호를 사용하여 특정 데이타라인을 찾는 라인위치 검출부(2)로 구성된다.

이와 같이 구성된 종래의 복합영상 신호의 특정라인 위치검출 장치는 제2도의 캡션라인의 위치파형도와 같이, 동기신호 발생부(1)의 VSYNC와 HSYNC를 라인위치 검출부(2)에서 입력받아 VSYNC를 기준으로 HSYNC의 갯수를 카운트하여 복합영상 신호의 실제 원하는 캡션라인을 찾는다.

상기와 같이 구성된 복합영상 신호의 특정라인 위치검출 장치는 VSYNC를 기준으로 HSYNC의 수를 카운트 함으로써 특정라인을 찾을수 있다.

그러나 동기신호 발생부의 출력이 정상적으로 나올 때는 문제가 없지만 복합영상 신호에 노이즈가 있어서, 동기신호가 흔들리면 원하는 라인을 못찾는 경우가 발생된다.

특히 복합영상 신호의 노이즈에 의하여 기준으로 삼는 VSYNC의 위치가 틀어지는 경우에는 더욱 치명적인 상황이 발생된다.

그리고 동기신호 발생부가 저항과 콘덴서에 의해 시정수가 결정되는 IC(Integrated Circuit)이기 때문에 온도에 따른 편차가 심해져 오동작 하는 문제점이 발생된다.

본 발명은 상기와 같은 종래의 복합영상 신호의 특정라인 위치검출 장치의 문제점을 해결하기 위하여 안출한 것으로, 안정적인 VSYNC를 만들고, HSYNC가 흔들려도 원하는 라인을 찾을 수 있는 복합영상 신호의 특정라인 위치검출 장치를 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위한 본 발명의 복합영상 신호의 특정라인 위치검출 장치는 영상신호를 입력받아 수평동기 신호와 복합동기 신호를 출력하는 동기신호 IC부와, 상기 복합동기 신호와 클럭을 입력받아 수직동기 신호를 출력하는 수직동기 신호발생부와, 상기 동기신호 IC부의 수평동기 신호와 수직동기 신호발생부의 수직동기 신호를 입력받아 외부에서 지정한 라인의 위치를 찾는 라인위치 검출부로 구성됨을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명의 복합영상 신호의 특정라인 위치검출 장치를 상세히 설명한다.

제3도는 본 발명에 따른 복합영상 신호의 특정라인 위치검출 장치의 구성블럭도로써, 영상신호에서 HSYNC와 CSYNC(복합동기신호)를 출력하는 동기신호부(31)와, 상기 동기신호부(31)에서 출력된 CSYNC를 받아서 VSYNC를 출력하는 VSYNC 발생부(32)와, 상기 동기신호부(31)의 HSYNC와 상기 VSYNC 발생부(32의 VSYNC를 입력받아 외부마이컴의 필드와 라인을 지정하는 데이타(DATA)와 라이트 인에블(WE) 신호로 특정라인을 찾는 라인위치 검출부(33)로 구성된다.

상기 VSYNC 발생부(32)는 CSYNC 데이타를 받아 클럭신호에 의해 저장하는 복수개의 D 플립플롭(41)(42)(43)(44)(45)(46)(47)(48)과, 상기 복수개의 D 플립플롭(41)(42)(43)(44)(45)(46)(47)(48) 각각의 출력을 논리 연산하는 AND 게이트(49)와, 상기 복수개의 D 플립플롭(41)(42)(43)(44)(45)(46)(47)(48) 각각의 출력을 논리 연산하는 NOR 게이트(50)와, 상기 AND 게이트(49) 및 NOR 게이트(50)의 출력을 클럭과 리셋신호로 하여 VSYNC를 출력하는 J-K 플립플롭(51)으로 구성된다.

상기 라인위치 검출부(33)는 외부에서 특정 데이타가 실려 있는 라인의 필드와 라인 값을 미리 설정하는 특정라인 설정부(63)와, VSYNC를 기준으로 HSYNC의 현재값과 그전값을 비교하여 상기 설정된 필드를 검출하는 필드검출부(61)와, VSYNC의 폴링에지에서 시간을 카운트하여 상기 필드검출부(61)에 설정한 필드에 따라 오프셋을 보정한 라인과 상기 설정된 라인을 비교하여 특정라인의 위치를 검출하는 라인검출부(62)로 구성되며, 상기 필드검출부(61)는 VSYNC를 기준으로 HSYNC를 클럭에 의해 카운트하는 카운터(700)와, 상기 현재 카운트한 값을 저장하는 제1래치(701)와, 상기 VSYNC를 기준으로 제1래치(701)가 카운트 값을 저장하는 동시에 상기 제1래치(701)에 저장해 있던 데이타를 저장하는 제2래치(702)와, 상기 제1래치(701)와 제2래치(702)의 저장 데이타 값을 비교하여 현재의 필드상태를 출력하는 비교기(703)와, 상기 설정된 필드신호(E/O)와 비교기(703)의 출력신호를 논리 연산하는 XNOR 게이트(704)로 이루어지고, 상기 라인검출부(62)는 VSYNC의 폴링에지(Falling Edge)에서 짧은 펄스를 발생하는 펄스발생기(901)와, 상기 펄스에 의해 리셋하여 VSYNC를 기준으로 클럭을 카운트하는 카운터(902)와, 현재 필드신호에 의해 오프셋 값을 선택하는 MUX(903)와, 상기 필드에 따라서 오프셋 값을 보정하는 뺄셈기(904)와, 상기 보정한 값을 1라인에 해당하는 카운터 값으로 나누어 주는 나눗셈기(905)와, 상기 나눗셈기(905)에서 출력된 라인값과 세트된 라인값을 비교하는 비교기(906)로 이루어진다.

결과적으로 상기 필드검출부(61)의 출력신호와 라인검출부(62)의 출력신호를 논리 연산하여 특정라인을 출력하는 AND 게이트(64)로 구성된다.

상기와 같이 구성된 본 발명의 동기신호부(31)는 영상신호에서 HSYNC를 라인위치 검출부(33)로 출력하고 CSYNC를 VSYNC 발생부(32)로 출력한다.

상기 VSYNC 발생부(32)는 제4도의 VSYNC 발생부의 상세회로도에서와 같이, 제1D 플립플롭(41)은 클럭(CLOKC)과 리셋(RESET) 입력제어 신호에 의해 상기 동기신호부(31)의 CSYNC를 저장하고 다시 상기 제1D 플립플롭(41)의 출력신호(A)를 제2D 플립플롭(42)에서도 클럭과 리셋입력 제어신호에 DLM해 저장 및 출력한다.

상기 출력신호로 이와 동일하게 동작하는 제3,4,5,6,7,8D 플립플롭(43)(44)(45)(46)(47)(48)이 있다.

그리고 상기 복수개 D 플립플롭(41)(42)(43)(44)(45)(46)(47)(48)의 각각의 출력신호(A)(B)(C)(D)(E)(F)(G)(H)를 앤드게이트(49)와 NOR 게이트(50)에서 논리곱 및 부정논리합하여 상기 논리게이트의 출력신호(J)(K)를 J-K 플립플롭(51)의 J 및 K 단자에 각각 입력하여 상기 클럭 및 리셋의 입력제어 신호에 의해 VSYNC를 출력한다. 이를 제5도의 VSYNC 발생부의 내부타이밍 파형도에 나타내었다.

상기 동기신호부(31)의 HSYNC와 VSYNC 발생부(32)의 VSYNC를 입력받아 특정라인을 찾기 위해 제6도의 라인위치 검출부의 구성블럭도에서와 같이, 필드검출부(61)와 라인검출부(62)와 특정라인 설정부(63)로 이루어진 라인위치 검출부(33)를 거치게 된다.

상기 라인위치 검출부(33)내의 특정라인 설정부(63)는 외부에서 특정 데이타가 실려 있는 라인의 필드와 라인값을 미리 설정해 놓은 부분으로 외부 마이컴이 데이타와 라이트 인에이블 신호선을 통해 데이타와 라이트 인에이블 신호(WE)를 전송한다.

상기 데이타는 9비트 버스로서 필드값과 라인값을 전송하고 상기 WE 신호가 로우일 때 데이타 값이 특정라인 설정부(63)에 래치된다.

상기 데이타를 제7도 (a)와 같이 일반적인 데이타 전송방법을 사용하여 전송하고 제7도 (b)는 이때 전송하는 데이타 형태를 나타낸 것으로 8번째 비트는 필드설정값을 전송하고 0∼7번째 비트는 라인설정값을 전송한다.

상기 필드설정값이 오드필드(Odd Field)일때는 0, 이븐필드(Even Field) 일때는 1로 설정하고, 라인값(SET_L)은 특정라인-4의 값으로 설정하는데 이는 제12도의 캡션라인 위치파형도와 같이, 하기 설명할 라인위치 검출부(33)내의 라인검출부(62)의 나눗셈기(905) 출력값이 실제라인 5에서 1이 출력되기 때문이다.

그리고 라인위치 검출부(33)내의 필드검출부(61)는 제8도의 필드검출부의 구성블럭도 및 제9도의 필드별 VSYNC와 HSYNC의 시간차 타이밍 파형도와 같이, 카운터(700)는 VSYNC를 기준으로 HSYNC를 클럭에 의해 카운트하여 제1래치(701)에 현재 카운트한 값을 저장함과 동시에 제2래치(702)에 상기 제1래치(701)에 저장되었던 전 VSYNC 때의 시간이 저장되어 상기 제1래치(701) 및 제2래치(702)에 저장된 값을 비교기(703)로 비교하여 제1래치(701)의 현재값(A)이 제2래치(702)의 그 전값(B) 보다 크면 현재 필드신호(C_Field)에는 하이가 출력된다.

따라서 제9도에서와 같이, 필드 1에서는 로우가 출력되고 필드 에서는 하이가 출력된다.

상기 비교기(703)에서 출력된 신호와 상기 특정라인 설정부(63)에서 입력한 필드신호(E/O)를 배타적 부정논리합으로 연산하여 지정된 필드와 같으면 필드신호(FIELD)에 하이가 출력된다.

또한 라인위치 검출부(33)내의 라인검출부(62)를 제10도의 라인검출부의 구성블럭도와 제11도의 라인검출부의 오프셋 값과 나눗셈기의 출력값에 대한 도면을 참조하여 설명하면 VSYNC의 폴링에지(Falling Edge)에서 펄스발생기(901)는 짧은 펄스를 발생하고 상기 펄스에 의해 카운터(902)는 클리어 되고 클럭에 의해 카운트하기 시작한다.

그리고 MUX(903)는 상기 필드검출부(61)에서의 현재 필드신호(C_Field)로 오프셋 값을 설정하여 뺄셈기(904)에서 상기 카운터(902)의 카운트 값에서 설정된 오프셋 값을 빼주어 보정한 후 라인단위로 파악하기 위해 나눗셈기(905)에서 1라인에 해당하는 카운트 값으로 나눈다.

상기 나눈값(A)과 상기 특정라인 설정부(63)에서 설정된 라인값(SET_L)인 특정라인-4값(B)이 비교기(906)에서 비교하여 일치하면 최종라인 출력을 얻을 수 있다.

결국 상기 필드검출부(61)의 필드신호와 상기 라인검출부(62)의 라인신호가 논리곱 연산되어 모두 하이인 곳이 특정라인의 위치이다.

본 발명의 동작을 캡션의 예를들어 설명하면 필드 1의 라인 21에서 데이터를 검출하기 때문에 특정라인 설정부(63)의 E/O 단자에서 0이 특정라인-4의 값인 SET_L 단자에는 17로 설정되어 제12도의 캡션라인의 위치파형도와 같이 나타난다.

본 발명에서 살펴본 바와 같이, 본 발명은 복합영상 신호에 실려 있는 디지탈 데이타를 디코딩함에 있어서, 그 데이타가 실려 있는 라인을 찾는데 있어 복합영상 신호의 노이즈나 동기신호의 노이즈 또는 동기신호 발생부의 오차를 신뢰성 있는 복합영상 신호의 특정라인 위치검출 장치로써, 복합영상 신호에 실려 있는 디지탈 데이타를 디코딩하여 캡션, KBPS(Korean Broadcasting Program System), 텔리텍스트, 티브이 데이타 방송시스템 등의 여러 용도에서 쓰일수 있다.

Claims (4)

1. 영상신호를 입력받아 수평동기 신호와 복합동기 신호를 출력하는 동기신호 IC부와, 상기 복합동기 신호와 클럭을 입력받아 수직동기 신호를 출력하는 수직동기 신호 발생부와, 상기 동기신호 IC부의 수평동기 신호와 수직동기 신호발생부의 수직 동기 신호를 입력받아 외부에서 지정한 라인의 위치를 찾는 라인위치 검출부로 구성됨을 특징으로 하는 복합영상 신호의 특정라인 위치검출장치.
2. 제1항에 있어서, 라인위치 검출부는 외부에서 특정 데이타가 실려 있는 라인의 필드와 라인값을 미리 설정하는 특정라인 설정부와, 수직동기 신호를 기준으로 수평동기 신호의 현재값과 그 전값을 비교하여 상기 설정된 필드를 검출하는 필드검출부와, 수직동기 신호의 폴링에지에서 시간을 카운팅하여 상기 설정된 필드에 따라 오프셋을 보정한 라인과, 설정된 라인을 비교하여 특정라인의 위치를 검출하는 라인 검출부로 구성됨을 특징으로 하는 복합영상 신호의 특정라인 위치검출장치.
3. 제2항에 있어서, 필드검출부는 수직동기 신호를 기준으로 수평동기 신호를 클럭에 의해 카운트하는 카운터와, 상기 카운터에서 현재 카운트한 값을 저장하는 제1래치와 동시에 상기 제1래치에 저장되어 있던 값을 래치하여 저장하는 제2래치와, 상기 제1래치와 제2래치의 데이타 값을 비교하여 현재 필드상태를 출력하는 비교기와, 상기 특정라인 설정부에서 설정된 필드신호와 상기 비교기의 출력신호를 논리 연산하는 XNOR 게이트로 구성됨을 특징으로 하는 복합영상 신호의 특정라인 위치검출장치.
4. 제2항에 있어서, 라인검출부는 수직동기 신호의 폴링에지에서 짧은 펄스를 발생하는 펄스발생기와, 상기 펄스에 의해 리셋하여 수직동기 신호를 기준으로 클럭을 카운트하는 카운터와, 현재 필드신호에 의해 오프셋 값을 선택하는 MUX와, 상기 선택된 오프셋 값을 보정하는 뺄셈기와, 상기 뺄셈기에서 보정한 값을 1라인에 해당하는 카운터 값으로 나누어 주는 나눗셈기와, 상기 나눗셈기에서 출력된 라인값과 상기 세트된 라인값을 비교하는 비교기로 구성됨을 특징으로 하는 복합영상 신호의 특정라인 위치검출장치.