KR100531340B1 - 데이터 슬라이서의 슬라이스 레벨 결정장치 - Google Patents

데이터 슬라이서의 슬라이스 레벨 결정장치 Download PDF

Info

Publication number
KR100531340B1
KR100531340B1 KR1019970080723A KR19970080723A KR100531340B1 KR 100531340 B1 KR100531340 B1 KR 100531340B1 KR 1019970080723 A KR1019970080723 A KR 1019970080723A KR 19970080723 A KR19970080723 A KR 19970080723A KR 100531340 B1 KR100531340 B1 KR 100531340B1
Authority
KR
South Korea
Prior art keywords
slice level
output
signal
value
difference value
Prior art date
Application number
KR1019970080723A
Other languages
English (en)
Other versions
KR19990060496A (ko
Inventor
신종민
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1019970080723A priority Critical patent/KR100531340B1/ko
Publication of KR19990060496A publication Critical patent/KR19990060496A/ko
Application granted granted Critical
Publication of KR100531340B1 publication Critical patent/KR100531340B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/025—Systems for the transmission of digital non-picture data, e.g. of text during the active part of a television frame
    • H04N7/035—Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal
    • H04N7/0355—Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal for discrimination of the binary level of the digital data, e.g. amplitude slicers

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Systems (AREA)

Abstract

데이터 슬라이서의 슬라이스 레벨 결정장치에 관한 것으로 수직 귀선 구간 21 라인의 7 사이클 정현파 영역에 3개의 플래그를 차례로 발생시키는 플래그 발생부와, 상기 플래그 발생부에서 발생된 플래그 구간 각각에서 디지탈 복합신호의 최소/최대 값을 산출하여 이들 데이터의 차이값과 임시 슬라이스 레벨을 출력하는 멀티영역 슬라이스 레벨 산출부와, 허용 가능한 차이값 레벨을 계산하고 이 값과 상기 멀티영역 슬라이스 레벨 산출부에서 출력된 차이값을 비교하여 비교결과에 따라 차이값 유효여부 신호를 출력하는 유효여부 신호 출력부와, 상기 멀티영역 슬라이스 레벨 산출부에서 출력된 3 플래그 각각의 임시 슬라이스 레벨을 이용하여 임시 기준 슬라이스 레벨을 연산한 후 상기 유효여부 신호 출력부에서 출력된 유효여부 신호에 따라 기준 슬라이스 레벨로 출력하는 슬라이스 레벨 결정부로 구성되어 VBI 라인 21의 7사이클 정현파가 고스트에 의해 신호 제거된 경우나 심한 글리치에 의해 왜곡된 경우라도 가장 신뢰성 있는 기준 슬라이스 레벨을 결정할 수 있는 효과가 있다.

Description

데이터 슬라이서의 슬라이스 레벨 결정장치{Apparatus for decision slice level in Data Slicer}
본 발명은 디지탈 방송 수신장치에 관한 것으로 특히, 데이터 슬라이서의 슬라이스 레벨 결정장치에 관한 것이다.
일반적으로 NTSC VBI 라인 21 신호는 도 1과 같이 칼라 버스트 구간과 다른 NTSC 라인과 다른 신호로 특성인 7사이클 정현파 구간과 스타트 비트 및 2바이트 캡션 데이터 전송구간으로 구성된다.
비디오 테이프, TV 공중파, 케이블 등을 매개로 하여 전송되는 이러한 신호는 테이프의 경우 잦은 복사(Copy)로 인한 테이프 자체의 이완현상과 비디오 헤드와 테이프의 감김 상태, 온도변화, TV 공중파나 케이블의 경우 채널 노이즈에 의해 상당한 왜곡이 된다.
데이터 슬라이서는 이러한 왜곡된 신호로부터 올바른 2바이트 캡션 데이터를 검출하도록 하여 캡션 디코더의 성능을 결정하는 핵심 요인으로 고성능의 데이터 슬라이서 개발을 위한 연구가 다각도록 진행되고 있다.
종래기술에 따른 데이터 슬라이서는 다른 NTSC 라인과 차별화되는 NTSC 라인의 7사이클 정현파를 이용하는 아래와 같은 두가지가 있다.
먼저, 도 2는 종래기술에 따른 일실시예로 데이터 슬라이서의 구성을 설명하기 위한 블록도로써, 일실시예의 데이터 슬라이서는 튜너(21)와, IF 증폭부(22)와, 분리부(23)와, PLL부(24)와, 카운터(25) 및 슬라이스부(26)로 구성된다.
이와 같이 구성된 데이터 슬라이서는 튜너(21)를 통해 수신된 신호 튜닝하고 IF 증폭부(22)는 튜닝된 신호를 중간 주파수로 증폭하여 출력한다.
분리부(23)는 이 증폭된 신호에서 라인 21 신호만을 분리하여 출력하고 PLL부(24)는 분리된 신호를 7 사이클 정현파로 PLL을 수행하여 카운터(25)로 출력한다.
카운터(25)는 분리부(23)에서 라인 21임을 알리는 신호가 입력되면 PLL부(24)에서 출력되는 클럭을 카운트하여 캡션 데이터 위치가 되면 해당 제어신호를 슬라이스부(26)로 출력하고, 슬라이스부(26)는 카운터(25)의 제어신호에 따라 분리부(23)에서 출력되는 라인 21에서 캡션 데이터만을 추출한다.
즉, 7 사이클 정현파를 데이터 검출을 위해 PLL의 주파수/위상 록킹에 이용하는 것이다.
이는 503㎑의 7 사이클 정현파에 록킹되는 별도의 PLL이 필요하여 하드웨어가 복잡해지는 문제점이 있고, 4.15㎲의 짧은 구간에서 록킹되어야 하므로 PLL 설계자체도 어려움이 있다.
또한, 테이프 상태나 채널 노이즈에 의해 나타나는 고스트에 의해 7사이클 정현파가 왜곡될 경우 PLL 록킹이 이루어지지 않아 데이터 검출시 오동작을 일으킬수 있는 단점이 있다.
또한, 도 3은 종래기술에 따른 다른 실시예로 데이터 슬라이서의 구성을 설명하기 위한 블록도로써, 다른 실시예의 데이터 슬라이서는 비교기(31)와, 스타트 판단부(32)와, 멀티-샘플링 레지스터(33)와, 멀티-샘플링 래치(34)와, 판단 가산부(35)와, 비교부(36)와, 쉬프트 레지스터(37) 및 래치(38)로 구성된다.
이와 같은 데이터 슬라이서의 동작을 살펴보면 비교기(31)는 입력 영상신호와 일정 슬라이스 레벨을 비교하여 그 결과를 1과 0으로 출력하고, 멀티-샘플링 레지스터(33)는 이 비교 결과의 각 비트를 오버 샘플링하여 멀티-샘플링 래치(34)에 저장한다.
스타트 판단부(32)는 비교기(31)에서 출력된 각 비트를 데이터 스타트 신호와 비교하여 데이터 스타트 신호가 입력되면 멀티-샘플링 래치(34)와 래치(28)로 스타트 신호를 출력한다.
멀티-샘플링 래치(34)는 스타트 신호에 따라 멀티-샘플링 레지스터(33)에서 출력된 데이터를 판단 가산부(35)로 출력하고, 판단 가산부(35) 및 비교부(36)는 입력된 각 데이터가 0인지 1인지를 판단하여 0이 더 많은지 1이 더 많은지를 비교하여 0이나 1을 쉬프트 레지스터(37)에 출력한다.
쉬프트 레지스터(37)는 입력된 데이터를 쉬프트하여 래치(38)로 저장하고, 래치(38)는 스타트 판단부(32)에서 스타트 신호가 입력되면 저장된 데이터를 출력한다.
이와 같은 데이터 슬라이서는 7 사이클의 정현파를 문자 코드의 하이/로우 결정을 위한 기준 전압 결정에 이용함과 동시에 증폭소자를 이용하여 열화된 신호를 처리가 용이한 신호 레벨로 증폭시켜야 하므로 별도의 증폭소자가 필요하다는 문제가 있다.
그리고, 도 4(a)와 같은 정상적인 7 사이클 정현파가 입력되면 상관없으나 대부분은 고스트에 의해 도 4(b)(c)와 같이 7 사이클 중 임의의 한 사이클 신호가 제거되거나 정현파 자체가 글리치(Glitch)를 동반할 경우 전압 기준값 자체의 신뢰성이 떨어져 엔코더측에서 송신한 신호 자체를 하이/로우의 어느 한 레벨로 편향되어 슬라이싱하므로 데이터 슬라이서 성능자체에 치명적인 영향이 있다.
본 발명은 종래기술의 문제점을 해결하기 위하여 안출한 것으로 고스트에 의한 정현파 제거나 글리치를 동반한 정현파의 경우에도 신뢰성 있는 슬라이스 레벨을 검출할 수 있는 데이터 슬라이서의 슬라이스 레벨 결정장치를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명에 따른 데이터 슬라이서의 슬라이스 레벨 결정장치의 특징은 7사이클 정현파 구간을 각 독립적인 다수개의 영역으로 나누고 각 구간의 중간값을 산출한 후 최소/최대 차이 제한에 따른 유효여부로 기준 슬라이스 레벨을 출력함에 있다.
이하, 본 발명에 따른 데이터 슬라이서의 슬라이스 레벨 결정장치를 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 5는 본 발명에 따른 데이터 슬라이서의 슬라이스 레벨 결정장치의 구성을 설명하기 위한 블록도이고, 도 6은 도 5의 라인 검출부의 상세 구성을 설명하기 위한 블록도이고, 도 7은 도 5의 멀티영역 슬라이스 레벨 산출부의 상세 구성을 설명하기 위한 블록도이고, 도 8은 도 5의 최소/최대 차이 제한부 및 차이 오프셋 계산부의 상세 구성을 설명하기 위한 블록도이고, 도 9는 도 5의 슬라이스 레벨 결정부의 상세 구성을 설명하기 위한 블록도이다.
먼저, 본 발명의 슬라이스 레벨 결정장치는 도 5와 같이 수직 동기신호(Vsync)와 수평 동기신호(Hsync) 및 스타트 비트 감지신호를 입력받아 21라인을 검출하는 라인 검출부(51)와, 수직 동기신호(Vsync)와 수평 동기신호(Hsync)에 따라 7 사이클 정현파 영역을 판단하여 출력하는 7 사이클 영역 판단부(52)와, 라인 검출부(51)에서 출력된 21 라인신호와 7 사이클 영역 판단부(52)에서 출력된 7 사이클 정현파 영역에서 카운트를 시작하여 3개의 플래그를 차례로 발생시키기 위한 인에이블 신호를 출력하는 카운터(53)와, 카운터(53)에서 인에이블 신호가 입력되면 3개의 플래그를 차례로 발생하는 멀티영역 플래그 발생부(54)와, 아날로그 복합 신호를 입력받아 디지탈 신호로 변환 출력하는 ADC(Analog to Digital Converter)(55)와, 멀티영역 플래그 발생부(54)에서 발생된 플래그 구간 각각에서 ADC(55)의 디지탈 복합신호의 최소/최대 값을 산출하여 이들 데이터의 차이값과 임시 슬라이스 레벨을 출력하는 멀티영역 슬라이스 레벨 산출부(56)와, 전필드의 기준 슬라이스 레벨과 오프셋으로 허용 가능한 차이값 레벨을 계산하는 차이값 오프셋 계산부(57)와, 멀티영역 슬라이스 레벨 산출부(56)에서 출력된 차이값과 차이값 오프셋 계산부(57)에서 출력된 허용 가능한 차이값을 비교하여 그 결과에 따라 유효여부 신호(level valid)를 인에이블 시키는 최소/최대 차이값 제한부(58)와, 멀티영역 슬라이스 레벨 산출부(56)에서 출력된 3 플래그 각각의 임시 슬라이스 레벨은 3 플래그 각각의 폴링 에지에 평균을 계산하여 최소/최대 차이값 제한부(58)에서 출력된 유효여부 신호에 따라 출력하는 슬라이스 레벨 결정부(59)로 구성된다.
상기에서 언급된 플래그의 수는 3개를 예로 하였으나 그 이상 하여도 가능하다. 여기서는 단지 하나의 실시예로서 3개의 영역으로 분할하는 것을 예로 하였다.
상기 라인 검출부(51)는 도 6과 같이 수평 동기신호와 수직 동기신호를 카운트하여 출력하는 카운터(511)와, 정현파 1사이클을 검출하는 정현파 1사이클 검출부(512)와, 스타트 비트를 검출하는 스타트 비트 검출부(513)와, 정현파 1사이클 검출부(512)와 스타트 비트 검출부(513)에서 출력된 값을 논리 곱하여 라인 21 리셋신호를 출력하는 앤드 게이트(514)와, 카운터(511)에서 카운트된 결과와 라인 21 리셋신호를 입력받아 라인 21 신호를 발생하는 라인 21 신호 발생부(515)로 구성된다.
그리고, 상기 멀티영역 슬라이스 레벨 산출부(56)는 도 7과 같이 멀티영역 플래그 발생부(54)에서 출력된 3개의 플래그 신호를 논리합하는 오아 게이트(561)와, 멀티영역 플래그 발생부(54)에서 출력된 각 3개의 플래그 신호의 각 폴링 에지에서 원숏(one shot)신호인 아웃 플래그 신호(out flag)를 발생하는 원숏 발생부(562)와, 오아 게이트(561)의 출력에 따라 인에이블 되어 디지탈 복합 신호의 최소값을 출력하는 최소값 출력부(563)와, 오아 게이트(561)의 출력에 따라 인에이블 되어 디지탈 복합 신호의 최대값을 출력하는 최대값 출력부(564)와, 최소값 출력부(563)의 출력과 최대값 출력부(564)의 출력을 입력받아 평균값을 연산하는 평균값 연산부(565)와, 최소값 출력부(563)의 출력과 최대값 출력부(564)의 출력을 입력받아 그 차이값을 연산하는 차이값 연산부(566)로 구성된다.
그리고, 상기 최소/최대 차이값 제한부(58) 및 차이값 오프셋 계산부(57)는 도 8과 같이 외부 오프셋값과 전필드의 기준 슬라이스 레벨을 가산하여 최소 유효값을 출력하는 가산기(581)와, 외부 오프셋값과 전필드의 기준 슬라이스 레벨의 차이를 계산하여 최대 유효값을 출력하는 감산기(582)와, 가산기(581)에서 출력된 최소 유효값과 감산기(582)에서 출력된 최대 유효값 사이에 멀티영역 슬라이스 레벨 산출부(56)에서 출력된 차이값이 있는지를 비교하여 이 차이값의 유효여부 신호(level valid)를 출력하는 비교기(583)로 구성된다.
그리고, 상기 슬라이스 레벨 결정부(59)는 도 9와 같이 최소/최대 차이값 제한부(58)에서 출력된 유효여부 신호(level valid)에 따라 인에이블 되어 멀티영역 슬라이스 레벨 산출부(56)에서 출력된 첫 임시 슬라이스 레벨과 두 번째 임시 슬라이스 레벨의 평균값을 구한 후 이 평균값과 세 번째 임시 슬라이스 레벨의 평균값을 구하는 임시 슬라이스 레벨 연산부(591)와, 최소/최대 차이값 제한부(58)에서 출력된 유효여부 신호(level valid)에 따라 인에이블 되어 임시 슬라이스 레벨 연산부(591)에서 출력된 임시 슬라이스 레벨을 저장하다가 아웃 플래그 신호 입력시 출력하는 임시 기준 슬라이스 레벨 출력부(592)와, 이전 필드의 기준 슬라이스 레벨을 저장하고 있는 버퍼(593)와, 임시 기준 슬라이스 레벨 출력부(592)에서 출력된 임시 슬라이스 레벨과 버퍼(593)에서 출력된 이전 필드의 기준 슬라이스 레벨을 최소/최대 차이값 제한부(58)에서 출력된 유효여부 신호(level valid)에 따라 선택 출력하는 먹스(594)로 구성된다.
이와 같이 구성된 본 발명에 따른 데이터 슬라이서의 슬라이스 레벨 결정장치의 동작을 설명하면 먼저, 라인 검출부(51)는 도 6과 같이 정현파 1 사이클 검출부(512)의 정현파 1 사이클 검출신호와 스타트 비트 검출부(513)에서 스타트 검출 신호를 앤드 게이트(514)를 통해 논리곱하여 라인 21 리셋신호로 라인 21 신호 발생부(515)에 출력한다.
카운터(511)는 VBI 21 라인과 전후의 한라인씩을 추가로 감지할수 있도록 수직 동기신호와 수평 동기신호를 카운트하여 라인 21 신호 발생부(515)로 출력하고, 라인 21 신호 발생부(515)는 상기 라인 21 리셋신호 및 카운트된 신호에 따라 라인 21의 신호를 카운터(53)로 출력한다.
즉, 열화된 NTSC 신호에서 수직 동기신호 폴링과 라이징 시점이 전후 한 라인씩 밀릴수 있어 라인 21만을 처리할 수 경우 라인 20 또는 22에 나타날지 모를 캡션 데이터를 감지할 수 없으므로 상기 라인 검출부(51)는 정현파 1 사이클 검출 및 스타트 비트 검출에 따라 라인 21 신호를 발생한다.
또한, 7 사이클 영역 판단부(52)는 수직 동기신호와 수평 동기신호를 입력받아 7 사이클 정현파 영역을 판단하여 카운터(53)로 출력하고, 카운터(53)는 라인 21 구간과 7 사이클 정현파 구간에서 카운트를 시작하며 카운트 값은 멀티영역 플래그 발생부(54)의 카운트 리셋신호에 의해 0으로 초기화 된다.
멀티영역 플래그 발생부(54)는 카운터(53)의 카운트값이 1 사이클 이상의 값(n)을 가질 수 있는 클럭 주기동안 3개의 플래그를 차례로 인에이블 시킨다.
상기 n을 수식으로 표현하면
Figure pat00001
이다.
즉, 7 사이클 정현파 클럭 주기동안 3개의 플래그를 발생하도록 카운터(53)의 카운트값에 따라 멀티영역 플래그 발생부(54)는 플래그 1을 출력하고 카운터(53)를 리셋한 다음 카운트된 값에 따라 플래그 2를 출력하고 카운터(53)를 리셋한 다음 다시 카운트된 값에 따라 플래그 3을 출력한다.
그리고, ADC(55)는 아날로그 복합 신호를 디지탈 복합 신호로 변환하여 멀티영역 슬라이스 레벨 산출부(56)로 출력하고, 멀티영역 슬라이스 레벨 산출부(56)는 상기 멀티영역 플래그 발생부(54)에서 발생된 플래그와 디지탈 복합 신호를 입력받아 도 7과 같이 플래그 각각의 임시 슬라이스 레벨과 차이값을 출력한다.
즉, 도 7의 오아 게이트(561)는 상기 플래그 1∼3를 논리합하여 플래그 구간 각각에서 최소값 출력부(563)와 최대값 출력부(564)를 인에이블 시킨다.
상기 최소값 출력부(563)와 최대값 출력부(564)는 디지탈 복합신호의 최소 및 최대 값을 산출하고, 이 최소값과 최대값은 차이값 연산부(566)와 평균값 연산부(565)로 입력되어 이들 데이터의 차이값과 임시 슬라이스 레벨을 구한다.
원숏 발생부(562)는 플래그 1∼3를 입력받아 각 플래그의 폴링 에지에서 원숏 클럭 및 아웃 플래그를 발생하고, 이 원숏 클럭에 따라 상기 차이값 연산부(566)와 평균값 연산부(565)의 연산 결과를 출력한다.
또한, 차이값 오프셋 계산부(57)와 최소/최대 차이값 제한부(58)의 동작은 도 8과 같이 가산기(581)와 감산기(582)를 이용해 전필드의 기준 슬라이스 레벨과 임의의 오프셋의 가산과 감산으로 허용가능한 유효값을 구하여 비교기(583)로 출력한다.
비교기(583)는 최소/최대 유효값과 상기 멀티영역 슬라이스 레벨 산출부(56)에서 출력된 차이값을 비교하여 이 차이값이 최소/최대 유효값 이내에 있으면 차이값의 유효 신호를 슬라이스 레벨 결정부(59)로 출력한다.
상기 슬라이스 레벨 결정부(59)는 멀티영역 슬라이스 레벨 산출부(56)에서 출력된 임시 슬라이스 레벨들이 입력되어 3영역 플래그 각각의 폴링 에지에 평균되어 지고 이 결과는 이 결과는 최소/최대 차이값 제한부(58)에서 출력된 차이값 유효여부 신호에 따라 기준 슬라이스 레벨로 출력한다.
이 슬라이스 레벨 결정부(59)의 상세 동작을 보면 도 9와 같이 최소/최대 차이값 제한부(58)에서 출력된 차이값 유효여부 신호에 의해 인에이블 되며 멀티영역 슬라이스 레벨 산출부(56)에서 출력되는 첫 번째 플래그의 임시 슬라이스 레벨(T1)은 저장하고 있다가 다음 두 번째 플래그의 임시 슬라이스 레벨(T2)이 입력되면 저장되어 있던 첫 번째 플래그의 임시 슬라이스 레벨(T1)과 두 번째 임시 슬라이스 레벨(T2)의 평균(T1-2)을 구하고 다시 저장해 놓는다.
그 후 세 번째 플래그의 임시 슬라이스 레벨(T3)이 입력되면 저장되어 있던 첫 번째 플래그의 임시 슬라이스 레벨(T1)과 두 번째 임시 슬라이스 레벨(T2)의 평균(T1-2)과 다시 평균을 구하여 상기 원숏 발생부(562)의 아웃 플래그 입력시 임시 기준 슬라이스 레벨 출력부(592)로 출력한다.
임시 기준 슬라이스 레벨 출력부(592)는 최소/최대 차이값 제한부(58)에서 출력된 차이값 유효여부 신호에 의해 인에이블 되며 임시 슬라이스 레벨 연산부(591)에서 출력된 결과를 저장하고 있다가 상기 원숏 발생부(562)의 아웃 플래그 입력시 먹스(594)로 출력한다.
먹스(594)는 임시 기준 슬라이스 레벨 출력부(592)에서 출력된 임시 기준 슬라이스 레벨과 버퍼(593)에 저장된 이전 필드의 기준 슬라이스 레벨이 입력되어 최소/최대 차이값 제한부(58)에서 출력된 차이값 유효여부 신호에 따라 선택하여 기준 슬라이스 레벨로 출력한다.
즉, 임시 슬라이스 레벨 연산부(591)의 연산은 오직 차이값 유효여부 신호가 이 인에이블된 경우에만 이루어지므로 글리치나 신호 제거 등의 에러 성분을 포함하지 않는 정상적인 정현파 구간에서의 기준 전압값을 계산할 수 있다.
그리고, 먹스(594)를 이용하여 최소/최대 차이값 제한부(58)에서 출력된 차이값 유효여부 신호가 디저블한 경우는 최근에 유효한 기준 슬라이스 레벨값으로 대치할 수 있게 하여 7사이클 정현파의 모든 사이클이 열화된 경우라도 가장 신뢰성 있는 기준 전압값으로 데이터 슬라이싱을 한다.
본 발명에 따른 데이터 슬라이서의 슬라이스 레벨 결정장치는 도 10(a)와 같은 정상적인 정현파 유입시에는 영역 1, 2, 3 모두에서 유효한 레벨 평균값을 이들의 평균값을 슬라이스 레벨로 삼아 신뢰성 있는 기준 슬라이스 레벨을 산출할 수있다.
그리고, 도 10(b)와 같이 영역 2는 로우 편향적으로 영역 3은 하이 편향적인 신호 성격을 보일 경우에도 유효레벨내에 존재하는 영역 1의 값을 이용하여 신뢰성있는 슬라이스 레벨을 산출할 수 있다.
또한, 도 10(c)와 같이 고스트에 의해 7 사이클 정현파의 일부구간이 열화된 경우에도 최대 최소값의 차이가 유효 영역내에 존재하는 구간의 값을 이용하여 기준 슬라이스 레벨을 산출할 수 있다.
또한, 최악의 경우에도 정현파 전구간에서 왜곡이 일어난 경우에도 버퍼에 저장된 최초의 레벨값으로 슬라이싱 할 수 있으므로 최대한의 신뢰성을 보장 할 수 있는 효과가 있다.
도 1은 일반적인 NTSC VBI 라인 21의 타이밍에 대한 도면
도 2는 종래기술에 따른 일실시예로 데이터 슬라이서의 구성을 설명하기 위한 블록도
도 3은 종래기술에 따른 다른 실시예로 데이터 슬라이서의 구성을 설명하기 위한 블록도
도 4는 종래기술에 따른 정상적인 7 사이클 정현파와 글리치를 동반한 7 사이클 정현파 및 고스트에 의한 신호 제거에 의한 7 사이클 정현파를 보여주는 도면
도 5는 본 발명에 따른 데이터 슬라이서의 슬라이스 레벨 결정장치의 구성을 설명하기 위한 블록도
도 6은 도 5의 라인 검출부의 상세 구성을 설명하기 위한 블록도
도 7은 도 5의 멀티영역 슬라이스 레벨 산출부의 상세 구성을 설명하기 위한 블록도
도 8은 도 5의 최소/최대 차이 제한부 및 차이 오프셋 계산부의 상세 구성을 설명하기 위한 블록도
도 9는 도 5의 슬라이스 레벨 결정부의 상세 구성을 설명하기 위한 블록도
도 10은 본 발명에 따른 VBI 라인 21의 7사이클 정현파의 경우에 따른 효과를 설명하기 위한 도면
도면의 주요부분에 대한 부호의 설명
51 : 라인 검출부 52 : 7사이클 영역 판단부
53 : 카운터 54 : 멀티영역 플래그 발생부
55 : ADC 56 : 멀티영역 슬라이스 레벨 산출부
57 : 차이값 오프셋 계산부 58 : 최소/최대 차이값 제한부
59 : 슬라이스 레벨 결정부

Claims (7)

  1. 수직 귀선 구간 21 라인의 7 사이클 정현파 영역에 다수개의 플래그를 차례로 발생시키는 플래그 발생부와,
    아날로그 복합 신호를 입력받아 디지털 신호로 변환 출력하는 ADC;
    상기 플래그 발생부에서 발생된 플래그 구간 각각에서 상기 ADC에서 출력된 디지탈 복합신호의 최소/최대 값을 산출하여 이들 데이터의 차이값과 임시 슬라이스 레벨을 출력하는 멀티영역 슬라이스 레벨 산출부와,
    전 필드의 기준 슬라이스 레벨과 오프셋으로 허용 가능한 차이값 레벨을 계산하는 차이값 오프셋 계산부와,
    상기 차이값 오프셋 계산부에서 계산된 값과 상기 멀티영역 슬라이스 레벨 산출부에서 출력된 차이값을 비교하여 비교결과에 따라 차이값 유효 여부 신호를 출력하는 최소/최대 차이값 제한부와,
    상기 멀티영역 슬라이스 레벨 산출부에서 출력된 다수개의 플래그 각각의 임시 슬라이스 레벨을 이용하여 임시 기준 슬라이스 레벨을 연산한 후 상기 유효여부 신호 출력부에서 출력된 유효여부 신호에 따라 기준 슬라이스 레벨로 출력하는 슬라이스 레벨 결정부로 구성됨을 특징으로 하는 데이터 슬라이서의 슬라이스 레벨 결정장치.
  2. 제 1 항에 있어서, 상기 플래그 발생부는
    수직 동기신호와 수평 동기신호 및 스타트 비트 감지신호를 입력받아 21 라인을 검출하는 라인 검출부와,
    수직 동기신호와 수평 동기신호에 따라 7 사이클 정현파 영역을 판단하여 출력하는 7 사이클 영역 판단부와,
    상기 라인 검출부에서 출력된 21 라인신호와 상기 7 사이클 영역 판단부에서 출력된 7 사이클 정현파 영역에서 카운트를 시작하여 다수개의 플래그를 차례로 발생시키기 위한 인에이블 신호를 출력하는 카운터와,
    상기 카운터에서 인에이블 신호가 입력되면 다수개의 플래그를 차례로 발생하는 멀티영역 플래그 발생부로 구성됨을 특징으로 하는 데이터 슬라이서의 슬라이스 레벨 결정장치.
  3. 제 2 항에 있어서, 상기 라인 검출부는
    수평 동기신호와 수직 동기신호를 카운트하여 출력하는 카운터와,
    정현파 1사이클을 검출하는 정현파 1사이클 검출부와,
    스타트 비트를 검출하는 스타트 비트 검출부와,
    상기 정현파 1사이클 검출부와 스타트 비트 검출부에서 출력된 값을 논리 곱하여 라인 21 리셋신호를 출력하는 앤드 게이트와,
    상기 카운터에서 카운트된 결과와 라인 21 리셋신호를 입력받아 라인 21 신호를 발생하는 라인 21 신호 발생부로 구성됨을 특징으로 하는 데이터 슬라이서의 슬라이스 레벨 결정장치.
  4. 제 2 항에 있어서, 상기 라인 검출부의 카운터는
    수직 귀선 구간 21 라인과 전후의 한 라인씩을 추가로 감지하도록 구성됨을 특징으로 하는 데이터 슬라이서의 슬라이스 레벨 결정장치.
  5. 제 1 항에 있어서, 상기 멀티영역 슬라이스 레벨 산출부는
    상기 플래그 발생부에서 출력된 다수개의 플래그 신호를 논리합하는 오아 게이트와,
    플래그 발생부에서 출력된 각 다수개의 플래그 신호의 각 폴링 에지에서 원숏신호인 아웃 플래그 신호를 발생하는 원숏 발생부와,
    상기 오아 게이트의 출력에 따라 인에이블 되어 디지탈 복합 신호의 최소값을 출력하는 최소값 출력부와,
    상기 오아 게이트의 출력에 따라 인에이블 되어 디지탈 복합 신호의 최대값을 출력하는 최대값 출력부와,
    상기 최소값 출력부의 출력과 최대값 출력부의 출력을 입력받아 평균값을 연산하는 평균값 연산부와,
    상기 최소값 출력부의 출력과 최대값 출력부의 출력을 입력받아 그 차이값을 연산하는 차이값 연산부로 구성됨을 특징으로 하는 데이터 슬라이서의 슬라이스 레벨 결정장치.
  6. 제 1 항에 있어서, 상기 최소/최대 차이값 제한부와 차이값 오프셋 계산부는
    외부 오프셋값과 전필드의 기준 슬라이스 레벨을 가산하여 최소 유효값을 출력하는 가산기와,
    외부 오프셋값과 전필드의 기준 슬라이스 레벨의 차이를 계산하여 최대 유효값을 출력하는 감산기와,
    상기 가산기에서 출력된 최소 유효값과 감산기에서 출력된 최대 유효값 사이에 상기 멀티영역 슬라이스 레벨 산출부에서 출력된 차이값이 있는지를 비교하여 이 차이값의 유효여부 신호를 출력하는 비교기로 구성됨을 특징으로 하는 데이터 슬라이서의 슬라이스 레벨 결정장치.
  7. 제 1 항에 있어서, 상기 슬라이스 레벨 결정부는
    상기 최소/최대 차이값 제한부에서 출력된 유효여부 신호에 따라 인에이블 되어 상기 멀티영역 슬라이스 레벨 산출부에서 출력된 첫 임시 슬라이스 레벨과 두 번째 임시 슬라이스 레벨의 평균값을 구한 후 이 평균값과 세 번째 임시 슬라이스 레벨의 평균값을 구하는 임시 슬라이스 레벨 연산부와,
    상기 최소/최대 차이값 제한부에서 출력된 유효여부 신호에 따라 인에이블 되어 상기 임시 슬라이스 레벨 연산부에서 출력된 임시 슬라이스 레벨을 저장하다가 아웃 플래그 신호 입력시 출력하는 임시 슬라이스 레벨 출력부와,
    이전 필드의 기준 슬라이스 레벨을 저장하고 있는 버퍼와,
    상기 임시 슬라이스 레벨 출력부에서 출력된 임시 슬라이스 레벨과 상기 버퍼에서 출력된 이전 필드의 기준 슬라이스 레벨을 최소/최대 차이값 제한부에서 출력된 유효여부 신호에 따라 선택 출력하는 먹스로 구성됨을 특징으로 하는 데이터 슬라이서의 슬라이스 레벨 결정장치.
KR1019970080723A 1997-12-31 1997-12-31 데이터 슬라이서의 슬라이스 레벨 결정장치 KR100531340B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970080723A KR100531340B1 (ko) 1997-12-31 1997-12-31 데이터 슬라이서의 슬라이스 레벨 결정장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970080723A KR100531340B1 (ko) 1997-12-31 1997-12-31 데이터 슬라이서의 슬라이스 레벨 결정장치

Publications (2)

Publication Number Publication Date
KR19990060496A KR19990060496A (ko) 1999-07-26
KR100531340B1 true KR100531340B1 (ko) 2006-01-27

Family

ID=37178431

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970080723A KR100531340B1 (ko) 1997-12-31 1997-12-31 데이터 슬라이서의 슬라이스 레벨 결정장치

Country Status (1)

Country Link
KR (1) KR100531340B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101727228B1 (ko) 2015-06-11 2017-04-17 (주)알윈 직접 변환 방식을 이용한 아날로그-디지털 변환 장치 및 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100761839B1 (ko) 2006-02-28 2007-09-28 삼성전자주식회사 가변 슬라이스 기준레벨 생성방법 및 슬라이스 기준레벨생성기

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940008251A (ko) * 1992-09-17 1994-04-29 이헌조 캡션 영상장치의 데이타 슬라이서 장치
US5654764A (en) * 1993-07-23 1997-08-05 Samsung Electronics Co., Ltd. Data separating circuit
KR980007656A (ko) * 1996-06-28 1998-03-30 김광호 데이터 추출회로
KR19980020289A (ko) * 1996-09-06 1998-06-25 김광호 시청자 선택형 자막방송의 자막신호포맷
KR19990031435A (ko) * 1997-10-10 1999-05-06 구자홍 데이터 슬라이스 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940008251A (ko) * 1992-09-17 1994-04-29 이헌조 캡션 영상장치의 데이타 슬라이서 장치
US5654764A (en) * 1993-07-23 1997-08-05 Samsung Electronics Co., Ltd. Data separating circuit
KR980007656A (ko) * 1996-06-28 1998-03-30 김광호 데이터 추출회로
KR19980020289A (ko) * 1996-09-06 1998-06-25 김광호 시청자 선택형 자막방송의 자막신호포맷
KR19990031435A (ko) * 1997-10-10 1999-05-06 구자홍 데이터 슬라이스 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101727228B1 (ko) 2015-06-11 2017-04-17 (주)알윈 직접 변환 방식을 이용한 아날로그-디지털 변환 장치 및 방법

Also Published As

Publication number Publication date
KR19990060496A (ko) 1999-07-26

Similar Documents

Publication Publication Date Title
US5844622A (en) Digital video horizontal synchronization pulse detector and processor
US7375765B2 (en) False-positive detection prevention circuit for preventing false-positive detection of signals on which abnormal signals are superimposed
US8471960B2 (en) Method capable of avoiding data error from incorrect sampling points
NZ195229A (en) Video disc encoding:sequence of start,error,and information codes
WO1998023092A1 (en) Field identification system
EP0865696B1 (en) Digital television synchronization
KR100304882B1 (ko) 데이터슬라이서
EP0716539B1 (en) Adaptive synchronizing signal separator
US6175391B1 (en) Digital TV receiver
KR100531340B1 (ko) 데이터 슬라이서의 슬라이스 레벨 결정장치
EP0056649B1 (en) Digital signal receiver
US5619275A (en) TV line and field detection apparatus with good noise immunity
KR100230026B1 (ko) 클럭 기준 펄스의 시퀀스를 검출하기 위한 방법과 장치
KR100226838B1 (ko) 데이터 슬라이스 장치
JPH1013796A (ja) 文字多重データサンプリング回路
US6784943B1 (en) Auxiliary digital data extractor in a television
US6133959A (en) Device and method for detecting sync signal from digital TV signal
US6801246B2 (en) Method and apparatus for detecting change in video source material
KR20000046145A (ko) 디지털 텔레비전의 잔류측파대 모드 검출장치
CN1044424C (zh) 利用微电脑的同步有效性检测方法
JP3603962B2 (ja) ビデオ信号中の情報検出装置
KR0139736B1 (ko) 영상 재생 장치의 동기 보정 회로
KR970003971B1 (ko) 위성 방송 수신 시스템에서 동기검출기의 위상 천이 보정 장치
NZ195230A (en) Video disc player:extraction of information signal
EP0716550B1 (en) Oscillatory signal generator arrangement

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee