KR0139736B1

KR0139736B1 - 영상 재생 장치의 동기 보정 회로

Info

Publication number: KR0139736B1
Application number: KR1019940019286A
Authority: KR
Inventors: 이명문
Original assignee: 구자홍; 엘지전자주식회사
Priority date: 1994-08-04
Filing date: 1994-08-04
Publication date: 1998-07-15
Also published as: KR960008811A

Abstract

본 발명은 영상 재생 장치의 동기 보정 회로에 관한 것으로, 종래에는 버스트를 이용한 동기 검출 방법의 경우 시간축 에러가 버스트 위상의 360°의 정수배가 되는 경우에는 오차를 검출할 수 없으며 아날로그 형태를 이용한 동기 검출 방법의 경우에는 회로의 크기가 커지고 전체적으로 디지탈 처리를 할 수 없으며 또한, 메모리의 쓰기 및 읽기 클럭을 가변하여 시간축 오차를 이용하는 방법의 경우에는 특정한 읽기 주소를 사용할 수 없는 문제점이 있었다. 이러한 점을 개선하기 위하여 본 발명은 시간축 오차 보정을 수행한 디지탈 신호에서 수평 동기 펄스의 유무를 검출함에 의해 그 위치를 판별하여 틀어짐을 판별하면 그 위치를 보정하므로써 문자의 떨림을 방지하도록 창안한 것으로, 본 발명은 버스트의 위상차를 이용함이 없이 시간축 오차 보정 회로와 분리하여 디지탈적으로 동기 검출을 수행하므로 정확한 위치에서 동기를 검출할 수 있어 비디오 디스크 등으로부터 검출한 재생 신호에 문자 신호를 삽입하는 경우 스크래치등의 잡음등으로 인한 동기 오검출로 발생하는 문자의 떨림을 방지할 수 있다.

Description

영상 재생 장치의 동기 보정 회로

제1도는 일반적인 문자 발생기의 구성도.

제2도는 제1도에 있어서, 각 부의 파형도.

제3도는 본 발명의 동기 보정 회로의 블럭도.

제4도는 제3도에 있어서, 수평 동기 검출부의 회로도.

제5도는 제3도에 있어서, 수직 동기 검출부의 회로도.

제6도는 제3도에 있어서, 수평 동기 보정부의 회로도.

제7도는 제3도에 있어서, 수평 동기 누적부의 회로도.

제8도는 제3도에 있어서, 초기화부의 회로도.

제9도는 제6도에 있어서, 각 부의 파형도.

*도면의 주요부분에 대한 부호의 설명

21:비교부 22:수평 동기 검출부

23:수직 동기 검출부 24:수평 동기 보정부

25:수평 동기 누적부 26:초기화부

본 발명은 문자 발생기를 위한 동기 검출 및 보정에 관한 것으로 특히, 비디오 디스크를 재생하는 장치에서 재생 화면에 문자를 표시할 때 동기의 오검출로 발생하는 문자의 떨림을 방지하기 위하여 시간축 오차 보정을 한 디지탈 신호에서 동기를 검출하여 그 위치를 판별함에 따라 동기 오차를 보정하는 영상 재생 장치의 동기 보정 회로에 관한 것이다.

일반적으로 문자 발생기가 화면에 문자를 표시할 위치를 결정하기 위해서는 수직 동기 발생 후 수평 동기를 카운트하여 수직 위치를 결정하고 수평 동기 발생 후 클럭을 카운트하여 수평 위치를 찾아낸다.

그러므로, 문자를 떨림이 없이 화면의 일정한 위치에 나타내기 위해서는 아날로그 형태로 수평 동기의 위치를 검출하는 방법과, 비디오 디스크 등을 재생하는 장치에서 시간축 오차를 보정하기 위하여 필수적으로 사용되는 시간축 오차 보정 과정에서 추출되는 버스트를 이용하는 방법 그리고, 좀더 정확한 동기 검출을 위하여 상기 두가지 방법을 결합한 방법이 있다.

제1도는 일반적인 문자 발생기의 블럭도로서 이에 도시된 바와 같이, 픽업에 의해 검출된 변조 신호를 원래의 비디오 신호로 복조하는 에프엠(FM) 복조부(1)와, 이 에프엠 복조부(1)의 출력을 디지탈 신호로 변환하는 아날로그/디지탈 변환부(2)와, 이 아날로그/디지탈 변환부(2)의 출력을 가변된 클럭에 따라 저장한 후 고정된 클럭에 따라 출력하는 메모리(3)와, 이 메모리(3)의 출력에 디지탈 문자 신호를 삽입하는 디지탈 덧셈부(4)와, 이 디지탈 덧셈부(4)의 출력을 아날로그로 변환하는 디지탈/아날로그 변환부(5)와, 상기 에프엠 복조부(1)의 출력에서 수평 동기 신호를 검출하는 1차 동기 신호 검출부(6)와, 이 1차 동기 신호 검출부(6)의 출력인 수평 동기 신호와 분주된 수평 동기 펄스 사이의 위상차를 구하는 1차 위상 검출부(10)와, 상기아날로그/디지탈 변환부(2)의 출력에서 버스트 신호를 검출하는 버스트 검출부(7)와, 이 버스트 검출부(7)의 출력인 버스로 신호와 분주된 버스트 신호 사이의 위상차를 구하는 2차 위상 검출부(11)와, 상기 1,2차 위상 검출부(10)(11)의 출력을 선택하는 스위치(SW1)와, 이 스위치(SW1)의 출력을 기준으로 동기된 펄스를 발생시키는 전압 제어 발진기(14)와, 이 전압 제어 발진기(14)의 출력을 분주하여 상기 1차 위상 검출부(10)에 분주된 동기 펄스를 출력하고 상기 2차 위상 검출부(11)에 분주된 버스트 신호를 출력하는 1차 분주부(16)와, 기준 클럭을 발생시키는 발진부(12)와, 이 발진부(12)의 출력을 기준으로 리드 주소를 발생시키는 리드 어드레스 발생부(8)와, 이 리드 어드레스 발생부(8)의 출력을 디코딩하여 문자 발생을 위한 수평 동기 신호를 출력하는 디코딩부(9)와, 이 디코딩부(9)의 출력에 따라 상기 디지탈 덧셈부(4)에 디지탈 문자신호를 출력하는 문자 발생부(12)와, 상기 1차 위상 검출부(10)의 출력을 입력받아 위상 천이량을 결정하여 상기 디코딩부(9)에 출력하는 위상 천이량 결정부(15)로 구성된다.

상기와 같이 구성된 제1도의 회로는 아날로그 형태로 수평 동기의 위치를 검출하는 방법과 시간축 오차 보정 과정에서 추출되는 버스트를 이용하는 방법을 결합한 방법이 적용된다.

이와같은 일반적인 문자 발생기의 동작 과정을 제2도를 참조하여 설명하면 다음과 같다.

먼저, 픽업에 의해 비디오 디스크에 기록된 신호가 검출되면 에프엠 복조부(1)는 검출된 변조 신호를 원래의 비디오 신호로 복조하고 이 복조된 신호는 아날로그/디지탈 변환부(2)가 제2도(a)와 같이 샘플링함에 의해 디지탈 신호로 변환된 후 가변된 클럭에 따라 메모리(3)에 저장된다.

이때, 1차 동기 검출부(6)는 에프엠 복조부(1)의 출력을 점검하여 아날로그적으로 수평 동기 신호를 검출한 후 1차 위상 검출부(6)에 출력하게 되고 버스트 검출부(7)는 아날로그/디지탈 변환부(2)의 출력을 점검하여 디지탈적으로 버스트 신호를 검출한 후 2차 위상 검출부(7)에 출력하게 되며 전압 제어 발진기(14)가 발진한 펄스를 입력받은 1차 분주부(16)는 분주를 통해 수평 동기 펄스를 상기 1차 위상 검출부(10)에 출력함과 동시에 버스트 펄스를 상기 2차 위상 검출부(11)에 출력하게 된다.

이에 따라, 1차 위상 검출부(10)는 1차 동기 검출부(10)의 수평 동기 신호와 1차 분주부(16)의 수평 동기 펄스의 위상차를 구하여 스위치(SW1)에 출력하고 2차 위상 검출부(11)는 버스트 검출부(7)의 버스트 신호와 상기 1차 분주부(16)의 버스트 펄스의 위상차를 구하여 상기 스위치(SW1)에 출력하게 된다.

이때, 스위치(SW1)가 1차 위상 검출부(10)의 출력을 선택한 후 2차 위상 검출부(11)의 출력을 선택하여 전압 제어 발진기(14)에 출력하므로 상기 전압 제어 발진기(14)가 수평 동기 신호에 동기된 후 버스트 신호를 기준으로 제2도(d)와 같이 정확한 타이밍을 맞춘 펄스를 출력하면 1차 분주부(16)는 제2도(b)(c)와 같은 수평 동기 펄스와 버스트 펄스를 1차 위상 검출부(10)와 2차 위상 검출부(11)에 각기 출력하게 된다.

따라서, 1차, 2차 위상 검출부(10)(11)에서 검출하는 위상차의 오류가 제거된 후 상기 1차 위상 검출부(10)의 출력은 위상 천이량 결정부(15)를 통해 수평 동기의 천이량(k)으로 결정되어 디코딩부(9)에 출력되어진다.

그리고, 발진부(12)에서 펄스를 발진함에 따라 리드 어드레스 발생부(8)가 리드 어드레스를 메모리(3)에 출력하면 상기 메모리(3)는 저장된 영상 신호를 디지탈 덧셈부(4)에 출력하게 된다.

이때, 디코딩부(9)가 위상 천이량 결정부(15)의 출력(k)에 따라 리드 어드레스 발생부(8)의 출력중 특정 어드레스를 디코딩하여 출력하면 문자 발생부(13)가 디지탈 문자 신호를 디지탈 덧셈부(4)에 출력하게 된다.

이에 따라, 디지탈 덧셈부(4)는 고정된 클럭에 따라 메모리(3)에서 출력되는 영상 신호에 문자 발생부(13)에서 출력되는 디지탈 문자를 삽입하여 출력하고 상기 디지탈 덧셈부(4)의 출력을 입력받은 디지탈/아날로그 변환부(5)가 아날로그 신호를 출력함에 의해 화면에 표시되는 문자의 떨림을 방지하게 된다.

즉, 리드 어드레스 발생부(8)에서 출력된 주소(j)가 정상적인 경우 디코딩부(9)는 위상 천이량 결정부(15)의 출력(k)에 따라 문자 발생부(13)에 주소(j-k)를 수평 동기 신호로 공급하게 되며 이에 따라, 메모리(3)에서 읽혀진 동기 신호의 위치가 리드 주소의 위치에서 이동하더라도 상기 문자 발생부(13)의 동기 신호는 영상 신호의 동기 신호와 같은 위치에 있게 된다.

그러나, 종래 버스트를 이용한 동기 검출 방법은 시간축 에러가 버스트 위상의 360°의 정수배가 되는 경우에는 오차를 검출할 수 없으며 아날로그 형태를 이용한 동기 검출 방법은 회로의 크기가 커지고 전체적으로 디지탈 처리를 할수 없다는 단점이 있다.

또한, 종래에는 메모리의 쓰기 클럭뿐만아니라 읽기 클럭까지도 가변시켜 시간축 오차방법을 이용하는 경우 특정한 읽기 주소를 사용할 수 없는 문제점이 있었다.

본 발명은 상기와 같은 문제점을 개선하기 위하여 시간축 오차 보정을 수행한 디지탈 신호에서 검출한 동기 신호에서 수평 동기를 검출하여 그 위치를 판별함에 따라 위치를 보정하고 상기 수평 동기에서 수직 동기를 검출하므로써 시간축 오차 보정과 분리하여 동기 검출을 수행하는 영상 재생 장치의 동기 보정 회로를 창안한 것이다.

본 발명은 상기와 같은 목적을 달성하기 위하여 시간축 오차를 보정한 디지탈 신호를 동기 신호로 변환하는 비교 수단과, 이 비교 수단의 출력에서 수평 동기를 검출하는 수평 동기 검출 수단과, 이 수평 동기 검출 수단의 출력을 기준으로 상기 비교 수단의 출력에서 수직 동기를 검출하는 수직 동기 검출 수단과, 상기 수평 동기 검출 수단에서 검출된 수평 동기의 위치가 기준 위치와 틀릴 경우 이를 보정하는 수평 동기 보정 수단과, 초기의 수평 동기 신호를 기준으로 상기 수평 동기 보정 수단의 출력을 점검하여 수평 동기 신호의 위치가 정확한지 판별함에 의해 계수값을 증감시키는 수평 동기 누적 수단과, 상기 수평 동기 검출 수단의 출력에 틀어짐이 발생할 때 또는 상기 수평 동기 누적 수단에서 리드 인에이블신호가 인에이블될때 상기 수평 동기 보정 수단과 수평 동기 누적 수단을 초기화시키는 초기화 수단으로 구성한 것을 특징으로 한다.

이하, 본 발명을 첨부한 도면에 의거 상세히 설명하면 다음과 같다.

제3도는 본 발명의 실시예를 보인 블럭도로서 이에 도시한 바와 같이, 시간축 오차를 보정한 디지탈 신호를 동기 신호()로 변환하는 비교부(21)와, 이 비교부(21)의 출력()에서 수평 동기를 검출하는 수평 동기 검출부(22)와, 이 수평 동기 검출부(22)의 출력을 기준으로 상기 비교부(21)의 출력에서 수직 동기를 검출하는 수직 동기 검출부(23)와, 상기 수평 동기 검출부(23)에서 검출된 수평 동기의 위치가 기준 위치와 틀릴 경우 이를 보정하여 수평동기신호()를 출력하는 수평 동기 보정부(24)와, 초기의 수평 동기신호를 기준으로 상기 수평 동기 보정부(24)의 출력을 비교하여 수평 동기 신호의 위치가 정확한지 판별함에 따라 계수값을 증감시켜 리드 인에이블신호()를 출력하는 수평동기누적부(25)와, 상기 수직 동기검출부(23), 수평 동기 검출부(22) 및 수평 동기 누적부(25)의 출력을 연산하여 상기 수직 동기 검출부(23)의 출력이 입력될 때마다 상기 수평 동기 보정부(24)와 수평 동기 누적부(25)를 초기화시키는 초기화부(26)로 구성한다.

상기 수평 동기 검출부(22)는 제4도에 도시한 바와 같이, 비교부(21)의 동기신호()를 샘플링하는 디플립플롭(DFF1)과, 이 디플립플롭(DFF1)의 반전출력()을 샘플링하는 디플립플롭(DFF2)와, 상기 디플립플롭(DFF1)(DFF2)의 비반전 출력(Q)을 논리합하는 오아게이트(OR1)와, 이 오아게이트(OR1)의 출력을 샘플링하여 수평 동기 펄스()를 출력하는 디플립플롭(DFF3)와, 상기 오아게이트(OR1)의 출력에 2를 로드하여 카운트하는 카운터(221)와, 이 카운터(221)의 출력이 895보다크면 저전위인 윈도우 신호를 출력하는 비교기(222)와, 이 비교기(222)의 출력을 샘플링하여 상기 디플립플롭(DFF1)을 리세트시키는 디플립플롭(DFF4)으로 구성한다.

상기수직 동기 검출부(23)는 제5도에 도시한 바와 같이, 비교부(21)의 동기 신호()에 인에이블된 후 수평 동기검출부(22)의 수평 동기 펄스()를 로드 신호로 하여 0부터 카운트하는 카운터(231)와, 상기수평 동기 펄스()를 반전시키는 반전기(IN1)와, 이 반전기(IN1)의 출력에 인에이블되어 상기 카운터(231)의 출력을 저장하는 레지스터(232)와, 이 레지스터(232)의 반전 출력이 기준값(590)보다 큰지 비교하는 비교기(233)와, 이 비교기(233)의 출력을 샘플링하는 디플립플롭(DFF5)과, 이 디플립플롭(DFF5)의 비반전 출력(Q)을 샘플링하는 디플립플롭(DFF6)과, 상기 디플립플롭(DFF5)(DFF6)의 비반전 출력(Q)을 논리합하는 오아게이트(OR2)와, 이 오아게이트(OR2)의 출력을 샘플링하여 수직 동기 펄스()를 출력하는 디플립플롭(DFF7)으로 구성한다.

상기 수평 동기 보정부(24)는 제6도에 도시한 바와 같이, 수평 동기 펄스에 908을 다운 카운팅하여 수평 동기 펄스()를 출력하는 카운터(242)와, 이 카운터(242)의 출력()과 수평 동기 검출부(22)의 수평 동기 펄스()를 오아링하는 오아게이트(OR3)와, 이오아게이트(OR3)의 출력()을 샘플링하여 반전기(IN2)를 통해 로크(LOCK)신호를 출력하는 디플립플롭(DFF9)과, 이 디플립플롭(DFF9)의 출력을 반전시킨 반전기(IN3)의 출력과 초기화부(26)의 출력()을 논리곱하여 선택신호로 출력하는 앤드게이트(AN1)와, 이 앤드게이트(AN1)의 출력에 의해 초기에 상기 수평 동기 검출부(22)의 수평 동기 펄스()를 선택하고 이 후 상기 카운터(242)의 출력()을 선택하여 상기 카운터(242)의 로드 단자에 출력하는 멀티플렉서(241)와, 이 멀티플렉서(241)의 출력을 래치하여 수평 동기 펄스()로 출력하는 디플립플롭(DFF8)로 구성한다.

상기 수평 동기 누적부(25)는 제7도에 도시한 바와 같이, 수평 동기 보정부(24)의 출력()()을 각기 반전시키는 반전기(IN4)(IN5)와, 이 반전기(IN5)의 출력과 상기 일치 판별 신호()를 논리곱하는 앤드게이트(AN2)와, 상기 반전기(IN4)의 출력과 상기 앤드게이트(AN2)의 출력을 입력으로 하여 출력 레벨을 변환시키는 J-K 플립플롭(JK1)과, 이 J-K 플립플롭(JK1)의 출력을 계수하는 카운터(251)와, 이 카운터(251)의 출력과 기준값 15이 일치하는지 비교하는 비교기(252)와, 상기 카운터(252)의 출력과 기준값 0이 일치하는지 비교하는 비교기(253)와, 이 비교기(253)의 출력을 래치하여 리드인에이블신호()를 출력하는 디플립플롭(DFF11)과, 상기 인버터(IN3)과 앤드게이트(AN2)의 출력을 노아링하는 노아게이트(NOR1)와, 상기 수평 동기 보정부(24)의 출력(LOCK)에 인에이블되어 상기 노아게이트(NOR1)의 출력을 래치시키는 디플립플롭(DFF10)과, 이 디플립플롭(DFF10)과 상기 비교기(252)의 출력을 논리합하여 상기 카운터(251)에 인에이블 신호로 출력하는 오아게이트(OR4)로 구성한다.

상기 초기화부(26)는 제8도에 도시한 바와 같이, 수평 동기 펄스()와 타이밍 신호()를 오아링하는 오아게이트(OR5)와, 이 오아게이트(OR5)의 출력에 인에이블되어 소정값을 카운트하는 카운터(261)와, 이카운터(261)의 출력과 기준값(6)을 비교하는 비교기(262)와, 상기 카운터(261)의 출력과 기준값(15)을 비교하는 비교기(263)와, 상기 비교기(262)(263)의 출력을 입력으로 하여 출력레벨을 변환하는 J-K 플립플롭(JK3)과, 이 J-K 플립플롭(JK3)의 출력에 의해 하강 에지 펄스를 출력하는 펄스 발생기(264)와, 이 펄스 발생기(264)의 출력과 수평 동기 누적부(25)의 출력()을 논리곱하여 초기화 신호()를 출력하는 앤드게이트(AN3)와, 상기 비교기(263)의 출력을 반전시켜 상기 카운터(261)의 로드 단자에 인가하는 반전기(IN6)와, 수직 동기 검출부(23)의 수직 동기 펄스()와 상기 비교기(263)의 출력을 입력으로 하여 타이밍 신호()를 출력하는 J-K 플립플롭(JK2)으로 구성한다.

이와같이 구성한 본 발명의 동작 및 작용 효과를 상세히 설명하면 다음과 같다.

먼저, 아날로그 영상 신호를 디지탈 변환한 후 TBC 회로를 통해 시간축 오차 보정을 수행하면 비교부(21)는 시간축 오차 보정이 수행된 8비트의 디지탈 영상 신호(Vin)에서 동기 신호()를 검출하여 수평 동기 검출부(22) 및 수직 동기 검출부(23)에 출력하게 된다.

이때, 수평 동기 검출부(22)는 비교부(21)에서 검출된 동기 신호()를 점검하여 수평 동기 펄스()를 검출하는데, 제4도에 도시한 바와 같이, 디플립플롭(DFF1)이 상기 동기 신호()를 래치할 때 디플립플롭(DFF2)이 상기 디플립플롭(DFF1)의 반전 출력()을 샘플링하고 이 디플립플롭(DFF2)의 반전 출력()과 상기 디플립플롭(DFF1)의 비반전 출력(Q)을 오아게이트(OR)1가 논리합하여 수평 동기 펄스()를 검출하면 디플립플롭(DFF3)을 통해 상기 수평 동기 펄스()가 출력되어진다.

그리고, 오아게이트(OR1)가 수평 동기 펄스()를 검출할 때 카운터(221)는 상기 수평 동기 펄스()에 기준값(2)을 로드하여 카운트하고 비교기(4)는 상기 카운터(221)의 출력(Q)을 기준값(895)과 비교하여 계수값(Q)이 기준값(895)보다 크면 고전위를 출력하며 이 고전위는 디플립플롭(DFF4)을 통해 홀딩되어 그 반전 출력()이 디플립플롭(DFF1)을 프리셋시키게 된다.

이에 따라, 이전에 검출된 수평 동기 펄스()를 기준으로 895클럭 뒤에 윈도우가 열리므로 디플립플롭(DFF1)에 동기 신호()가 입력되면 디플립플롭(DFF2)과 오아게이트(OR1)를 통해 '1'클럭동안 저전위가 되는 수평 동기펄스()가 다시 검출되어진다.

여기서, 카운터(221)의 계수 동작과 비교기(222)의 비교 동작은 신호 잡음에 의해 수평 동기 신호의 오검출을 방지하기 위한 것이다.

따라서, 수평 동기 검출부(22)에서 수평 동기 펄스()를 출력할 때 수평 동기 보정부(24)는 수평 동기의 위치를 검출하여 디스크의 스크래치등에 의한 수평 동기의 위치 틀어짐을 보정하는데, 제6도에 도시한 바와 같이 초기상태에 멀티플렉서(241)가 상기 수평 동기 펄스()를 선택하면 디플립플롭(DFF8)는 상기 수평 동기 펄스()를 홀딩하여 최종적으로 수평 동기 펄스()로 출력하고 동시에 카운터(242)는 상기 멀티플렉서(241)의 출력에 소정값(908)을 로드하여 계수하게 된다.

이때, 카운터(242)가 소정값(908)을 계수하여 제9도(c)와 같은 기준 수평 동기 펄스()를 출력하는 시점에서 수평 동기 펄스()가 입력되면 오아게이트(OR3)는 상기 동기 펄스()()를 논리합하여 제9도(e)와 같은 저전위인 일치 판별 신호()를 출력하고 그 저전위인 일치 판별 신호()가 디플립플롭(DFF9)에 의해 홀딩될 때 그 디플립플롭(DFF9)는 디스에이블된다.

이에 따라, 저전위인 디플립플롭(DFF9)의 저전위 출력은 반전기(IN1)를 통해 제9도(b)와 같이 고전위 신호(LOCK)로 출력하고 동시에 반전기(IN2)를 통해 고전위가 되므로 일측 입력 단자에 고전위인 타이밍 신호()가 인가된 앤드게이트(AN1)가 고전위인 선택 신호를 출력함에 의해 멀티플렉서(241)는 입력 단자(A)를 선택하게 절환된다.

따라서, 다음 수평 동기 펄스()가 입력되는 시점부터는 멀티플렉서(241)가 카운터(242)의 출력()을 선택함에 의해 디플립플롭(DFF8)에서 제9도(d)와 같은 수평 동기 펄스()를 계속 출력하게 되며, 상기 수평 동기 펄스()가 출력될 때마다 카운터(242)가 반복적으로 계수 동작을 수행하고 오아게이트(OR3)가 수평 동기의 입력 시점이 일치되는지 계속 판별하게 된다.

그리고, 수평 동기 보정부(24)가 최종적인 수평 동기 펄스()를 반복적으로 출력하고 있을 때 그 수평 동기 보정부(24)의 출력()()(LOCK)을 입력받은 수평 동기 누적부(25)는 반전기(IN4)(IN5)가 상기 에러 판별 신호()와 기준 수평 동기 펄스()를 각기 반전시키면 앤드게이트(AN2)가 상기 에러 판별 신호()와 반전기(IN5)의 출력을 논리곱하고 노아게이트(NO1)가 상기 반전기(IN4)와 앤드게이트(AN2)의 출력을 노아링하게 된다.

이때, 반전기(IN3)와 앤드게이트(AN2)의 출력을 입력단자(J)(K)에 각기 입력받은 J-K 플립플롭(JK1)의 출력에 의해 카운터(51)는 계수의 증감 동작을 결정하게 되고 수평 동기 보정부(24)의 고전위 출력(LOCK)에 인에이블된 디플립플롭(DFF10)이 노아게이트(NOR1)의 저전위 출력을 홀딩함에 의해 인에이블 단자()에 인가받은 상기 카운터(251)는 상기 J-K 플립플롭(JK1)에 의해 결정된 계수 동작을 수행하게 된다.

즉, 카운터(251)는 수평 동기 보정부(24)의 출력()()가 일치할 때 계수 증가 동작을 수행하고 일치하지 않을 때 계수 감산 동작을 수행하게 된다.

이에 따라, 910클럭마다 수평 동기 펄스()들이 들어올 때 카운터(251)는 출력값을 1씩 증가하게 되고 비교기(252)가 상기 카운터(251)의 출력과 기준값(15)을 비교하여 일치하면 고전위를 출력하므로 그 비교기(252)의 고전위 출력을 오아게이트(OR4)를 통해 입력받은 상기 카운터(251)가 디스에이블 상태를 유지하게 된다.

따라서, 초기에 기준으로 설정한 수평 동기 펄스()는 정상으로 판별되어 다음 화면까지 고정되어진다.

즉, 수평 동기 보정부(24)는 LOCK이 걸리기 전인 초기 상태에는 수평 동기 펄스()가 최종적인 수평 동기 신호()로 출력되고 그 수평 동기 펄스()를 시작으로 다음 수평 동기 펄스()가 910클럭 후에 오는지 점검한다.

만약, 다음 수평 동기 펄스()가 정확히 910클럭 뒤에 온다면 이 두 수평 동기 펄스()는 올바른 위치에서 검출되어 있는 것이라고 가정하고 록(LOCK)이 걸리게 된다.

이에 따라, 록(LIOCK)이 걸린 상태에서는 올바르게 검출되었다고 가정된 수평 동기 펄스()를 기준으로 910클럭마다 발생하는 펄스가 문자발생기에 공급되는 동기 신호()가 된다.

또한, 수평 동기 보정부(24)의 출력()을 점검하는 수평 동기 누적부(25)는 비교기(253)가 기준값(0)과 카운터(251)의 출력을 비교하는데, 만약, 중간에 수평 동기 펄스()들이 910클럭마다 들어오지 않을 때 상기 카운터(251)는 계수 감산을 수행하게 되고 이에 계수값이 0이 되면 상기 비교기(253)는 고전위를 출력하게 된다.

즉, 수평 동기 보정부(24)는 카운터(242)의 기준 수평 동기 펄스()와 수평 동기 검출부(22)에서 입력되는 수평 동기 펄스()를 오아게이트(OR3)에서 논리합하여 수평 동기의 위치를 판별하고 있을 때 제9도(a)와 같이 수평 동기 펄스()가 틀어지면 오아게이트(OR3)가 상기 동기 펄스()()를 논리합함에 따라 제9도(e)와 같이 고전위인 일치 판별 신호()가 출력하게 된다.

이때, 저전위인 기준 수평 동기 펄스()를 반전시킨 반전기(IN5)의 고전위 출력과 고전위인 일치 판별 신호()가 입력된 앤드게이트(AN2)가 고전위를 출력하므로 J-K 플립플롭(JK1)이 저전위 신호를 출력하고 상기 일치 판별 신호()를 반전시킨 반전기(IN4)의 출력과 상기 앤드게이트(AN2)의 출력이 입력된 노아게이트(NOR1)가 저전위 신호를 출력하게 된다.

이에 따라, 카운터(251)가 감산 동작을 수행하게 되고 이 카운터(251)의 출력이 기준값(0)과 일치하여 비교기(253)가 고전위 신호를 출력하면 디플립플롭(DFF11)이 상기 비교기(253)의 고전위 출력을 홀딩하여 저전위인 리드 인에이블 신호()를 초기화부(26)에 출력하게 된다.

따라서, 초기화부(26)는 저전위인 리드인에이블 신호()가 일측 입력단자에 인가된 앤드게이트(AN3)가 저전위인 초기화 신호()를 출력하게 된다.

이때, 저전위인 초기화 신호()에 의해 수평 동기 보정부(24)의 디플립플롭(DFF9)이 프리셋되므로 그 디플립플롭(DFF9)의 고전위 출력이 반전기(IN2)를 통해 반전되어 제9도(b)와 같이 저전위인 신호(LOCK)가 출력하게 되고 상기 디플립플롭(DFF9)의 고전위 출력이 반전기(IN3)를 통해 반전되어 저전위가 되므로 앤드게이트(AN1)가 저전위인 선택 신호를 출력하여 멀티플렉서(241)는 단자(B)를 선택하게 된다.

따라서, 멀티플렉서(241)가 수평 동기 검출부(22)의 수평 동기 펄스()를 선택함에 의해 디플립플롭(DFF8)을 통해 최종적인 수평 동기 펄스()가 출력하게 되고 카운터(242)가 상기 멀티플렉서(241)의 출력을 기준으로 계수 동작을 수행하여 기준 수평 동기 펄스()를 출력하므로써 기준이 되는 수평 동기의 위치를 보정하여 기준이 되는 수평 동기 펄스()를 다시 출력하게 된다.

또한, 수직 동기 검출부(23)는 비교부(21)의 동기 신호()에 인에이블된 카운터(231)가 수평 동기 검출부(22)의 수평 동기 펄스()에 0값을 로드하여 계수를 시작하고 상기 수평 동기 펄스()가 반전기(IN1)를 통해 고전위가 될 때 레지스터(232)는 상기 카운터(231)의 출력을 저장하며 비교기(233)는 상기 레지스터(232)의 출력을 기준값(590)과 비교하게 된다.

이때, 수평 동기 펄스()가 입력됨에 따라 카운터(231)와 비교기(233)의 동작이 반복적으로 수행되어진다.

이에 따라, 레지스터(232)의 출력이 기준값(590)보다 크게 되어 비교기(233)에서 저전위인 신호가 출력할 때 이 저전위 신호를 디플립플롭(DFF5)이 홀딩하고 디플립플롭(DFF6)이 상기 디플립플롭(DFF5)의 출력(Q)을 홀딩하며 오아게이트(OR2)가 상기 디플립플롭(DFF5)(DFF6)의 각각의 출력(Q)()을 논리합하여 수직 동기 펄스를 검출하게 되므로 디플립플롭(DFF7)이 수직 동기 펄스()를 출력하게 된다.

즉, 수직 동기 검출부(23)는 수평 동기 펄스()와 다음의 수평 동기 펄스()사이에서 동기 신호()의 저전위가 590클럭보다 길면 수직 동기 펄스()를 출력하게 된다.

한편, 초기화부(26)는 수평 동기 검출부(22)의 출력()과 수직 동기 검출부(23)의 출력() 및 수평 동기 누적부(25)의 출력()을 입력받아 연산함에 의해 수평 동기 보정부(24) 및 수평 동기 누적부(25)를 초기화하므로써 트랙 재생시 잡음에 의해 수평 동기의 위치가 틀어짐을 보정하게 되는데, 제8도에 도시한 바와 같이, 상기 수평 동기 검출부(22)의 출력()을 오아게이트(OR5)를 통해 입력받아 인에이블된 카운터(261)가 계수 동작을 수행하여 소정값(6)이 되면 비교기(262)가 고전위를 출력하여 J-K 플립플롭(JK3)이 고전위를 출력하고 이후 상기 카운터(261)의 출력이 소정값(15)이 되면 비교기(263)가 고전위를 출력하여 상기 J-K 플립플롭(JK3)이 저전위를 출력하게 된다.

이때, J-K 플립플롭(JK3)의 하강 에지에서 펄스 발생기(264)는 저전위인 펄스를 출력하므로 앤드게이트(AN3)가 저전위인 초기화 신호()를 출력하게 되며 비교기(263)의 고전위 출력에 J-K 플립플롭(JK2)이 고전위 신호()를 출력하므로 카운터(261)의 동작이 디스에이블된다.

이에 따라, 초기화부(26)의 출력()에 수평 동기 보정부(24) 및 수평 동기 누적부(25)가 초기화되어 화면 단위로 디스크의 트랙을 재생할 때 트랙 점프등에 의하여 틀어지는 수평 동기의 기준을 다시 설정하게 된다.

즉, 수평 동기 보정부(24)가 초기화부(26)의 출력에 의해 초기화된 후 수평 동기의 기준을 다시 설정하는 경우 NTSC 신호라면 버스트 주파수의 4배 클럭으로 샘플링하면 두 수평 동기 간격의 포인트 수는 910 포인트가 되는 성질을 이용하여 기준이 되는 수평 동기 신호를 다시 설정한다.

상기에서 상세히 설명한 바와 같이 본 발명은 동기 검출을 아날로그가 아닌 디지탈 처리를 가능함과 동시에 버스트의 위상차를 이용함이 없이 시간축 오차 보정 회로와 분리 동작시키므로써 메모리의 읽기 클럭이 가변될 수 있는 시간축 오차 보정 회로의 구조와 관계없이 사용할 수 있다.

따라서, 본 발명은 비디오 디스크 등으로부터 검출한 재생 신호에 문자 신호를 삽입하는 경우 스크래치등의 잡음등으로 인한 동기 오검출로 발생하는 문자의 떨림을 방지할 수 있는 효과가 있다.

Claims

시간축 오차를 보정한 디지탈 신호에서 동기 신호()를 검출하는 비교수단과, 상기에서 검출된 동기신호()를 계수하여 일정 기간마다 발생하는 수평동기신호()를 검출하는 수평동기 검출수단과, 상기에서 검출된 동기신호()를 인에이블신호로 하여 상기 수평동기신호()를 계수하여 일정 기간마다 발생하는 수직동기신호()를 검출하는 수직동기 검출수단과, 상기에서 검출된 수평동기의 위치가 기준위치와 틀릴 경우 이를 보정한 수평동기신호()를 출력하는 수평 동기 보정수단과, 상기 수평 동기 보정수단의 출력()에 의해 계수를 증감시키는 수평동기 누적수단과, 상기 수평동기 검출수단, 수직동기 검출수단 및 수평동기 누적수단의 출력에 의해 초기화신호()를 발생하여 상기 수평동기 보정수단 및 수평동기 누적수단의 계수치를 초기화시키는 초기화 수단으로 구성한 것을 특징으로 하는 영상 재생 장치의 동기 보정 회로.
제1항에 있어서, 수평 동기 검출 수단은 비교 수단의 동기 신호()를 샘플링하는 디플립플롭(DFF1)과, 이 디플립플롭(DFF1)의 반전 출력()을 샘플링하는 디플립플롭(DFF2)와, 상기 디플립플롭(DFF1)(DFF2)의 비반전 출력(Q)을 논리합하는 오아게이트(OR1)와, 이 오아게이트(OR1)의 출력을 샘플링하여 수평 동기 펄스()를 출력하는 디플립플롭(DFF3)과, 상기 오아게이트(OR1)의 출력에 2를 로드하여 카운트하는 카운터(221)와, 이 카운터(221)의 출력이 895보다 크면 고전위 신호를 출력하는 비교기(222)와, 이 비교기(222)의 출력을 샘플링하여 상기 디플립플롭(DFF1)을 리세트시키는 디플립플롭(DFF4)으로 구성한 것을 특징으로 하는 영상 재생 장치의 동기 보정 회로.
제1항에 있어서, 수직 동기 검출 수단은 비교 수단의 동기 신호()에 인에이블된 후 수평 동기 검출 수단의 수평 동기 펄스()를 로드 신호로 하여 0부터 카운트하는 카운터(231)와, 상기 수평 동기 펄스()를 반전시키는 반전기(IN1)와, 이 반전기(IN1)의 출력에 인에이블되어 상기 카운터(231)의 출력을 저장하는 레지스터(232)와, 이 레지스터(232)의 출력이 기준값(590)보다 큰지 비교하는 비교기(233)와, 이비교기(233)의 반전 출력을 샘플링하는 디플립플롭(DFF5)과, 이 디플립플롭(DFF5)의 비반전 출력(Q)을 샘플링하는 디플립플롭(DFF6)과, 상기 디플립플롭(DFF5)(DFF6)의 비반전 출력(Q)을 논리합하는 오아게이트(OR2)와, 이 오아게이트(OR2)의 출력을 샘플링하여 수직 동기 펄스()를 출력하는 디플립플롭(DFF7)으로 구성한 것을 특징으로 하는 영상 재생 장치의 동기 보정 회로.
제1항에 있어서, 수평 동기 보정 수단은 수평 동기 펄스에 908을 다운 카운팅하여 수평 동기 펄스()를 출력하는 카운터(242)와, 이카운터(242)의 출력()과 수평 동기 검출 수단의 수평 동기 펄스()를 오아링하는 오아게이트(OR3)와, 이 오아게이트(OR3)의 출력()을 래치시키는 디플립플롭(DFF9)과, 이 디플립플롭(DFF9)의 출력을 반전시켜 신호(LOCK)를 출력하는 반전기(IN2)와, 상기 디플립플롭(DFF9)의 출력을 반전시키는 반전기(IN3)과, 이 반전기(IN3)의 출력과 초기화 수단의 출력()을 논리곱하여 선택신호로 출력하는 앤드게이트(AN1)와, 이 앤드게이트(AN1)의 출력에 따라 수평 동기 검출 수단의 출력()과 상기 카운터(242)의 출력()중 하나를 선택하여 상기 카운터(242)에 출력하는 멀티플렉서(241)와, 이 멀티플렉서(241)의 출력을 래치하여 최종 수평 동기 펄스()로 출력하는 디플립플롭(DFF8)로 구성한 것을 특징으로 하는 영상 재생 장치의 동기 보정 회로.
제4항에 있어서, 멀티플렉서(241)는 초기에 수평 동기 검출 수단의 출력()을 선택하고 이 후 카운터(242)의 출력()을 선택하여 출력하는 것을 특징으로 하는 영상 재생 장치의 동기 보정 회로.
제1항에 있어서, 수평 동기 누적부(25)는 수평 동기 보정부(24)의 출력()()을 각기 반전시키는 반전기(IN4)(IN5)와, 이 반전기(IN5)의 출력과 상기 일치 판별 신호()를 논리곱하는 앤드게이트(AN2)와, 상기 반전기(IN4)의 출력과 상기 앤드게이트(AN2)의 출력을 입력(J)(K)으로 하여 출력 레벨을 변환시키는 J-K 플립플롭(JK1)과, 이 J-K 플립플롭(JK1)의 출력을 계수하는 카운터(251)와, 이 카운터(251)의 출력과 기준값(15)이 일치하는지 비교하는 비교기((252)와, 상기 반전기(IN4)와 앤드게이트(AN2)의 출력을 노아링하는 노아게이트(NOR1)와, 상기 수평 동기 보정부(24)의 출력(LOCK)에 인에이블되어 상기 노아게이트(NOR1)의 출력을 래치시키는 디플립플롭(DFF10)과, 이 디플립플롭(DFF10)과 상기비교기(252)의 출력을 논리합하여 상기 카운터(251)에 인에이블 신호로 출력하는 오아게이트(OR4)와, 상기 카운터(252)의 출력과 기준값(0)이 일치하는지 비교하는 비교기(253)와, 이 비교기(253)의 출력을 래치시켜 리드인에이블 신호()로 출력하는 디플립플롭(DFF11)으로 구성한 것을 특징으로 하는 영상 재생 장치의 동기 보정 회로.
제1항에 있어서, 초기화 수단은 수평 동기 펄스()와 타이밍 신호()를 오아링하는 오아게이트(OR5)와, 이 오아게이트(OR5)의 출력에 인에이블되어 소정값(0)부터 카운트하는 카운터(261)와, 이 카운터(261)의 출력과 기준값(6)을 비교하는 비교기(262)와, 상기 카운터(261)의 출력과 기준값(15)을 비교하는 비교기(263)와, 상기 비교기(262)(263)의 출력에 따라 출력 레벨을 변환하는 J-K 플립플롭(JK3)과, 이 J-K 플립플롭(JK3)의 출력이 하강 에지가 될 때 하강 에지 펄스를 출력하는 펄스 발생기(264)와, 이 펄스 발생기(264)의 출력과 수평 동기 누적부(25)의 출력()을 논리곱하여 초기화 신호()를 출력하는 앤드게이트(AN3)와, 상기 비교기(263)의 출력을 반전시켜 상기 카운터(261)에 로드 신호로 출력하는 반전기(IN6)와, 수직 동기 검출 수단의 수직 동기 펄스()와 상기 비교기(263)의 출력을 입력으로 하여 타이밍 신호()를 출력하는 J-K 플립플롭(JK2)으로 구성한 것을 특징으로 하는 영상 재생 장치의 동기 보정 회로.