JP2963915B2 - 同期分離回路 - Google Patents
同期分離回路Info
- Publication number
- JP2963915B2 JP2963915B2 JP8390989A JP8390989A JP2963915B2 JP 2963915 B2 JP2963915 B2 JP 2963915B2 JP 8390989 A JP8390989 A JP 8390989A JP 8390989 A JP8390989 A JP 8390989A JP 2963915 B2 JP2963915 B2 JP 2963915B2
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- synchronization signal
- pulse
- voltage source
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Synchronizing For Television (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、複合映像信号から水平同期信号を分離する
同期分離回路に関し、特にパルス性ノイズに対する誤動
作を防止した同期分離回路に関する。
同期分離回路に関し、特にパルス性ノイズに対する誤動
作を防止した同期分離回路に関する。
第４図に従来の同期分離回路の一例を示す。この回路
は、複合映像信号（映像正、同期負）が入力する入力端
子１に直流カット用のコンデンサC1を介してクランプ回
路２を接続して同期信号のシンクチップ（底）をクラン
プし、このクランプした同期信号のシンクチップのレベ
ルを基準電圧源３の基準電圧VT（クランプレベルとペデ
スタルレベルの間のレベル）とコンパレータ４において
比較するように動作する。５は出力端子である。
は、複合映像信号（映像正、同期負）が入力する入力端
子１に直流カット用のコンデンサC1を介してクランプ回
路２を接続して同期信号のシンクチップ（底）をクラン
プし、このクランプした同期信号のシンクチップのレベ
ルを基準電圧源３の基準電圧VT（クランプレベルとペデ
スタルレベルの間のレベル）とコンパレータ４において
比較するように動作する。５は出力端子である。
この同期分離回路では、複合映像信号が入力端子１に
印加すると、第５図に示すようにコンパレータ４の出力
から正に反転した同期信号のみが取り出される。VCはク
ランプ電位である。
印加すると、第５図に示すようにコンパレータ４の出力
から正に反転した同期信号のみが取り出される。VCはク
ランプ電位である。
ところが、この同期分離回路では、基準電圧VTが固定
であるので、複合映像信号中に同期信号と同程度のレベ
ルを有するパルス性ノイズが混入している場合には、そ
のノイズを検出してしまうという問題があった。
であるので、複合映像信号中に同期信号と同程度のレベ
ルを有するパルス性ノイズが混入している場合には、そ
のノイズを検出してしまうという問題があった。
本発明はこのような点に鑑みてなされたものであり、
その目的は、パルス性ノイズが複合映像信号中に混入し
ていても、それによる誤動作が生じないようにした同期
分離回路を提供することである。
その目的は、パルス性ノイズが複合映像信号中に混入し
ていても、それによる誤動作が生じないようにした同期
分離回路を提供することである。
このために本発明は、一方の入力端子に同期信号のシ
ンクチップをクランプした複合映像信号を入力させ、他
方の入力端子に上記クランプレベルと上記複合映像信号
のペデスタルレベルの間のレベルの基準電圧を第１の基
準電圧源から入力させて、上記複合映像信号中の同期信
号を分離するコンパレータを具備する同期分離回路にお
いて、上記クランプレベルより低いレベルに設定した基
準電圧の第２の基準電圧源と、該第２の基準電圧源と上
記第１の基準電圧源の一方を選択するスイッチ手段と、
上記コンパレータから出力する前回の同期信号の先端エ
ッジから次回到来が予想される同期信号の前端エッジよ
り若干前までの期間のパルスを生成する第１のモノマル
チと、該第１のモノマルチで生成したパルスの後端エッ
ジから次回到来が予想される同期信号の後端エッジより
若干後までの期間のパルスを生成する第２のモノマルチ
とを具備し、上記スイッチ手段が、上記第２のモノマル
チで生成したパルスの期間だけ上記第１の基準電圧源を
選択するように構成した。
ンクチップをクランプした複合映像信号を入力させ、他
方の入力端子に上記クランプレベルと上記複合映像信号
のペデスタルレベルの間のレベルの基準電圧を第１の基
準電圧源から入力させて、上記複合映像信号中の同期信
号を分離するコンパレータを具備する同期分離回路にお
いて、上記クランプレベルより低いレベルに設定した基
準電圧の第２の基準電圧源と、該第２の基準電圧源と上
記第１の基準電圧源の一方を選択するスイッチ手段と、
上記コンパレータから出力する前回の同期信号の先端エ
ッジから次回到来が予想される同期信号の前端エッジよ
り若干前までの期間のパルスを生成する第１のモノマル
チと、該第１のモノマルチで生成したパルスの後端エッ
ジから次回到来が予想される同期信号の後端エッジより
若干後までの期間のパルスを生成する第２のモノマルチ
とを具備し、上記スイッチ手段が、上記第２のモノマル
チで生成したパルスの期間だけ上記第１の基準電圧源を
選択するように構成した。
以下、本発明の実施例について説明する。第１図はそ
の一実施例の同期分離回路を示す図、第２図と第３図は
そのタイミングチャートである。第４図と同一のものに
は同一の符号を付した。
の一実施例の同期分離回路を示す図、第２図と第３図は
そのタイミングチャートである。第４図と同一のものに
は同一の符号を付した。
本実施例では、基準電圧源として電圧VT1（＝VT）の
基準電圧源31と電圧VT2の基準電圧源32を用意して、同
期検出タイミング時に基準電圧VT1に切り換え、他のタ
イミング時は基準電圧VT2に切り換えておくようにし
た。なお、この電圧VT2は同期信号のクランプレベルよ
りも低いレベルに設定する。
基準電圧源31と電圧VT2の基準電圧源32を用意して、同
期検出タイミング時に基準電圧VT1に切り換え、他のタ
イミング時は基準電圧VT2に切り換えておくようにし
た。なお、この電圧VT2は同期信号のクランプレベルよ
りも低いレベルに設定する。
６はコンパレータ４の出力（同期信号）S1の立上りエ
ッジを受ける毎にＱ出力S2を“L"と“H"で変化させるＴ
型FF回路、７は同じ出力信号S3の立下りエッジを受ける
毎にＱ出力S3を“H"と“L"で変化させるＴ型FF回路であ
る。８は両FF回路５、６からのＱ出力S2、S3を入力して
そのレベル（論理）が異なっている場合に出力S4を“H"
にする排他的論理和回路である。９はその排他的論理和
回路８からの出力S4の立上りエッジで動作して1H期間よ
りも若干短い時間のパルス幅の信号S5を出力するモノマ
ルチ、10はそのモノマルチ９からの信号S5の立下りエッ
ジで動作して同期信号S1よりも若干長いパルス幅のＬパ
ルスの信号S6を出力するモノマルチである。11はそのモ
ノマルチ10からのＬパルスを受けている間は基準電圧V
T1を選択し、他の時間は基準電圧VT2を選択するスイッ
チ回路である。
ッジを受ける毎にＱ出力S2を“L"と“H"で変化させるＴ
型FF回路、７は同じ出力信号S3の立下りエッジを受ける
毎にＱ出力S3を“H"と“L"で変化させるＴ型FF回路であ
る。８は両FF回路５、６からのＱ出力S2、S3を入力して
そのレベル（論理）が異なっている場合に出力S4を“H"
にする排他的論理和回路である。９はその排他的論理和
回路８からの出力S4の立上りエッジで動作して1H期間よ
りも若干短い時間のパルス幅の信号S5を出力するモノマ
ルチ、10はそのモノマルチ９からの信号S5の立下りエッ
ジで動作して同期信号S1よりも若干長いパルス幅のＬパ
ルスの信号S6を出力するモノマルチである。11はそのモ
ノマルチ10からのＬパルスを受けている間は基準電圧V
T1を選択し、他の時間は基準電圧VT2を選択するスイッ
チ回路である。
さて、コンパレータ４から同期信号S1が出力すると、
その立上りエッジで一方のＴ型FF回路６のＱ出力S2が
“H"、立下りエッジで他方のＴ型FF回路７のＱ出力S3が
“H"となり、両Ｑ出力の一方が“H"、他方が“L"のとき
に排他的論理和回路８の出力S4が“H"となる。この出力
S4の立上りエッジでモノマルチ９がトリガされて信号S5
を出力し、その信号S5の立下りエンジでモノマルチ10が
トリガされるので、そのモノマルチ10からは同期信号の
先端エッジよりも速いタイミングで立下り、同じ同期信
号の後端エッジよりも遅いタイミングで立ち上がるパル
スの信号S6が得られる。この信号S6のパルスは1H前の同
期信号に基づいて作成され、その次の同期信号のタイミ
ングに合致したタイミングで生成されることになる。
その立上りエッジで一方のＴ型FF回路６のＱ出力S2が
“H"、立下りエッジで他方のＴ型FF回路７のＱ出力S3が
“H"となり、両Ｑ出力の一方が“H"、他方が“L"のとき
に排他的論理和回路８の出力S4が“H"となる。この出力
S4の立上りエッジでモノマルチ９がトリガされて信号S5
を出力し、その信号S5の立下りエンジでモノマルチ10が
トリガされるので、そのモノマルチ10からは同期信号の
先端エッジよりも速いタイミングで立下り、同じ同期信
号の後端エッジよりも遅いタイミングで立ち上がるパル
スの信号S6が得られる。この信号S6のパルスは1H前の同
期信号に基づいて作成され、その次の同期信号のタイミ
ングに合致したタイミングで生成されることになる。
よって、この信号S6の“L"のタイミング中スイッチ11
を切り換えて基準電圧VT1を選択すれば、次回の同期信
号の先端エッジより若干速いタイミングから後端エッジ
より若干遅いタイミングまでその基準電圧VT1が信号S7
としてコンパレータ４に印加する。
を切り換えて基準電圧VT1を選択すれば、次回の同期信
号の先端エッジより若干速いタイミングから後端エッジ
より若干遅いタイミングまでその基準電圧VT1が信号S7
としてコンパレータ４に印加する。
このため、第３図に示すように、複合映像信号中の同
期信号の存在タイミング時のみ基準電圧VT1が設定さ
れ、他のタイミッグ時は基準電圧がVT2となるので、例
えばその複合映像信号中にスパイクノイズが混入してい
ても、そのノイズをコンパレータ４が検出することはな
い。
期信号の存在タイミング時のみ基準電圧VT1が設定さ
れ、他のタイミッグ時は基準電圧がVT2となるので、例
えばその複合映像信号中にスパイクノイズが混入してい
ても、そのノイズをコンパレータ４が検出することはな
い。
以上のように本発明では、検出した同期信号に基づい
て次の同期信号のタイミング時にコンパレータの基準電
圧を正規の電圧に設定し、それ以外のときはその基準電
圧を充分低い電圧に設定するので、複合映像信号中の同
期信号タイミング以外のタイミングに存在するスパイク
ノイズによる同期分離の誤動作が生じるおそれは皆無と
なる。
て次の同期信号のタイミング時にコンパレータの基準電
圧を正規の電圧に設定し、それ以外のときはその基準電
圧を充分低い電圧に設定するので、複合映像信号中の同
期信号タイミング以外のタイミングに存在するスパイク
ノイズによる同期分離の誤動作が生じるおそれは皆無と
なる。
第１図は本発明の一実施例の同期分離回路の回路図、第
２図と第３図はその作用説明用のタイミッグチャート、
第４図は従来の同期分離回路の回路図、第５図は第４図
の回路の作用説明用のタイミングチャートである。 １……入力端子、２……クランプ回路、３、31、32……
基準電圧源、４……コンパレータ、５……出力端子、
６、７……Ｔ型FF回路、８……排他的論理和回路、９、
10……モノマルチ、11……スイッチ回路。
２図と第３図はその作用説明用のタイミッグチャート、
第４図は従来の同期分離回路の回路図、第５図は第４図
の回路の作用説明用のタイミングチャートである。 １……入力端子、２……クランプ回路、３、31、32……
基準電圧源、４……コンパレータ、５……出力端子、
６、７……Ｔ型FF回路、８……排他的論理和回路、９、
10……モノマルチ、11……スイッチ回路。
Claims (1)
- 【請求項１】一方の入力端子に同期信号のシンクチップ
をクランプした複合映像信号を入力させ、他方の入力端
子に上記クランプレベルと上記複合映像信号のペデスタ
ルレベルの間のレベルの基準電圧を第１の基準電圧源か
ら入力させて、上記複合映像信号中の同期信号を分離す
るコンパレータを具備する同期分離回路において、 上記クランプレベルより低いレベルに設定した基準電圧
の第２の基準電圧源と、該第２の基準電圧源と上記第１
の基準電圧源の一方を選択するスイッチ手段と、上記コ
ンパレータから出力する前回の同期信号の先端エッジか
ら次回到来が予想される同期信号の前端エッジより若干
前までの期間のパルスを生成する第１のモノマルチと、
該第１のモノマルチで生成したパルスの後端エッジから
次回到来が予想される同期信号の後端エッジより若干後
までの期間のパルスを生成する第２のモノマルチとを具
備し、 上記スイッチ手段が、上記第２のモノマルチで生成した
パルスの期間だけ上記第１の基準電圧源を選択するよう
にしたことを特徴とする同期分離回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8390989A JP2963915B2 (ja) | 1989-04-04 | 1989-04-04 | 同期分離回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8390989A JP2963915B2 (ja) | 1989-04-04 | 1989-04-04 | 同期分離回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02264570A JPH02264570A (ja) | 1990-10-29 |
| JP2963915B2 true JP2963915B2 (ja) | 1999-10-18 |
Family
ID=13815743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8390989A Expired - Fee Related JP2963915B2 (ja) | 1989-04-04 | 1989-04-04 | 同期分離回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2963915B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SG94309A1 (en) * | 1992-09-17 | 2003-02-18 | Adamson Lagoni William | Multi-input television receiver with combined clamping and sync separation |
-
1989
- 1989-04-04 JP JP8390989A patent/JP2963915B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02264570A (ja) | 1990-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07101921B2 (ja) | ノイズ調整済みのスライス・レベルを有する同期回路 | |
| JPH03117995A (ja) | 色信号輪郭補正装置 | |
| JP2963915B2 (ja) | 同期分離回路 | |
| JPS6111022B2 (ja) | ||
| KR0144962B1 (ko) | 고화질 텔레비젼의 동기신호 분리장치 | |
| KR940000159Y1 (ko) | 고화질용 키드 펄스 발생기 | |
| JPH03151769A (ja) | クランプパルス発生回路 | |
| JPH0213068A (ja) | クランプ回路 | |
| JPH0628382B2 (ja) | 垂直同期信号作成回路 | |
| KR950002212Y1 (ko) | 수직동기 분리회로 | |
| JP2001339619A (ja) | サンドキャスルキャンセル装置 | |
| JPH0646284A (ja) | 同期信号分離器 | |
| JPS6145430B2 (ja) | ||
| KR970008091B1 (ko) | 복합영상신호의 동기신호 분리회로 | |
| JP3024726B2 (ja) | ハーフキラー回路 | |
| JPH0556303A (ja) | 同期回路 | |
| JPH08149338A (ja) | 映像信号処理装置 | |
| JPS60229590A (ja) | タイミングパルス発生回路 | |
| JPS5947909B2 (ja) | 同期分離装置 | |
| JPH04241578A (ja) | 映像信号のフィールド識別信号発生回路 | |
| JPS6392170A (ja) | 垂直同期回路 | |
| JPH0456479A (ja) | 水平同期検出装置 | |
| JPS6397069A (ja) | 同期分離回路 | |
| JPH07298092A (ja) | 垂直同期信号分離回路 | |
| JPH0496578A (ja) | 垂直同期信号分離回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |