JPH04241578A - 映像信号のフィールド識別信号発生回路 - Google Patents
映像信号のフィールド識別信号発生回路Info
- Publication number
- JPH04241578A JPH04241578A JP299091A JP299091A JPH04241578A JP H04241578 A JPH04241578 A JP H04241578A JP 299091 A JP299091 A JP 299091A JP 299091 A JP299091 A JP 299091A JP H04241578 A JPH04241578 A JP H04241578A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- output
- timing
- field identification
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002131 composite material Substances 0.000 claims abstract description 14
- 238000000926 separation method Methods 0.000 claims description 20
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 17
- 238000010586 diagram Methods 0.000 description 13
- 238000003708 edge detection Methods 0.000 description 12
- 238000001514 detection method Methods 0.000 description 6
- 230000000630 rising effect Effects 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Landscapes
- Synchronizing For Television (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は映像信号のフィールド識
別信号発生回路に関し、特にＶＴＲシステムの評価信号
に有効なフィールド識別信号発生回路に関する。
別信号発生回路に関し、特にＶＴＲシステムの評価信号
に有効なフィールド識別信号発生回路に関する。
【０００２】
【従来の技術】従来、映像信号のフィールド識別信号発
生回路は、垂直同期信号（以下、ＶＤと略す）と水平同
期信号（以下、ＨＤと略す）のタイミング差を検出する
回路が採用されている。
生回路は、垂直同期信号（以下、ＶＤと略す）と水平同
期信号（以下、ＨＤと略す）のタイミング差を検出する
回路が採用されている。
【０００３】図６はかかる従来の一例を示すフィールド
識別信号発生回路図である。図６に示すように、従来の
フィールド識別信号発生回路は、ＶＤを入力とするＶＤ
エッヂ検出回路１９と、このＶＤエッヂ検出回路１９の
出力Ｓ８を反転させる反転器２０と、ＨＤをクロック入
力とするＤ型フリップ・フロップ（Ｄ・Ｆ／Ｆ）２１と
、このＤ・Ｆ／Ｆ２１の出力Ｓ１０をデータ入力とする
Ｄ・Ｆ／Ｆ２２とを有し、Ｄ・Ｆ／Ｆ２１の反転出力を
Ｄ・Ｆ／Ｆ２１のデータ入力、反転器２０の出力Ｓ９を
Ｄ・Ｆ／Ｆ２１のリセット入力、ＶＤエッヂ検出回路１
９の出力Ｓ８をＤ・Ｆ／Ｆ２２のクロック入力とし、Ｄ
・Ｆ／Ｆ２２の非反転出力をフィールド識別信号ＯＵＴ
としている。また、ＶＤエッヂ検出回路１９は、例えば
一端を正電源に接続された抵抗Ｒ１と、一端を接地線に
接続された抵抗Ｒ２と、一端をＶＤエッヂ検出回路１９
の入力とするコンデンサＣ１とを有し、抵抗Ｒ１と抵抗
Ｒ２およびコンデンサＣ１のそれぞれ他端を接続するこ
とにより、この点をＶＤエッヂ検出回路１９の出力Ｓ８
としている。
識別信号発生回路図である。図６に示すように、従来の
フィールド識別信号発生回路は、ＶＤを入力とするＶＤ
エッヂ検出回路１９と、このＶＤエッヂ検出回路１９の
出力Ｓ８を反転させる反転器２０と、ＨＤをクロック入
力とするＤ型フリップ・フロップ（Ｄ・Ｆ／Ｆ）２１と
、このＤ・Ｆ／Ｆ２１の出力Ｓ１０をデータ入力とする
Ｄ・Ｆ／Ｆ２２とを有し、Ｄ・Ｆ／Ｆ２１の反転出力を
Ｄ・Ｆ／Ｆ２１のデータ入力、反転器２０の出力Ｓ９を
Ｄ・Ｆ／Ｆ２１のリセット入力、ＶＤエッヂ検出回路１
９の出力Ｓ８をＤ・Ｆ／Ｆ２２のクロック入力とし、Ｄ
・Ｆ／Ｆ２２の非反転出力をフィールド識別信号ＯＵＴ
としている。また、ＶＤエッヂ検出回路１９は、例えば
一端を正電源に接続された抵抗Ｒ１と、一端を接地線に
接続された抵抗Ｒ２と、一端をＶＤエッヂ検出回路１９
の入力とするコンデンサＣ１とを有し、抵抗Ｒ１と抵抗
Ｒ２およびコンデンサＣ１のそれぞれ他端を接続するこ
とにより、この点をＶＤエッヂ検出回路１９の出力Ｓ８
としている。
【０００４】図７は図６におけるフィールドを検出する
ときの各部信号のタイミング図である。図７に示すよう
に、左側はフィールド１を検出する際の信号タイミング
であり、右側はフィールド２を検出するときの信号タイ
ミングである。図６におけるＶＤエッヂ検出回路１９の
抵抗Ｒ１と抵抗Ｒ２の分圧によってきまる出力Ｓ８の平
均電圧は反転器２０やＤ・Ｆ／Ｆ２１，２２の論理スレ
ッシュホルドレベルより低めに設定しておく。まず、図
７に示す正論理のＶＤ信号が入力されると、その立上り
エッヂで出力Ｓ８に正論理パルスを発生させ、Ｄ・Ｆ／
Ｆ２２のデータラッチおよびＤ・Ｆ／Ｆ２１のリセット
を行なう。いま、ＮＴＳＣ信号のフィールド識別を行な
う場合を考えると、ＨＤ信号５２５個に対してＶＤ信号
は２個入力される。また、ＶＤ信号はＨＤ信号に対し、
０〜３１．７μｓ程度遅れているとすれば、ＶＤ信号間
のＨＤ信号数はフィールド１では２６２個、フィールド
２では２６３個となる。そのため、Ｄ・Ｆ／Ｆ２１でＶ
Ｄ信号間のＨＤパルス数をカウントする。これが偶数な
らば出力Ｓ１０を低レベル、奇数ならば出力Ｓ１０を高
レベルとし、次のＶＤ信号の立上りでＤ・Ｆ／Ｆ２２が
Ｓ１０信号をラッチすることにより、フィールド識別信
号ＯＵＴとしている。 ところで、一般のビデオ信号
に対して上述したフィールド識別を行なうためには、ビ
デオ信号からＶＤ信号とＨＤ信号を分離する必要がある
。 これは、以下に述べる信号分離回路を用いて行なわれる
。
ときの各部信号のタイミング図である。図７に示すよう
に、左側はフィールド１を検出する際の信号タイミング
であり、右側はフィールド２を検出するときの信号タイ
ミングである。図６におけるＶＤエッヂ検出回路１９の
抵抗Ｒ１と抵抗Ｒ２の分圧によってきまる出力Ｓ８の平
均電圧は反転器２０やＤ・Ｆ／Ｆ２１，２２の論理スレ
ッシュホルドレベルより低めに設定しておく。まず、図
７に示す正論理のＶＤ信号が入力されると、その立上り
エッヂで出力Ｓ８に正論理パルスを発生させ、Ｄ・Ｆ／
Ｆ２２のデータラッチおよびＤ・Ｆ／Ｆ２１のリセット
を行なう。いま、ＮＴＳＣ信号のフィールド識別を行な
う場合を考えると、ＨＤ信号５２５個に対してＶＤ信号
は２個入力される。また、ＶＤ信号はＨＤ信号に対し、
０〜３１．７μｓ程度遅れているとすれば、ＶＤ信号間
のＨＤ信号数はフィールド１では２６２個、フィールド
２では２６３個となる。そのため、Ｄ・Ｆ／Ｆ２１でＶ
Ｄ信号間のＨＤパルス数をカウントする。これが偶数な
らば出力Ｓ１０を低レベル、奇数ならば出力Ｓ１０を高
レベルとし、次のＶＤ信号の立上りでＤ・Ｆ／Ｆ２２が
Ｓ１０信号をラッチすることにより、フィールド識別信
号ＯＵＴとしている。 ところで、一般のビデオ信号
に対して上述したフィールド識別を行なうためには、ビ
デオ信号からＶＤ信号とＨＤ信号を分離する必要がある
。 これは、以下に述べる信号分離回路を用いて行なわれる
。
【０００５】図８は図６における信号分離回路図である
。図８に示すように、かかる信号分離回路１Ａの前段に
は、ビデオ信号からコンポジットシンク信号Ｓ１１を作
成するコンポジットシンク分離部２３が設けられている
。この信号分離回路１Ａはコンポジットシンク分離部２
３の出力をロー・パス・フィルタ（ＬＰＦ）２４とエッ
ヂ検出回路８の入力としている。このＬＰＦ２４の出力
は基準電圧ＲＥＦと比較器２５で比較され、その比較器
２５の出力をＶＤ信号とする。一方、エッヂ検出器８の
出力はＡＮＤゲート回路９の一方の入力とされ、このゲ
ート回路９の出力が単安定マルチバイブレータ（以下、
ＭＭＶと略す）１１の入力、およびＨＤ信号となる。尚
、ＭＭＶ１１の出力はゲート回路９のもう一方の入力と
なる。このように分離されたＶＤ信号およびＨＤ信号は
図６の入力となる。
。図８に示すように、かかる信号分離回路１Ａの前段に
は、ビデオ信号からコンポジットシンク信号Ｓ１１を作
成するコンポジットシンク分離部２３が設けられている
。この信号分離回路１Ａはコンポジットシンク分離部２
３の出力をロー・パス・フィルタ（ＬＰＦ）２４とエッ
ヂ検出回路８の入力としている。このＬＰＦ２４の出力
は基準電圧ＲＥＦと比較器２５で比較され、その比較器
２５の出力をＶＤ信号とする。一方、エッヂ検出器８の
出力はＡＮＤゲート回路９の一方の入力とされ、このゲ
ート回路９の出力が単安定マルチバイブレータ（以下、
ＭＭＶと略す）１１の入力、およびＨＤ信号となる。尚
、ＭＭＶ１１の出力はゲート回路９のもう一方の入力と
なる。このように分離されたＶＤ信号およびＨＤ信号は
図６の入力となる。
【０００６】図９は図８における各部信号のタイミング
図である。図９に示すように、ビデオ信号から分離され
たコンポジットシンク信号Ｓ１１は、ＬＰＦ２４により
Ｓ１２となり、比較器２５で基準レベルＲＥＦとの比較
が行なわれると、ＶＤ信号が得られる。また、エッヂ検
出器８では、コンポジットシンク信号Ｓ１１の立上りエ
ッヂで正論理となるような信号Ｓ１３を出力する。一般
に、ＶＤ信号とその前後３ラインを含めた９ラインでは
、ＨＤ信号の他にその中間のタイミングにもパルスが入
っている。これは切り込みパルスと呼ばれている。しか
るに、ゲート回路９はエッヂ出力Ｓ１３を入力し、上述
した切り込みパルスを除去した信号をＨＤ信号として出
力している。従って、ＭＭＶ１１はかかるＨＤ信号を入
力し、切り込みパルスの期間が低レベルとなるような信
号Ｓ１４を生成している。要するに、信号分離回路１Ａ
は切り込みパルスを抑制し、その出力にＶＤおよびＨＤ
信号のみを取り出すように構成されている。
図である。図９に示すように、ビデオ信号から分離され
たコンポジットシンク信号Ｓ１１は、ＬＰＦ２４により
Ｓ１２となり、比較器２５で基準レベルＲＥＦとの比較
が行なわれると、ＶＤ信号が得られる。また、エッヂ検
出器８では、コンポジットシンク信号Ｓ１１の立上りエ
ッヂで正論理となるような信号Ｓ１３を出力する。一般
に、ＶＤ信号とその前後３ラインを含めた９ラインでは
、ＨＤ信号の他にその中間のタイミングにもパルスが入
っている。これは切り込みパルスと呼ばれている。しか
るに、ゲート回路９はエッヂ出力Ｓ１３を入力し、上述
した切り込みパルスを除去した信号をＨＤ信号として出
力している。従って、ＭＭＶ１１はかかるＨＤ信号を入
力し、切り込みパルスの期間が低レベルとなるような信
号Ｓ１４を生成している。要するに、信号分離回路１Ａ
は切り込みパルスを抑制し、その出力にＶＤおよびＨＤ
信号のみを取り出すように構成されている。
【０００７】
【発明が解決しようとする課題】上述した従来の映像信
号のフィールド識別信号発生回路は、フィールド識別に
あたり、垂直同期信号および垂直同期信号のタイミング
差を検出するため、垂直同期信号の分離が不可欠になる
という欠点があり、また垂直同期信号はフィールド識別
信号のラッチのタイミング入力として用いられているた
め、垂直同期信号の手前でフィールド識別信号を切り換
えることが困難になるという欠点がある。
号のフィールド識別信号発生回路は、フィールド識別に
あたり、垂直同期信号および垂直同期信号のタイミング
差を検出するため、垂直同期信号の分離が不可欠になる
という欠点があり、また垂直同期信号はフィールド識別
信号のラッチのタイミング入力として用いられているた
め、垂直同期信号の手前でフィールド識別信号を切り換
えることが困難になるという欠点がある。
【０００８】本発明の目的は、かかる垂直同期信号の分
離を必らずしも必要とせず、任意のタイミングで切り換
わるフィールド識別信号を発生することのできる映像信
号のフィールド識別信号発生回路を提供することにある
。
離を必らずしも必要とせず、任意のタイミングで切り換
わるフィールド識別信号を発生することのできる映像信
号のフィールド識別信号発生回路を提供することにある
。
【０００９】
【課題を解決するための手段】本発明の映像信号のフィ
ールド識別信号発生回路は、映像信号に基づき抽出され
たコンポジットシンク入力信号から水平同期信号および
切り込みパルスを分離する信号分離回路と、前記水平同
期信号を入力とする偶数逓倍器と、前記水平同期信号を
クロック入力とし且つ前記切り込みパルスをリセット入
力にするカウンタと、前記偶数逓倍器および前記カウン
タの出力を入力するタイミング発生回路と、前記タイミ
ング発生回路の出力をタイミング入力するラッチ手段に
よりフィールド識別信号を出力する出力回路とを有して
構成される。
ールド識別信号発生回路は、映像信号に基づき抽出され
たコンポジットシンク入力信号から水平同期信号および
切り込みパルスを分離する信号分離回路と、前記水平同
期信号を入力とする偶数逓倍器と、前記水平同期信号を
クロック入力とし且つ前記切り込みパルスをリセット入
力にするカウンタと、前記偶数逓倍器および前記カウン
タの出力を入力するタイミング発生回路と、前記タイミ
ング発生回路の出力をタイミング入力するラッチ手段に
よりフィールド識別信号を出力する出力回路とを有して
構成される。
【００１０】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１１】図１は本発明の第一の実施例を示す映像信
号のフィールド識別信号発生回路図である。図１に示す
ように、本実施例はコンポジットシンク信号ＩＮを入力
しＶＤ信号，ＨＤ信号，切り込みパルスを作成する信号
分離回路１と、ＶＤ信号，ＨＤ信号に基づきフィールド
検出を行うフィールド識別回路３およびこの検出出力Ｓ
２をラッチするＤ・Ｆ／Ｆ４を含み且つフィールド識別
信号ＯＵＴを供給する出力回路２と、ＨＤ信号をＮ逓倍
（Ｎは２以上の偶数）するＮ逓倍器５と、ＨＤ信号をク
ロック入力とし且つ切り込みパルスＳ１をリセット入力
とするカウンタ６と、Ｎ逓倍器５の出力とカウンタ６の
出力Ｓ３およびフィールド識別回路３の出力Ｓ２に基づ
き出力回路２のＤ・Ｆ／Ｆ４に対するタイミング信号Ｓ
４を作成するタイミング発生回路７とを有する。また、
出力回路２におけるＤ・Ｆ／Ｆ４はフィールド識別回路
３の出力Ｓ２をデータ入力（Ｄ）、タイミング発生回路
７の出力Ｓ４をクロック入力とし、その反転出力をフィ
ールド識別信号ＯＵＴとしている。
号のフィールド識別信号発生回路図である。図１に示す
ように、本実施例はコンポジットシンク信号ＩＮを入力
しＶＤ信号，ＨＤ信号，切り込みパルスを作成する信号
分離回路１と、ＶＤ信号，ＨＤ信号に基づきフィールド
検出を行うフィールド識別回路３およびこの検出出力Ｓ
２をラッチするＤ・Ｆ／Ｆ４を含み且つフィールド識別
信号ＯＵＴを供給する出力回路２と、ＨＤ信号をＮ逓倍
（Ｎは２以上の偶数）するＮ逓倍器５と、ＨＤ信号をク
ロック入力とし且つ切り込みパルスＳ１をリセット入力
とするカウンタ６と、Ｎ逓倍器５の出力とカウンタ６の
出力Ｓ３およびフィールド識別回路３の出力Ｓ２に基づ
き出力回路２のＤ・Ｆ／Ｆ４に対するタイミング信号Ｓ
４を作成するタイミング発生回路７とを有する。また、
出力回路２におけるＤ・Ｆ／Ｆ４はフィールド識別回路
３の出力Ｓ２をデータ入力（Ｄ）、タイミング発生回路
７の出力Ｓ４をクロック入力とし、その反転出力をフィ
ールド識別信号ＯＵＴとしている。
【００１２】図２は図１に示す信号分離回路図である。
図２に示すように、信号分離回路１は、前述した図８の
回路と同様に、ＬＰＦ出力と基準電圧との比較によりＶ
Ｄ信号を分離するが、図２ではこれを省略している。本
実施例はＨＤ信号と切り込みパルスＳ１の分離にあたり
、エッヂ検出回路８とゲート回路９とＭＭＶ１１によっ
てＨＤ信号を分離するのは、図８の従来回路と同一であ
るが、ＭＭＶ１１の出力を入力する反転器１２と、エッ
ヂ検出回路８の出力および反転器１２の出力を入力する
ゲート回路１０とを有し、ゲート回路１０の出力を切り
込みパルスＳ１出力とする点ではまったく異っている。
回路と同様に、ＬＰＦ出力と基準電圧との比較によりＶ
Ｄ信号を分離するが、図２ではこれを省略している。本
実施例はＨＤ信号と切り込みパルスＳ１の分離にあたり
、エッヂ検出回路８とゲート回路９とＭＭＶ１１によっ
てＨＤ信号を分離するのは、図８の従来回路と同一であ
るが、ＭＭＶ１１の出力を入力する反転器１２と、エッ
ヂ検出回路８の出力および反転器１２の出力を入力する
ゲート回路１０とを有し、ゲート回路１０の出力を切り
込みパルスＳ１出力とする点ではまったく異っている。
【００１３】ここで、再び図１に戻ると、フィールド識
別回路３は前述した図６のＶＤエッヂ検出回路１９，反
転器２０，Ｄ・Ｆ／Ｆ２１によって構成される回路と同
じものが用いられるが、本実施例はＮ逓倍器５とカウン
タ６およびタイミング発生回路７によりフィールド識別
信号ＯＵＴを切り換えたい所望のタイミングに設定し、
しかもＤ・Ｆ／Ｆ４でラッチすることにより、任意のタ
イミングで切り換わるフィールド識別信号ＯＵＴを発生
する点が異っている。例えば、ＶＴＲにおいては、再生
信号のフィールド識別をすることができる信号として、
ヘッド切換スイッチ信号（以下、ＨＳＷと略す）がある
が、このＨＳＷ信号はＶＤ信号の約６．５Ｈ（１Ｈ＝Ｈ
Ｄパルスの間隔）手前で切り換わるのが一般的となって
いる。そこで、ＶＴＲシステムの評価信号として、かか
るＶＤ信号の６．５Ｈ手前で切り換るフィールド識別信
号を発生することが有効になっている。
別回路３は前述した図６のＶＤエッヂ検出回路１９，反
転器２０，Ｄ・Ｆ／Ｆ２１によって構成される回路と同
じものが用いられるが、本実施例はＮ逓倍器５とカウン
タ６およびタイミング発生回路７によりフィールド識別
信号ＯＵＴを切り換えたい所望のタイミングに設定し、
しかもＤ・Ｆ／Ｆ４でラッチすることにより、任意のタ
イミングで切り換わるフィールド識別信号ＯＵＴを発生
する点が異っている。例えば、ＶＴＲにおいては、再生
信号のフィールド識別をすることができる信号として、
ヘッド切換スイッチ信号（以下、ＨＳＷと略す）がある
が、このＨＳＷ信号はＶＤ信号の約６．５Ｈ（１Ｈ＝Ｈ
Ｄパルスの間隔）手前で切り換わるのが一般的となって
いる。そこで、ＶＴＲシステムの評価信号として、かか
るＶＤ信号の６．５Ｈ手前で切り換るフィールド識別信
号を発生することが有効になっている。
【００１４】本実施例においては、このようなフィール
ド識別信号ＯＵＴを発生させるためのタイミング発生回
路７の論理を表１の論理のようにしている。
ド識別信号ＯＵＴを発生させるためのタイミング発生回
路７の論理を表１の論理のようにしている。
【００１５】
【００１６】ここで、タイミング発生回路７の出力Ｓ４
をＨＤ信号からＨ／２遅らせるためのＮ逓倍器５は、Ｎ
が２以上の偶数であれば簡単に行なえる。このときの各
部のタイミングを以下に説明する。
をＨＤ信号からＨ／２遅らせるためのＮ逓倍器５は、Ｎ
が２以上の偶数であれば簡単に行なえる。このときの各
部のタイミングを以下に説明する。
【００１７】図３は図１における二つのフィールドを検
出するときの各部信号のタイミング図であり、（ａ）は
フィールド１の検出タイミングを示し、（ｂ）はフィー
ルド２の検出タイミングを示している。図３の（ａ），
（ｂ）に示すように、どちらもフィールド識別回路３の
出力Ｓ２をタイミング発生回路７の出力Ｓ４でラッチす
ることにより、所望のフィールド識別信号ＯＵＴが得ら
れている。
出するときの各部信号のタイミング図であり、（ａ）は
フィールド１の検出タイミングを示し、（ｂ）はフィー
ルド２の検出タイミングを示している。図３の（ａ），
（ｂ）に示すように、どちらもフィールド識別回路３の
出力Ｓ２をタイミング発生回路７の出力Ｓ４でラッチす
ることにより、所望のフィールド識別信号ＯＵＴが得ら
れている。
【００１８】図４は本発明の第二の実施例を示す映像信
号のフィールド識別信号発生回路図である。図４に示す
ように、本実施例はコンポジットシンク信号ＩＮに基づ
きＨＤ信号および切り込みパルスＳ１を出力する信号分
離回路１３と、ＨＤ信号をＮ逓倍するＮ逓倍器５と、Ｈ
Ｄ信号をクロック入力とし且つ切り込みパルスＳ１をリ
セット入力とするカウンタ６と、Ｎ逓倍器５の出力とカ
ウンタ６の出力Ｓ３によりタイミングパルスを発生する
タイミング発生回路１４と、このタイミング発生回路１
４の出力Ｓ５〜Ｓ７を入力してフィールド識別信号ＯＵ
Ｔを出力する出力回路１５とを有している。また、出力
回路１５は第１のタイミング信号Ｓ５をクロック入力と
するラッチ手段としてのＤ・Ｆ／Ｆ１６と、第２のタイ
ミング信号Ｓ６をクロック入力し且つ第３のタイミング
信号Ｓ７をセット入力とするラッチ手段としてのＤ・Ｆ
／Ｆ１７と、これらＤ・Ｆ／Ｆ１６，１７のそれぞれの
Ｑ出力を入力とするＡＮＤゲート１８とを有し、Ｄ・Ｆ
／Ｆ１７のＱ反転出力をＤ・Ｆ／Ｆ１６，１７のデータ
入力としている。これにより、ＡＮＤゲート１８の出力
を出力回路１５のフィールド識別信号ＯＵＴ出力として
いる。本実施例も前述した第一の実施例と同様に、ＶＤ
信号の６．５Ｈ手前で切り換わるようなフィールド識別
信号ＯＵＴを発生するためのタイミング発生回路１４の
論理は表２に示すとおりである。
号のフィールド識別信号発生回路図である。図４に示す
ように、本実施例はコンポジットシンク信号ＩＮに基づ
きＨＤ信号および切り込みパルスＳ１を出力する信号分
離回路１３と、ＨＤ信号をＮ逓倍するＮ逓倍器５と、Ｈ
Ｄ信号をクロック入力とし且つ切り込みパルスＳ１をリ
セット入力とするカウンタ６と、Ｎ逓倍器５の出力とカ
ウンタ６の出力Ｓ３によりタイミングパルスを発生する
タイミング発生回路１４と、このタイミング発生回路１
４の出力Ｓ５〜Ｓ７を入力してフィールド識別信号ＯＵ
Ｔを出力する出力回路１５とを有している。また、出力
回路１５は第１のタイミング信号Ｓ５をクロック入力と
するラッチ手段としてのＤ・Ｆ／Ｆ１６と、第２のタイ
ミング信号Ｓ６をクロック入力し且つ第３のタイミング
信号Ｓ７をセット入力とするラッチ手段としてのＤ・Ｆ
／Ｆ１７と、これらＤ・Ｆ／Ｆ１６，１７のそれぞれの
Ｑ出力を入力とするＡＮＤゲート１８とを有し、Ｄ・Ｆ
／Ｆ１７のＱ反転出力をＤ・Ｆ／Ｆ１６，１７のデータ
入力としている。これにより、ＡＮＤゲート１８の出力
を出力回路１５のフィールド識別信号ＯＵＴ出力として
いる。本実施例も前述した第一の実施例と同様に、ＶＤ
信号の６．５Ｈ手前で切り換わるようなフィールド識別
信号ＯＵＴを発生するためのタイミング発生回路１４の
論理は表２に示すとおりである。
【００１９】
【００２０】図５は図４における二つのフィールドを検
出するときの各部信号のタイミング図であり、（ａ）は
フィールド１の検出タイミングを示し、（ｂ）はフィー
ルド２の検出タイミングを示す。図５（ａ），（ｂ）に
示すように、本実施例もＮ逓倍器５とカウンタ６につい
ては、前述した図１における第一の実施例と同様の機能
を有している。また、出力回路１５は２つのＤ・Ｆ／Ｆ
１６，１７の出力をＡＮＤゲート１８を介して出力する
ことにより、フィールド識別信号ＯＵＴの立上りは第２
のタイミング出力Ｓ６によって決まり、立下りは第１の
タイミング出力Ｓ５によって決まる。本実施例では、電
源投入時にＤ・Ｆ／Ｆ１７の初期値を設定する必要があ
るが、切り込みパルスＳ１でカウンタ６をリセットする
とき、図５（ｂ）に示すフィールド２でのみカウンタ６
が２５５になる。従って、このとき第３のタイミング信
号Ｓ７を発生してＤ・Ｆ／Ｆ１７をセットするようにし
ている。尚、本実施例の場合、信号分離回路１３はコン
ポジットシンク信号ＩＮからＶＤ信号を分離する必要は
ない。
出するときの各部信号のタイミング図であり、（ａ）は
フィールド１の検出タイミングを示し、（ｂ）はフィー
ルド２の検出タイミングを示す。図５（ａ），（ｂ）に
示すように、本実施例もＮ逓倍器５とカウンタ６につい
ては、前述した図１における第一の実施例と同様の機能
を有している。また、出力回路１５は２つのＤ・Ｆ／Ｆ
１６，１７の出力をＡＮＤゲート１８を介して出力する
ことにより、フィールド識別信号ＯＵＴの立上りは第２
のタイミング出力Ｓ６によって決まり、立下りは第１の
タイミング出力Ｓ５によって決まる。本実施例では、電
源投入時にＤ・Ｆ／Ｆ１７の初期値を設定する必要があ
るが、切り込みパルスＳ１でカウンタ６をリセットする
とき、図５（ｂ）に示すフィールド２でのみカウンタ６
が２５５になる。従って、このとき第３のタイミング信
号Ｓ７を発生してＤ・Ｆ／Ｆ１７をセットするようにし
ている。尚、本実施例の場合、信号分離回路１３はコン
ポジットシンク信号ＩＮからＶＤ信号を分離する必要は
ない。
【００２１】
【発明の効果】以上説明したように、本発明の映像信号
のフィールド識別信号発生回路は、映像信号に基づくコ
ンポジットシンク信号から水平同期信号および切り込み
パルスを分離する信号分離回路と、この水平同期信号を
逓倍する偶数逓倍器および計数するカウンタと、これら
偶数逓倍器およびカウンタの各出力よりタイミング信号
を作成するタイミング信号発生回路と、前記水平同期信
号に基づくフィールド信号をラッチし且つタイミング信
号発生回路の出力をタイミング入力とするラッチ手段に
よりフィールド識別信号を出力する出力回路とを有する
ことにより、タイミング発生回路を所望のタイミングに
設定することができるので、任意のタイミングで切り換
わるフィールド識別信号を発生することができるという
効果があり、またフィールド識別にあたり、垂直同期信
号の分離を不要にできるという効果もある。
のフィールド識別信号発生回路は、映像信号に基づくコ
ンポジットシンク信号から水平同期信号および切り込み
パルスを分離する信号分離回路と、この水平同期信号を
逓倍する偶数逓倍器および計数するカウンタと、これら
偶数逓倍器およびカウンタの各出力よりタイミング信号
を作成するタイミング信号発生回路と、前記水平同期信
号に基づくフィールド信号をラッチし且つタイミング信
号発生回路の出力をタイミング入力とするラッチ手段に
よりフィールド識別信号を出力する出力回路とを有する
ことにより、タイミング発生回路を所望のタイミングに
設定することができるので、任意のタイミングで切り換
わるフィールド識別信号を発生することができるという
効果があり、またフィールド識別にあたり、垂直同期信
号の分離を不要にできるという効果もある。
【図１】本発明の第一の実施例を示す映像信号のフィー
ルド識別信号発生回路図である。
ルド識別信号発生回路図である。
【図２】図１に示す信号分離回路図である。
【図３】図１における二つのフィールドを検出するとき
の各部信号のタイミング図である。
の各部信号のタイミング図である。
【図４】本発明の第二の実施例を示す映像信号のフィー
ルド識別信号発生回路図である。
ルド識別信号発生回路図である。
【図５】図４における二つのフィールドを検出するとき
の各部信号のタイミング図である。
の各部信号のタイミング図である。
【図６】従来の一例を示すフィールド識別信号発生回路
図である。
図である。
【図７】図６における二つのフィールドを検出するとき
の各部信号のタイミング図である。
の各部信号のタイミング図である。
【図８】図６における信号分離回路図である。
【図９】図８における各部信号のタイミング図である。
１，１３ 信号分離回路
２，１５ 出力回路
３ フィールド識別回路
４，１６，１７ Ｄ型フリップ・フロップ（Ｄ・
Ｆ／Ｆ） ５ Ｎ（偶数）逓倍器 ６ カウンタ ７，１４ タイミング発生回路 ８ エッヂ検出回路 ９，１０，１８ ゲート回路 １１ 単安定マルチバイブレータ（ＭＭＶ）回路
１２ 反転器 Ｓ１ 切り込みパルス ＩＮ コンポジットシンク入力信号ＯＵＴ
フィールド識別出力信号ＨＤ 水平同期信号 ＶＤ 垂直同期信号
Ｆ／Ｆ） ５ Ｎ（偶数）逓倍器 ６ カウンタ ７，１４ タイミング発生回路 ８ エッヂ検出回路 ９，１０，１８ ゲート回路 １１ 単安定マルチバイブレータ（ＭＭＶ）回路
１２ 反転器 Ｓ１ 切り込みパルス ＩＮ コンポジットシンク入力信号ＯＵＴ
フィールド識別出力信号ＨＤ 水平同期信号 ＶＤ 垂直同期信号
Claims (2)
- 【請求項１】 映像信号に基づき抽出されたコンポジ
ットシンク入力信号から水平同期信号および切り込みパ
ルスを分離する信号分離回路と、前記水平同期信号を入
力とする偶数逓倍器と、前記水平同期信号をクロック入
力とし且つ前記切り込みパルスをリセット入力にするカ
ウンタと、前記偶数逓倍器および前記カウンタの出力を
入力するタイミング発生回路と、前記タイミング発生回
路の出力をタイミング入力するラッチ手段によりフィー
ルド識別信号を出力する出力回路とを有することを特徴
とする映像信号のフィールド識別信号発生回路。 - 【請求項２】 前記出力回路は、フィールド識別回路
と前記フィールド識別回路の出力をラッチするラッチ手
段とから構成されることを特徴とする請求項１記載の映
像信号のフィールド識別信号発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP299091A JPH04241578A (ja) | 1991-01-16 | 1991-01-16 | 映像信号のフィールド識別信号発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP299091A JPH04241578A (ja) | 1991-01-16 | 1991-01-16 | 映像信号のフィールド識別信号発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04241578A true JPH04241578A (ja) | 1992-08-28 |
Family
ID=11544820
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP299091A Pending JPH04241578A (ja) | 1991-01-16 | 1991-01-16 | 映像信号のフィールド識別信号発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04241578A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002247409A (ja) * | 2001-02-22 | 2002-08-30 | Matsushita Electric Ind Co Ltd | フィールド判別方法、フィールド判別回路、及びフィールド判別装置 |
-
1991
- 1991-01-16 JP JP299091A patent/JPH04241578A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002247409A (ja) * | 2001-02-22 | 2002-08-30 | Matsushita Electric Ind Co Ltd | フィールド判別方法、フィールド判別回路、及びフィールド判別装置 |
| JP4679735B2 (ja) * | 2001-02-22 | 2011-04-27 | パナソニック株式会社 | フィールド判別方法、フィールド判別回路、及びフィールド判別装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2901880B2 (ja) | 垂直同期信号分離回路 | |
| EP0327228B1 (en) | Sync pulse separation circuitry | |
| JPH04241578A (ja) | 映像信号のフィールド識別信号発生回路 | |
| JPH05219405A (ja) | 映像信号処理回路 | |
| JP3024725B2 (ja) | スキューパルス検出回路 | |
| JP2642242B2 (ja) | パイロットバーストゲートパルス発生装置 | |
| KR100213017B1 (ko) | 신호 방식 판별회로 | |
| JPH1188720A (ja) | 同期信号生成装置およびそれを用いたフィールド判定装置 | |
| JPS63272177A (ja) | フイ−ルド判別回路 | |
| JP2789616B2 (ja) | 垂直自動同期回路 | |
| JP2577359B2 (ja) | 垂直同期信号の周波数判別回路 | |
| JP2963915B2 (ja) | 同期分離回路 | |
| KR0160119B1 (ko) | 블랭킹신호 및 필드구별신호 검출회로 | |
| KR950002212Y1 (ko) | 수직동기 분리회로 | |
| JP2506649B2 (ja) | 垂直同期装置 | |
| JPH0218636B2 (ja) | ||
| JPH04227164A (ja) | 垂直同期信号分離回路 | |
| KR0136468B1 (ko) | 수직 동기신호 분리 회로 | |
| KR0182002B1 (ko) | 디지탈 방식의 팔/메세캄 판별회로 | |
| JPH0685586B2 (ja) | ディジタル相関表示器およびカラーテレビジョン受像機における信号処理装置 | |
| KR920001109B1 (ko) | Vdp정지신호 검출회로 | |
| JPH04180365A (ja) | ノイズパルス除去回路 | |
| JPH03235483A (ja) | ゴーストキャンセラ基準信号検出回路 | |
| JP2604424B2 (ja) | 同期分離回路 | |
| JP3024726B2 (ja) | ハーフキラー回路 |