JPH1188720A - 同期信号生成装置およびそれを用いたフィールド判定装置 - Google Patents

Abstract

(57)【要約】 【課題】 従来のフィールド判定装置では、起動時等の
同期の取り易さを考慮して位相比較回路２の出力停止期
間を短めに設定していたが、これでは内部同期信号がノ
イズによりビデオ信号の等化パルスに同期してしまうと
いう問題を防止できなかった。その結果、フィールド判
定を誤っていた。 【解決手段】 通常は短い出力停止期間を使用するとと
もに、上記等化パルスのある同期サイクルおよびその前
のサイクルでは長い出力停止期間を設定するようにした
出力制御回路４を設けた。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明はテレビジョン放送
受信システムやビデオ再生システムなどにおいて利用さ
れる同期信号生成装置およびフィールド判定装置に係
り、詳しくは、テレビジョン放送用のコンポジットビデ
オ信号などの同期信号成分を有する映像入力信号から当
該同期信号成分に同期した同期信号成分を有する内部同
期信号を生成する同期信号生成装置およびこれを利用し
て映像入力信号のフィールド判定を行うフィールド判定
装置に関するものである。

【０００２】

【従来の技術】図４は従来のフィールド判定装置の構成
を示すブロック図である。図において、１はコンポジッ
トビデオ信号（映像入力信号）から水平同期信号成分お
よび垂直同期信号成分を抽出してそれぞれ水平同期信号
および垂直同期信号として出力する同期分離回路であ
り、２は当該水平同期信号および内部同期信号が入力さ
れ、これら各信号に含まれる同期信号成分の入力タイミ
ング差に応じたパルス幅の周期補正パルスを出力する位
相比較回路であり、６は当該周期補正パルスを平滑化し
て当該パルスのパルス幅に応じたレベル信号を出力する
ローパスフィルタであり、７は当該レベル信号に応じた
周波数の信号を出力する電圧制御発振回路であり、８は
当該電圧制御発振回路７から出力される周波数信号を分
周して上記内部同期信号を生成する分周回路であり、５
は当該内部同期信号と上記垂直同期信号とが入力され
て、これらに基づいてフィールド判定を行うフィールド
判定回路であり、４は上記位相制御回路２から上記周期
補正パルスが出力されないように出力停止信号を出力す
る出力制御回路である。

【０００３】ここで、上記コンポジットビデオ信号とし
て、テレビジョン放映用に利用されるＮＴＳＣ（Ｎａｔ
ｉｏｎａｌ Ｔｅｌｅｖｉｓｉｏｎ Ｓｙｓｔｅｍ Ｃ
ｏｍｍｉｔｔｅｅ）方式のコンポジットビデオ信号の信
号構成について説明する。当該ＮＴＳＣ方式のコンポジ
ットビデオ信号は、１つの表示画面を５２５本の水平走
査線にて描画するために、５２５個の水平同期サイクル
を単位とした構成となっている。また、１つの表示画面
は飛び越し走査により表示されるため、２６２．５本の
走査線毎に垂直同期を行うためのパルスが畳重されてい
る。詳しくは、２６２．５本の走査線を１つのフィール
ドと読んだ場合、各フィールドの最初の９個の水平同期
サイクルには、そのサイクルの半分の周期で変化する等
化パルスが畳重されており、特に、４番目から６番目ま
での３つの水平同期サイクルでは当該等化パルスの位相
が１８０度反転した波形となっている。

【０００４】次に動作について説明する。コンポジット
ビデオ信号が上記同期分離回路１に入力されると、当該
同期分離回路１からは当該同期サイクル毎に水平同期信
号が出力される。そして、上記位相比較回路２はこの水
平同期信号の同期信号成分と内部同期信号の同期信号成
分とを比較して、それら同期信号成分の入力タイミング
を判定し、入力タイミングに差がある場合にはその差の
大きさに応じたパルス幅の同期補正パルスを出力する。
このような同期補正パルスが出力されると、上記ローパ
スフィルタ６から出力されるレベル信号のレベルが増減
し、電圧制御発振回路７の発振周波数が変化し、ひいて
は分周回路８から出力される内部同期信号の周波数が変
化する。従って、当該内部同期信号の同期信号成分は、
上記水平同期信号の同期信号成分とその周期と位相とが
一致するように変化し、これによりこれら２つの同期信
号成分の同期化が図られる。

【０００５】他方、上記同期分離回路１からは上記コン
ポジットビデオ信号のフィールドに応じて、垂直同期パ
ルスが出力される。この信号は具体的にはフィールドの
反転した等化パルスの入力タイミングに基づいて生成さ
れる。そして、上記フィールド判定回路５は、当該垂直
同期パルスの上記内部同期信号の同期信号成分に対する
位相を判断し、これらの位相関係からフィールド判定を
行う。具体的には、図５（ａ）と（ｂ）とを比較すれば
わかるように、各フィールドの長さが２６２．５個分の
水平同期サイクルで構成されているため、上記内部同期
信号の同期サイクルが当該水平同期サイクルに完全に同
期した状態では、１番目のフィールドにおける垂直同期
パルスと当該同期信号成分との位相関係と２番目のフィ
ールドにおけるこれらの位相関係とは１／２同期サイク
ル分だけずれることになり（図５（ａ），（ｂ）を参
照）、上記垂直同期パルスの直後に上記内部同期信号の
同期信号成分が入力されるような場合（図５（ａ））に
は１番目のフィールドと判断し、上記垂直同期パルスの
直前に上記内部同期信号の同期信号成分が入力されるよ
うな場合（図５（ｂ））には２番目のフィールドと判断
する。

【０００６】なお、上記位相比較回路２には、同図に示
すように、出力制御回路４から所定の長さの出力停止信
号が入力され、これにより上記水平同期サイクルの途中
に畳重された等化パルスに同期させるような同期補正パ
ルスを出力しないように制御されている。

【０００７】そして、このようなフィールド判定装置が
組み込まれたテレビジョン放送受信システムやビデオ再
生システムなどでは、当該水平同期信号や垂直同期信号
を基にランプ波などを生成し、当該ランプ波で陰極線管
などの表示装置を駆動しつつ、上記コンポジットビデオ
信号を基に陰極線に電圧を加え、当該表示装置を走査し
て再生画像を表示している。

【０００８】

【発明が解決しようとする課題】従来のフィールド判定
装置は以上のように構成されているので、上記コンポジ
ットビデオ信号などに畳重されたノイズに起因して、コ
ンポジットビデオ信号に対して上記内部同期信号の周期
が１／２同期サイクル分ずれてしまうことを防止できな
いなどの課題があった。

【０００９】以下、具体的に説明する。あらゆるノイズ
を効果的に一律に除去して誤動作を防止しようとした場
合には、同期サイクルのほぼ全体に渡って出力停止信号
を出力するようにしてしまえばよい。しかしながら、上
記出力停止信号を同期サイクルのほぼ全体に渡って出力
するように設定してしまうと、今度は、装置の起動時や
コンポジットビデオ信号を切り換えた時などの当該コン
ポジットビデオ信号と上記内部同期信号との同期が全く
とれていない場合において、当該コンポジットビデオ信
号の同期信号成分を検出し難く、極端な場合には同期を
全くとることができない場合も生じてしまう。従って、
上記出力停止信号の出力期間はこのような実用性を考慮
して比較的短めに設定される。

【００１０】これに対して、上記コンポジットビデオ信
号には上述したように同期サイクルの半分の周期ごとに
等化パルスが入力される期間がある。そして、この等化
パルスの入力期間において（つまり各フィールドの１〜
９番目の同期サイクルにおいて）ノイズが混入してしま
った場合、上記出力停止期間以外の期間であれば上記位
相比較回路や同期分離回路は当該ノイズを同期信号成分
と誤認してこれに対して同期を図るように動作する。そ
して、上述したように従来の出力停止信号の出力期間は
比較的短く設定されるため、場合によっては上記誤認識
に基づく同期補正パルスのパルス幅は大きいものとな
り、上記内部同期信号の同期信号成分は大きく変化して
しまうこともある。また、このように同期信号成分の周
期が大きく変化してしまうと、従来の出力停止信号の出
力期間は比較的短く設定されるため、上記同期サイクル
の途中にある等化パルスに対して同期化されてしまう。
その結果、当該等化パルスの後にくるフィールド判定時
には、コンポジットビデオ信号に対して上記内部同期信
号の周期が１／２同期サイクル分ずれることになり、フ
ィールド判定装置は１番目のフィールドと２番目のフィ
ールドとを誤って判断してしまうことになる。

【００１１】そこで、特開平５−５６３０４号公報に開
示されたフィールド判定装置のように、上記等化パルス
の入力期間においては（つまり各フィールドの１〜９番
目の同期サイクルにおいては）上記出力停止信号を出力
し続けるように構成することが考えられる。

【００１２】しかしながら、このような技術を用いて
も、上記等化パルスの入力期間の直前にノイズが混入し
てしまった場合などにおいては、そのノイズに応じて同
期制御がなされ、同期サイクルの途中にある等化パルス
に対して上記内部同期信号が同期化されてしまい、十分
に上記内部同期信号の等化パルスへの同期化を防止でき
ない。

【００１３】しかも、上記技術では、等化パルスの入力
期間においては実際に同期して動作しているのか不明で
あり、そのような長い期間の間では微妙な同期誤差であ
っても累積するのでフィールド判定タイミングがずれて
フィールド判定や同期サイクルを誤ってしまったり、更
には、その後同期制御を再開した際にも直ぐに同期を取
ることができないといった二次的な問題が生じてしまう
ことがある。

【００１４】この発明は以上のような課題を解決するた
めになされたもので、装置の起動時やコンポジットビデ
オ信号を切り換えた時などにおいて当該コンポジットビ
デオ信号と上記内部同期信号との同期を容易に図ること
ができ、しかも、同期サイクルの途中にある等化パルス
に対して上記内部同期信号が同期化されてしまうことが
ない同期信号生成装置を得ることを目的とする。

【００１５】また、この発明は同期サイクルの途中にあ
る等化パルスに対して上記内部同期信号が同期化されて
しまうことによりフィールド判定を誤ってしまうことが
ないフィールド判定装置を得ることを目的とする。

【００１６】

【課題を解決するための手段】この発明に係る同期信号
生成装置は、出力制御回路が、映像入力信号の同期サイ
クル毎に当該サイクルよりも短い期間となる上記出力停
止信号を出力し、しかも、上記いずれかの同期信号成分
に基づいて映像入力信号の同期サイクルを判断して、少
なくとも、１／２同期サイクル毎に同期信号成分が含ま
れる同期サイクル、および、当該同期サイクルの１つ前
の同期サイクルにおいては、他の同期サイクルに比べて
上記出力停止信号の出力期間を長く出力するものであ
る。

【００１７】この発明に係る同期信号生成装置は、出力
制御回路が、各同期サイクル毎に各出力停止期間に対応
する複数のカウントを行って、当該各カウント期間の長
さに応じた複数のカウント信号を出力する期間カウンタ
と、当該複数のカウント信号のなかから１つを択一的に
選択して出力停止信号として出力するセレクタとを有す
るものである。

【００１８】この発明に係る同期信号生成装置は、出力
制御回路が、同期信号成分によりセットされるフラグレ
ジスタと、当該フラグレジスタをリセットするとととも
に当該リセットの回数に応じて切換データを出力する演
算手段と、当該切換データに応じた選択信号を出力する
選択レジスタとを有し、当該選択信号をセレクタへ入力
するものである。

【００１９】この発明に係る同期信号生成装置は、出力
制御回路が、同期信号成分の入力回数に応じて切換パル
スを出力するサイクルカウンタと、当該切換パルスの入
力に応じて選択信号を出力するホールド回路とを有し、
当該選択信号をセレクタへ入力するものである。

【００２０】この発明に係る同期信号生成装置は、出力
制御回路が、同期信号成分の入力回数に応じたカウント
値を出力するカウンタと、各出力停止信号の出力期間の
設定値が設定される複数の期間設定レジスタと、いずれ
かの期間設定レジスタの出力と上記カウンタのカウント
値とを比較し、一致した場合には一致検出パルスを出力
する複数の一致検出回路と、当該複数の一致検出パルス
の入力に応じて選択信号を出力するホールド回路とを有
し、当該選択信号をセレクタへ入力するものである。

【００２１】この発明に係るフィールド判定装置は、１
／２同期サイクル毎に同期信号成分が含まれる同期サイ
クルの後に、映像入力信号あるいはそれを基に生成され
た入力信号と内部同期信号とに基づいてフィールド判定
を行うフィールド判定回路と、上記フィールド判定に係
る同期サイクルよりも前のものであって、且つ、１／２
同期サイクル毎に同期信号成分が含まれる最初の同期サ
イクルよりも、少なくとも３つ以上前の同期サイクルか
ら出力停止信号の出力期間を長く制御する同期信号生成
装置とを有するものである。

【００２２】

【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１によるフ
ィールド判定用集積回路の構成を示すブロック図であ
る。図において、１はコンポジットビデオ信号（映像入
力信号）から水平同期信号成分および垂直同期信号成分
を抽出してそれぞれ水平同期信号および垂直同期信号と
して出力する同期分離回路であり、２は当該水平同期信
号および内部同期信号が入力され、これら各信号に含ま
れる同期信号成分の入力タイミング差に応じたパルス幅
の周期補正パルス（周期補正信号）を出力する位相比較
回路であり、３は当該周期補正パルスが入力され、当該
周期補正パルスのパルス幅に基づいて同期信号成分の周
期が調整された内部同期信号を出力する同期信号発生回
路であり、４は上記位相比較回路２から周期補正パルス
が出力されないように制御する出力停止信号を出力する
出力制御回路であり、５は当該内部同期信号と上記垂直
同期信号とが入力されて、これらに基づいてフィールド
判定を行うフィールド判定回路であり、上記内部同期信
号やフィールド判定結果を他の回路に出力するものであ
る。

【００２３】上記同期信号発生回路３は、上記同期補正
パルスを平滑化して当該パルスのパルス幅に応じたレベ
ル信号を出力するローパスフィルタ６と、当該レベル信
号に応じた周波数の信号を出力する電圧制御発振回路７
と、当該電圧制御発振回路７から出力される周波数信号
を分周して上記内部同期信号を生成する分周回路８とか
らなる。

【００２４】上記出力制御回路４は、２つのカウント出
力を有し、同期サイクル毎にカウントを行って当該カウ
ント期間中は各カウント出力からカウント信号を出力す
るカウンタ回路（期間カウンタ）９と、当該複数のカウ
ント信号のなかから１つを択一的に選択して出力停止信
号として出力するセレクタ１０と、上記内部同期信号の
同期信号成分が入力される度にセットされるフラグレジ
スタ１１と、当該フラグレジスタ１１に対してアクセス
して当該フラグをリセットするとともに、所定の回数リ
セットを行ったら切換パルスを出力する演算手段１２
と、当該切換パルスに応じて上記セレクタに対して切換
信号を出力する選択レジスタ１３とからなる。

【００２５】次に動作について説明する。なお、ここで
は上記コンポジットビデオ信号はＮＴＳＣ方式のものと
する。

【００２６】まず、当該コンポジットビデオ信号が上記
同期分離回路１に入力されると、当該同期分離回路１か
ら水平同期信号が出力される。そして、上記位相比較回
路２は当該水平同期信号の同期信号成分と内部同期信号
の同期信号成分とを比較して、それらの入力タイミング
差がある場合には上記同期補正パルスを出力する。この
ように同期補正パルスが出力されると、当該同期補正パ
ルスによりローパスフィルタ６から出力されるレベル信
号が調整され、電圧制御発振回路７の発振周波数が調整
され、分周回路８から出力される内部同期信号の周波数
も調整される。従って、上記内部同期信号の同期信号成
分は、上記同期補正パルスが出力されなくなるように、
上記コンポジットビデオ信号の同期信号成分に追従して
制御され、当該２つの同期信号成分の同期化が図られ
る。

【００２７】また、上記同期分離回路１がコンポジット
ビデオ信号の等化パルスの位相が逆転すると、それを受
けて垂直同期信号に垂直同期成分が出力される。そし
て、上記フィールド判定回路５は、当該垂直同期成分が
入力された際に（具体的には、フィールドの４番目の同
期サイクルにおいて）、上記内部同期信号の同期信号成
分との位相関係を調べ、上記垂直同期パルスの直後に上
記内部同期信号の同期信号成分が入力されるような場合
には１番目のフィールドと判断し、上記垂直同期パルス
の直前に上記内部同期信号の同期信号成分が入力される
ような場合には２番目のフィールドと判断する。

【００２８】このような状態において、上記出力制御回
路４では、まず、上記内部同期信号の同期信号成分に応
じてフラグレジスタ１１がセットされ、このセット回数
を上記演算手段１２がカウントする。そして、所定の回
数カウントをしたら上記選択レジスタ１３に対して切換
パルスを出力し、この切換パルスを受けて当該選択レジ
スタ１３は切換信号を出力し、上記セレクタ１０は上記
カウンタ回路９の２つのカウント出力から１つを選択
し、これを位相比較回路２に出力する。このような動作
と平行して、当該カウンタ回路９は、同期サイクルに同
期して所定の期間カウント信号を出力しているので、上
記位相比較回路２には同期サイクルに同期して所定の期
間ずつ出力停止信号が入力されることになる。そして、
その間、当該位相比較回路２は、上記内部同期信号と上
記水平同期信号との比較結果（同期補正パルス）の出力
を停止する。

【００２９】そして、本実施の形態１では特に、各フィ
ールドの３つ前の同期サイクルから当該フィールドの９
つ目の同期サイクルまでの間の出力停止信号が、その他
の同期サイクルの出力停止信号よりも長くなるように、
上記セレクタ１０を切り換えた。具体的には、同期信号
成分の立ち下がりタイミングを基準とした場合、その後
約４．５μｓ、その前４．５μｓの間においてのみ同期
補正パルスを出力できるように上記同期サイクルにおい
て出力停止信号を出力した。ちなみに、これ以外の同期
サイクルでは、同期信号成分の立ち下がりタイミングを
基準とした場合、その後、約４．５μｓ、その前１８μ
ｓの間において同期補正パルスを出力できるように上記
同期サイクルにおいて出力停止信号を出力している。ま
た、ＮＴＳＣ方式では１同期サイクルは約６４．５μｓ
となる。

【００３０】その結果、本実施の形態１では、上記等化
パルスの入力期間やその直前の期間においてノイズが混
入しても、４つ目の同期サイクルでは水平同期信号の同
期信号成分と内部同期信号の同期信号成分との同期がと
れており、当該同期サイクルにおいて行うフィールド判
定を誤ってしまうことはなかった。

【００３１】また、起動時などにおいて、上記コンポジ
ットビデオ信号が入力された場合であっても、短い出力
停止信号が出力される同期サイクルにおいて従来と同様
に同期化を図ることができ、容易に同期化を図ることが
できた。

【００３２】以上のように、この実施の形態１では、出
力制御回路が、同期信号成分に基づいて映像入力信号の
同期サイクルを判断するとともに、当該映像入力信号の
同期サイクル毎に当該サイクルよりも短い期間となる上
記出力停止信号を出力するので、内部同期信号と入力信
号との位相比較は各同期サイクルにおいて行なわれる。
従って、内部同期信号の同期信号成分は映像入力信号の
同期信号成分に同期制御される。

【００３３】そして特に、少なくとも、１／２同期サイ
クル毎に同期信号成分が含まれる同期サイクル、およ
び、当該同期サイクルの１つ前の同期サイクルにおいて
は、他の同期サイクルに比べて上記出力停止信号の出力
期間を長くしているので、１／２同期サイクル毎に同期
信号成分が含まれる同期サイクル、および、当該同期サ
イクルの１つ前の同期サイクルにおいてノイズなどがあ
ったとしても、当該ノイズを同期信号成分として誤認し
難い。また、当該ノイズを同期信号成分として誤認した
としても、１／２同期サイクル毎に同期信号成分が含ま
れる同期サイクルにおいては、出力停止期間が長くなっ
ているので、当該同期サイクル途中の等化パルスに同期
制御されてしまうことはない。従って、映像入力信号に
対して１／２同期サイクルずれた状態に内部同期信号が
同期制御されてしまうことはない。

【００３４】逆に、上記同期サイクル以外のサイクルで
は、出力停止期間が従来と同様に短くなっているので、
装置の起動時やコンポジットビデオ信号を切り換えた時
などにおいて当該コンポジットビデオ信号と上記内部同
期信号との同期を容易に図ることができる。

【００３５】また、この実施の形態１では、出力制御回
路を、同期サイクル毎にカウントを行うとともに、当該
カウント期間中はカウント信号を出力する複数のカウン
タと、当該複数のカウント信号のなかから１つを択一的
に選択して出力停止信号として出力するセレクタとを有
する構成としたので、簡易な構成で出力停止期間を各同
期サイクル毎にリアルタイムに切り換えて出力すること
が可能となる。

【００３６】更に、同期信号成分によりセットされるフ
ラグレジスタと、当該フラグレジスタに対してアクセス
して当該フラグをリセットする演算手段とで上記セレク
タの切換を行うようにしたので、ハードウェアの追加を
最小規模に抑えて、出力制御回路を実現することができ
る。

【００３７】実施の形態２．図２はこの発明の実施の形
態２によるフィールド判定装置の構成を示すブロック図
である。図において、１４は内部同期信号に含まれる同
期信号成分をカウントして切換パルスを出力するととも
に、当該カウント値が垂直同期パルスによりリセットさ
れるサイクルカウンタであり、１５は当該切換パルスの
入力に応じて選択信号を出力するフリップフロップ回路
（ホールド回路）であり、当該選択信号をセレクタ１０
に入力する。これ以外の構成は実施の形態１と同様であ
るので同一の符号を付して説明を省略する。

【００３８】次に動作について説明する。同期分離回路
１、位相比較回路２、同期信号発生回路３およびフィー
ルド判定回路５の動作は実施の形態１と同様なので説明
を省略し、出力制御回路４の動作についてのみ説明す
る。

【００３９】まず、上記サイクルカウンタ１４は垂直同
期パルスによりリセットされた後、内部同期信号の同期
信号成分が入力される度に１ずつカウントアップを行
う。そして、当該カウント値が９をカウントしたら、切
換パルスを出力する。すると、これに応じて上記フリッ
プフロップ回路１５はその出力を切り換え、セレクタ１
０から出力される出力停止信号が短い周期のものに切り
換わる。

【００４０】更に、上記サイクルカウンタ１４はカウン
トアップをつづけ、次のフィールドよりも３同期サイク
ルとなる値までカウントしたら、逆の切換パルスを出力
する。すると、これに応じて上記フリップフロップ回路
１５はその出力を切り換え、セレクタ１０から出力され
る出力停止信号が長い周期のものに切り換わる。

【００４１】このようにして、本実施の形態２の出力制
御回路４は出力停止期間の切り換えを、同期サイクルに
同期して切り換えることができる。

【００４２】以上のように、この実施の形態２によれ
ば、上記出力制御回路をハードウェアで実現したので、
映像入力信号に対して１／２同期サイクルずれた状態に
内部同期信号が同期制御されてしまうことはなく、しか
も、装置の起動時やコンポジットビデオ信号を切り換え
た時などにおいて当該コンポジットビデオ信号と上記内
部同期信号との同期を容易に図ることができるだけでな
く、演算手段１２などの負担を軽減することができる。

【００４３】実施の形態３．図３はこの発明の実施の形
態３によるフィールド判定装置の構成を示すブロック図
である。図において、１６は内部同期信号に含まれる同
期信号成分をカウントして出力するとともに、当該カウ
ント値が垂直同期パルスによりリセットされるカウンタ
であり、１７，１８は出力停止期間を切り換える同期サ
イクルの番号が設定される２つの期間設定レジスタであ
り、１９，２０は各期間設定レジスタの出力と上記カウ
ンタのカウント値とを比較し、一致した場合には一致検
出パルスを出力する２つの一致検出回路であり、当該一
致検出パルスをホールド回路１５に入力する。これ以外
の構成は実施の形態２と同様であるので同一の符号を付
して説明を省略する。

【００４４】次に動作について説明する。同期分離回路
１、位相比較回路２、同期信号発生回路３およびフィー
ルド判定回路５の動作は実施の形態２と同様なので説明
を省略し、出力制御回路４の動作についてのみ説明す
る。また、上記２つの期間設定レジスタ１７，１８には
それぞれ「９」および「２６０」をセットした例で説明
する。

【００４５】まず、上記カウンタ１６は垂直同期パルス
によりリセットされた後、内部同期信号の同期信号成分
が入力される度に１ずつカウントアップを行って出力す
る。そして、当該カウント値が「９」をカウントした
ら、一致検出回路１９から一致検出パルスが出力され
る。すると、これに応じて上記フリップフロップ回路１
５はその出力を切り換え、セレクタ１０から出力される
出力停止信号が短い周期のものに切り換わる。

【００４６】更に、上記カウンタ１６はカウントアップ
をつづけ「２６０」をカウントしたら、一致検出回路２
０から一致検出パルスが出力される。すると、これに応
じて上記フリップフロップ回路１５はその出力を切り換
え、セレクタ１０から出力される出力停止信号が長い周
期のものに切り換わる。

【００４７】このようにして、本実施の形態３の出力制
御回路４は出力停止期間の切り換えを、同期サイクルに
同期して切り換えることができる。

【００４８】以上のように、この実施の形態３によれ
ば、上記出力制御回路をハードウェアで実現したので、
映像入力信号に対して１／２同期サイクルずれた状態に
内部同期信号が同期制御されてしまうことはなく、しか
も、装置の起動時やコンポジットビデオ信号を切り換え
た時などにおいて当該コンポジットビデオ信号と上記内
部同期信号との同期を容易に図ることができるだけでな
く、演算手段１２などの負担を軽減することができる。

【００４９】しかも、上記各期間設定レジスタの設定値
を変更することで、出力停止期間を長くする同期サイク
ルを任意に設定することができ、適用機種に応じて最適
な組み合わせを設定することができる。

【００５０】

【発明の効果】以上のように、この発明によれば、出力
制御回路が、映像入力信号の同期サイクル毎に当該サイ
クルよりも短い期間となる上記出力停止信号を出力する
ので、内部同期信号と入力信号との位相比較は各同期サ
イクルにおいて行なわれ、ノイズ等があっても、当該ノ
イズがあった同期サイクルおよびその後のサイクルでは
内部同期信号の同期信号成分は映像入力信号の同期信号
成分に同期制御されるという効果がある。

【００５１】そして特に、上記いずれかの同期信号成分
に基づいて映像入力信号の同期サイクルを判断して、少
なくとも、１／２同期サイクル毎に同期信号成分が含ま
れる同期サイクル、および、当該同期サイクルの１つ前
の同期サイクルにおいては、他の同期サイクルに比べて
上記出力停止信号の出力期間を長く出力するので、これ
らの同期サイクルにノイズなどがあったとしても、当該
ノイズを同期信号成分として誤認し難いという効果があ
る。

【００５２】また、例え当該ノイズを同期信号成分とし
て誤認したとしても、１／２同期サイクル毎に同期信号
成分が含まれる同期サイクルにおいては、出力停止期間
が長くなっているので、同期信号成分が大きく補正され
てしまうことはなく、しかも、次の同期サイクルにおい
て同期サイクルの途中の等化パルスが更に同期信号成分
として認識されてしまうことはないという効果がある。

【００５３】従って、内部同期信号が当該同期サイクル
途中の等化パルスに同期化されてしまうことはない。

【００５４】その他方で、上記同期サイクル以外のサイ
クルでは、出力停止期間が従来と同様に短くなっている
ので、装置の起動時やコンポジットビデオ信号を切り換
えた時などにおいて当該コンポジットビデオ信号と上記
内部同期信号との同期を容易に図ることができるという
効果がある。

【００５５】そして、このように複数の出力停止信号を
出力制御回路から出力させるためにはさまざまな回路構
成が考えられるが、例えば、各同期サイクル毎に各出力
停止期間に対応する複数のカウントを行って、当該各カ
ウント期間の長さに応じた複数のカウント信号を出力す
る期間カウンタと、当該複数のカウント信号のなかから
１つを択一的に選択して出力停止信号として出力するセ
レクタとを有する構成とすれば、簡易な構成で出力停止
期間を各同期サイクル毎にリアルタイムに切り換えて出
力することが可能となるという効果がある。

【００５６】また、当該セレクタの出力選択を適当に行
わせるためにはさまざまな構成が考えられるが、例え
ば、同期信号成分によりセットされるフラグレジスタ
と、当該フラグレジスタをリセットするととともに当該
リセットの回数に応じて切換データを出力する演算手段
と、当該切換データに応じた選択信号を出力する選択レ
ジスタとを有し、当該選択信号をセレクタへ入力するよ
うに構成すればよい。これにより、ハードウェアの追加
を最小規模に抑えて、出力制御回路を実現することがで
きるという効果がある。

【００５７】他にも例えば、同期信号成分の入力回数に
応じて切換パルスを出力するサイクルカウンタと、当該
切換パルスの入力に応じて選択信号を出力するホールド
回路とを有し、当該選択信号をセレクタへ入力する構成
としてもよい。この場合には逆に、ハードウェアにて制
御系を実現させることができ、演算手段などの負担を軽
減することができるという効果がある。

【００５８】更に例えば、同期信号成分の入力回数に応
じたカウント値を出力するカウンタと、各出力停止信号
の出力期間の設定値が設定される複数の期間設定レジス
タと、いずれかの期間設定レジスタの出力と上記カウン
タのカウント値とを比較し、一致した場合には一致検出
パルスを出力する複数の一致検出回路と、当該複数の一
致検出パルスの入力に応じて選択信号を出力するホール
ド回路とを有し、当該選択信号をセレクタへ入力する構
成としてもよい。この場合には、単にハードウェアにて
制御系を実現することができるだけでなく、出力停止期
間を長くする同期サイクルを任意に設定することがで
き、上記相反する問題を最も効果的に解決できるように
調整することができるという効果がある。

【００５９】そして、以上のような同期信号生成装置と
ともにフィールド判定回路を有するフィールド判定装置
では、同期サイクル群の先頭同期サイクルよりも少なく
とも３つ前の同期サイクルから出力停止信号の出力期間
を長くするとよい。これにより、当該同期サイクル群あ
るいはその前にノイズがあったとしても、フィールド判
定用同期サイクルまでには適当に同期した状態に復旧さ
せることができる。従って、同期信号成分と垂直同期信
号との位相関係がずれてしまうことがなく、確実にフィ
ールド判定を行うことができるという効果がある。

【図面の簡単な説明】

【図１】 この発明の実施の形態１によるフィールド判
定用集積回路の構成を示すブロック図である。

【図２】 この発明の実施の形態２によるフィールド判
定用集積回路の構成を示すブロック図である。

【図３】 この発明の実施の形態３によるフィールド判
定用集積回路の構成を示すブロック図である。

【図４】 従来のフィールド判定装置の構成を示すブロ
ック図である。

【図５】 フィールド判定時のタイミングチャートであ
る（（ａ）は１番目のフィールド、（ｂ）は２番目のフ
ィールド）。

【符号の説明】

２ 位相比較回路、３ 同期信号発生回路、４ 出力制
御回路、５ フィールド判定回路、９ カウンタ回路
（期間カウンタ）、１０ セレクタ、１１ フラグレジ
スタ、１２ 演算手段、１３ 選択レジスタ、１４ サ
イクルカウンタ、１５ フリップフロップ回路（ホール
ド回路）、１６ カウンタ、１７，１８期間設定レジス
タ、１９，２０ 一致検出回路。

Claims (6)

【特許請求の範囲】
1. 【請求項１】 映像入力信号あるいはそれを基に生成さ
   れた入力信号、および、内部同期信号が入力され、前者
   の入力信号に含まれる同期信号成分の入力タイミングと
   後者の内部同期信号に含まれる同期信号成分の入力タイ
   ミングとの入力タイミング差に基づき周期補正信号を出
   力する位相比較回路と、 上記周期補正信号が入力され、当該周期補正信号に基づ
   いて上記内部同期信号の同期信号成分の出力周期を調整
   して出力する同期信号発生回路と、 上記位相制御回路から上記周期補正信号が出力されない
   ように制御する出力停止信号を出力する出力制御回路と
   を有し、 上記内部同期信号を上記映像入力信号に同期した信号と
   して出力する同期信号生成装置において、 上記出力制御回路は、当該映像入力信号の同期サイクル
   毎に当該サイクルよりも短い期間となる上記出力停止信
   号を出力し、しかも、上記いずれかの同期信号成分に基
   づいて映像入力信号の同期サイクルを判断して、少なく
   とも、１／２同期サイクル毎に同期信号成分が含まれる
   同期サイクル、および、当該同期サイクルの１つ前の同
   期サイクルにおいては、他の同期サイクルに比べて上記
   出力停止信号の出力期間を長く出力することを特徴とす
   る同期信号生成装置。
2. 【請求項２】 出力制御回路は、各同期サイクル毎に各
   出力停止期間に対応する複数のカウントを行って、当該
   各カウント期間の長さに応じた複数のカウント信号を出
   力する期間カウンタと、当該複数のカウント信号のなか
   から１つを択一的に選択して出力停止信号として出力す
   るセレクタとを有することを特徴とする請求項１記載の
   同期信号生成装置。
3. 【請求項３】 出力制御回路は、同期信号成分によりセ
   ットされるフラグレジスタと、当該フラグレジスタをリ
   セットするととともに当該リセットの回数に応じて切換
   データを出力する演算手段と、当該切換データに応じた
   選択信号を出力する選択レジスタとを有し、当該選択信
   号をセレクタへ入力することを特徴とする請求項２記載
   の同期信号生成装置。
4. 【請求項４】 出力制御回路は、同期信号成分の入力回
   数に応じて切換パルスを出力するサイクルカウンタと、
   当該切換パルスの入力に応じて選択信号を出力するホー
   ルド回路とを有し、当該選択信号をセレクタへ入力する
   ことを特徴とする請求項２記載の同期信号生成装置。
5. 【請求項５】 出力制御回路は、同期信号成分の入力回
   数に応じたカウント値を出力するカウンタと、各出力停
   止信号の出力期間の設定値が設定される複数の期間設定
   レジスタと、いずれかの期間設定レジスタの出力と上記
   カウンタのカウント値とを比較し、一致した場合には一
   致検出パルスを出力する複数の一致検出回路と、当該複
   数の一致検出パルスの入力に応じて選択信号を出力する
   ホールド回路とを有し、当該選択信号をセレクタへ入力
   することを特徴とする請求項２記載の同期信号生成装
   置。
6. 【請求項６】 請求項１記載の同期信号生成装置と、１
   ／２同期サイクル毎に同期信号成分が含まれる同期サイ
   クルの後に、映像入力信号あるいはそれを基に生成され
   た入力信号と内部同期信号とに基づいてフィールド判定
   を行うフィールド判定回路とを有するフィールド判定装
   置において、 上記同期信号生成装置は、上記フィールド判定に係る同
   期サイクルよりも前であって、且つ、１／２同期サイク
   ル毎に同期信号成分が含まれる最初の同期サイクルより
   も、少なくとも３つ以上前の同期サイクルから出力停止
   信号の出力期間を長くすることを特徴とするフィールド
   判定装置。