JP3840803B2 - 信号処理装置 - Google Patents
信号処理装置 Download PDFInfo
- Publication number
- JP3840803B2 JP3840803B2 JP14416998A JP14416998A JP3840803B2 JP 3840803 B2 JP3840803 B2 JP 3840803B2 JP 14416998 A JP14416998 A JP 14416998A JP 14416998 A JP14416998 A JP 14416998A JP 3840803 B2 JP3840803 B2 JP 3840803B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- counter
- clock
- value
- vertical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/06—Generation of synchronising signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
- Details Of Television Scanning (AREA)
- Transforming Electric Information Into Light Information (AREA)
Description
【0001】
【発明の属する技術分野】
この発明は、テレビジョン信号の垂直ブランキング信号の「始まり」と「終わり」の位置を設定することができる信号処理装置に関する。
【0002】
【従来の技術】
テレビジョン(以下、TVと称する)の偏向システムにおいて、水平駆動(H_DRV)信号や垂直駆動(V_DRV)信号を作成している回路ブロックは、それらと同時に垂直ブランキング信号も作成している。従来TVセットとしては、これはNTSC信号が映るTV、これはPAL信号が映るTV、というようにほぼ映る信号規格が決まっていた。そのため、映像をブランキングすべきタイミングが選択できれば問題が無かった。
【0003】
しかしながら、最近になって、幾つかの信号規格が映るTVとしてポイントスキャンTVや、偏向可能な範囲であればどんな信号規格でも映るマルチスキャンTVが出てきており、その様々な信号規格に対応できるように、垂直ブランキング信号のタイミングも自由に設定できるものが求められるようになってきた。
【0004】
垂直ブランキング信号を作成する上で必要なタイミングは、垂直ブランキング信号の「始まり」と「終わり」である。「始まり」はTV画面の下部の映像を隠すためのタイミングであり、「終わり」はTV画面の上部の映像を隠すためのタイミングである。
【0005】
ここで、技術的には「終わり」のタイミングを作成するのは簡単である。図9に示すように、垂直同期信号(Vsync)をスタートとして、水平同期信号(Hsync)をカウントするカウンタを用意し、そのカウンタのカウント値がある値になったときに、「終わり」のタイミングパルス等を出せばよい。
【0006】
一方、「始まり」のタイミングを作成するのは難しい。図10に示すように、映る映像信号の規格が1つであれば、上述のカウンタの最後の値(垂直同期信号直前の値)が分かるため、その値から逆算したポイントを「始まり」の値とすることができた。しかしながら、映すことができる映像信号の規格が様々であると、上述のカウンタの最後の値が幾つになるか分からない。そのため、逆算してタイミングを作成することができない。やむなく垂直同期信号の「始まり」を垂直ブランキング信号の「始まり」とせざるをえず、垂直ブランキング信号の「始まり」タイミングとしては、垂直同期信号より早いタイミングで作成するのが難しく、自由度が全く無かった。
【0007】
【発明が解決しようとする課題】
しかしながら、最近のTVは、図11Aに示すように、画面の横:縦の比率が4:3のTVに16:9の映像信号を映したり、逆に図11Bに示すように、16:9のワイドTVに4:3の映像信号を2画面横に並べて映したりと、ラスター走査をアンダースキャンとなるようにして映すようなことが頻繁に行われるようになった。これまでのように、オーバースキャンだけの場合、垂直ブランキング信号のタイミングがある程度いいかげんでも許されていたが、このようにアンダースキャンとなる時は、垂直ブランキング信号のタイミングがそのまま見えてしまう。このため、そのタイミングが非常に重要となり、そのタイミングの選択にも自由度が必要となってきた。
【0008】
さらに、インターレース信号を強制的にノンインターレース信号の状態にロックさせたり、またはその逆で、ノンインターレース信号を強制的にインターレース信号の状態にロックさせるようなイレギュラーなモードには対応できなかった。
【0009】
従って、この発明の目的は、どのような入力信号であっても、垂直ブランキング信号の「始まり」と「終わり」の位置を垂直同期信号間のライン数に関係なく設定することができる信号処理装置を提供することにある。
【0010】
さらに、この発明の他の目的は、強制的にロックされたインターレース信号またはノンインターレース信号に対応することができる信号処理装置を提供することにある。
【0011】
【課題を解決するための手段】
請求項1に記載の発明は、入力されるテレビジョン信号の垂直ブランキング信号を設定することができる信号処理装置において、水平同期信号に同期し、水平同期信号以上のクロックで動作する所定のクロックに従って、第1の値からカウントアップする第1のカウンタと、所定のクロックに従って、第2の値からカウントダウンする第2のカウンタとを有し、垂直同期信号および水平同期信号からなる所定のタイミングで第1のカウンタのカウント値をリセットする直前に、第2のカウンタがカウント値を第2の値としてロードし、第2のカウンタのカウント値は、第2の値がロードされる直前に、第1の値となるようにしたことを特徴とする信号処理装置である。
【0012】
請求項2に記載の発明は、入力されるテレビジョン信号の垂直ブランキング信号を設定することができる信号処理装置において、水平同期信号に同期し、水平同期信号以上のクロックで動作する第1のクロックと、フィールド信号とに基づいて、第2のクロックを生成するクロック生成手段と、第2のクロックに従って、第1の値からカウントアップする第1のカウンタと、第1のクロックに従って、第2の値からカウントダウンする第2のカウンタとを有し、垂直同期信号および第2のクロックからなる所定のタイミングで第1のカウンタのカウント値をリセットする直前に、第2のカウンタがカウント値を第2の値としてロードするようにしたことを特徴とする信号処理装置である。
【0013】
アップカウンタのリセットを掛ける直前のカウント値をダウンカウンタへロードし、ロードされたカウント値からカウントダウンするようし、ダウンカウンタが所定の値となるときに、垂直ブランキング信号の「始まり」とし、その後、アップカウンタが所定の値となるときに、垂直ブランキング信号の「終わり」とする。また、フィールド信号を用いることによって、1/2水平区間分ずれるタイミングを水平同期信号に固定することによって、強制ノンインターレースモードおよび強制インターレースモードに対応することができる。
【0014】
【発明の実施の形態】
以下、この発明の第1の実施形態について図面を参照して説明する。図1は、この発明が適用された第1の実施形態を示す。1で示す入力端子から2fhクロックが供給される。2fhクロックは、水平周波数fhの2倍の周波数のクロックである。2fhクロックは、アップカウンタ3のクロック端子、Dフリップフロップ6のクロック端子およびダウンカウンタ8のクロック端子に供給される。入力端子2から垂直同期信号(Vsync)が供給される。垂直同期信号は、Dフリップフロップ6のD(データ入力)端子およびダウンカウンタ8のロード端子に供給される。Dフリップフロップ6のQ(出力)端子からアップカウンタ3のクリア端子にデータが供給される。
【0015】
アップカウンタ3では、2fhクロックに従ってカウント値がカウントアップされる。そのカウント値は、EX−ORゲート5の一方の入力端子およびダウンカウンタ8へ供給される。垂直ブランキング信号の「終わり」の設定に用いられるレジスタ4は、図示しないがバスラインを介してマイコンと接続される。そのマイコンから垂直ブランキング信号の「終わり」の値が設定される。設定されたその値は、EX−ORゲート5の他方の入力端子へ供給される。EX−ORゲート5では、アップカウンタ3からのカウント値と、レジスタ4からの値との排他的論理和が行われる。その結果、一致したときに、全てのビットが '0' のデータが出力端子7から出力される。この出力されるデータは、垂直ブランキング信号の「終わり」のタイミングに使用される。
【0016】
ダウンカウンタ8では、2fhクロックに従って、アップカウンタ3から供給されたカウント値がカウントダウンされる。そのカウント値は、EX−ORゲート10の一方の入力端子へ供給される。垂直ブランキング信号の「始まり」の設定に用いられるレジスタ9は、図示しないがバスラインを介してマイコンと接続される。そのマイコンから垂直ブランキング信号の「始まり」の値が設定される。設定されたその値は、EX−ORゲート10の他方の入力端子へ供給される。EX−ORゲート10では、ダウンカウンタ8からのカウント値と、レジスタ9からの値との排他的論理和が行われる。その結果、一致したときに、全てのビットが '0' のデータが出力端子11から出力される。この出力されるデータは、垂直ブランキング信号の「始まり」のタイミングに使用される。
【0017】
この第1の実施形態では、最も多い信号規格を考慮し、1垂直同期信号間にカウントされるライン数のカウントが可能なビット数からなるアップカウンタ3およびダウンカウンタ8が用意される。これらのカウンタは、2fhクロックに従って動作しているが、この2fhクロックに限らず、水平同期信号に同期したクロックであればどのようなクロックを用いても良い。アップカウンタ3は、垂直ブランキング信号の「終わり」用のカウンタであり、垂直同期信号を1クロック分遅らせたタイミングでカウント値がリセットされる。しかし、そのリセット値は、 '0' ではなく、 '1' としてカウントアップを行う。カウントアップ中のカウント値は、垂直ブランキング信号の「終わり」のタイミングを作成するために使用される。そして、次の垂直同期信号でカウンタがリセットされる1クロック前の垂直同期信号のタイミングで、アップカウンタ3のカウント値がダウンカウンタ8へロードされる。ダウンカウンタ8は、ロードされたカウント値からカウントダウンを行う。
【0018】
垂直ブランキング信号の「始まり」と「終わり」の第1の実施形態のタイミングチャートを図2に示す。図2に示した例は、1垂直同期信号間のライン数として262.5ラインの場合を示した。図2中アップカウント値と示したデータがアップカウンタ3において、カウントされるカウント値である。カウント値は、2fhクロックに従って動作しているため、1垂直同期信号間に525となる。垂直同期信号の立ち上がりタイミングの次の水平同期信号でカウント値がリセットされ、カウントアップを行う。そして、次の垂直同期信号のリセット直前に、現在入力されている信号のライン数の倍数がアップカウンタ3のカウント値として得られるが、その瞬間にダウンカウンタ8がそのカウント値をロードし、その値からカウントダウンを行う。
【0019】
この関係を繰り返すと、ダウンカウンタ8のカウント値は、アップカウンタ3からカウント値をロードする直前でちょうど '1' となり、ちょうどアップカウンタ3のカウント値をタイミング的に逆にしたようなカウント値が現れる。図2のタイミングチャートから分かるように525を中心に対称的となる。ここで、アップカウンタ3のリセット値を '1' としたのは、この525のデータの位置の垂直同期信号の立ち上がりのポイントを仮想的に '0' とするためで、垂直ブランキング信号を作成する際、垂直同期信号の立ち上がりからいくつ目の水平同期信号であるかを定めるのに非常に便利なためである。
【0020】
この図2に示す一例では、1垂直同期信号間のライン数が262.5ラインとなるので、隣り合う垂直同期信号区間ではカウント値と水平同期信号の位相関係が1/2水平区間ずれる。例えば最初の垂直同期信号間では、図2Aに示すように、水平同期信号の立ち上がりに同期し、カウント値は、1、2、・・・、524、525とカウントアップされる。そして、次の垂直同期信号間では、図2Bに示すように、水平同期信号の立ち上がりから1/2水平区間ずれて同期し、カウント値は、1、2、・・・、524、525とカウントアップされる。
【0021】
カウント値が '0' となるときに、垂直ブランキング信号の「終わり」および「始まり」のタイミング信号を出力するようにマイコンからバスラインを介してレジスタ4および9に設定したときの、一例のタイミングチャートを図3に示す。このとき、アップカウンタ3のリセット値を '0' とし、図3に示すようにアップカウンタ3のカウント値が '0' を示したタイミングで垂直ブランキング信号の「終わり」が作られる。同様に、ダウンカウンタ8のリセット値も '0' とし、ダウンカウンタ8のカウント値が '0' を示したタイミングで垂直ブランキング信号の「始まり」が作られる。垂直ブランキング信号を垂直同期信号の前側 '0' から後ろ側 '0' までとしても、垂直ブランキング信号としては1水平区間分の幅を持ち、設定値と垂直ブランキング信号の幅にオフセット分の差ができる。
【0022】
カウント値が '1' となるときに、垂直ブランキング信号の「終わり」および「始まり」のタイミング信号を出力する一例のタイミングチャートを図4に示す。このとき、アップカウンタ3およびダウンカウンタ8のリセット値を '1' とした場合、垂直ブランキング信号を垂直同期信号の前側 '1' から後ろ側 '1' までと設定する。垂直ブランキング信号としては設定値通りに、2fhクロックで垂直同期信号の前側 '1' から後ろ側 '1' と、1水平区間分の幅を持ち、設定値と垂直ブランキング信号の幅が一致する。
【0023】
このように、垂直同期信号のLライン前からMライン後までブランキングとするような場合、垂直同期信号のLライン前は、ダウンカウンタ8を使用して「始まり」のタイミング信号を作成し、垂直同期信号のMライン後は、アップカウンタ3を使用して「終わり」のタイミング信号を作成することができる。すなわち、自由にブランキング信号を作成することができる。
【0024】
次に、上述した第1の実施形態をさらに改良した、この発明の第2の実施形態について説明する。さらに、特殊なモードとして、強制ノンインターレースモード、強制インターレースモードというモードを作成する場合がある。この強制ノンインターレースモードは、テキスト映像やゲームの一部の画面で、インターレース信号であるが、強制的にノンインターレース信号となるようにロックするモードである。また、強制インターレースモードは、その逆でノンインターレース信号であるが、強制的にインターレース信号となるようにロックするモードである。
【0025】
インターレース信号を強制的にノンインターレース信号となるようにロックした強制ノンインターレースモードの一例のタイミングチャートを図5に示す。入力されたインターレース信号に普通にロックすると、垂直駆動(V_DRV)信号のリセットタイミングは、水平同期信号に同期→水平同期信号から1/2水平区間ずれて同期→水平同期信号に同期、というように、1垂直同期信号間毎に1/2水平区間分ずれる。よって強制的に、全てのリセットタイミングを水平同期信号に同期させている。具体的には、図5中aで示す水平同期信号に同期して垂直駆動信号をリセットすると、次の垂直駆動信号は、図5中bで示す位置でリセットとなるが、強制的に、図5中cで示す位置でリセットされる。同様に、全てのリセットタイミングを水平同期信号から1/2水平区間ずれて同期させる強制ノンインターレースモードもある。また、ノンインターレース信号の入力を同様に、強制的に1垂直同期信号毎に1/2水平区間分ずれるようにして垂直駆動信号のリセットを行う強制インターレースモードもある。
【0026】
このような場合、第1の実施形態に示すシステムを用いて、そのまま垂直ブランキング信号を作成すると、図6に示すタイミングチャートのようになる。この図6に示すタイミングチャートは、垂直同期信号の3ライン前から3ライン後までを垂直ブランキング信号とする場合の一例である。図6中aで示す水平同期信号でカウント値がリセットされる。この設定で、あるフィールドの垂直同期信号では、垂直ブランキング信号がアップカウンタ3のカウント値が523のとき「始まり」となり、3のとき「終わり」となるが、次の垂直同期信号では、カウント値が521のとき「始まり」となり、3のとき「終わり」となる。すなわち、垂直ブランキング信号が「終わり」のタイミングに関しては同時であるが、「始まり」のタイミングが異なるので、映像信号にブランキングが掛からずにいるライン数が、(523−3)/2=260ラインと、(521−3)/2=259ラインというように1水平区間分のずれがある。すなわち、垂直ブランキング信号の「始まり」のタイミングにも1水平区間分のずれができる。
【0027】
そこで、強制インターレースモードまたは強制ノンインターレースモードが入力されても垂直ブランキング信号の「始まり」および「終わり」を設定することができる第2の実施形態を図7に示す。21で示す入力端子から2fhクロックが供給される。2fhクロックは、クロックカウンタ26、Dフリップフロップ30のクロック端子およびダウンカウンタ33のクロック端子へ供給される。入力端子22から供給されるODD/EVEN信号は、クロックカウンタ26およびスイッチ回路28へ供給される。入力端子23から供給される垂直同期信号は、Dフリップフロップ29のD端子へ供給される。入力端子24から供給されるfhクロックは、水平周波数fhと同じ周波数のクロックであり、スイッチ回路28の一方の入力端子に供給される。入力端子25から供給されるfh_xクロックは、スイッチ回路28の他方の入力端子に供給される。このfh_xクロックは、fhクロックの反転クロックである。
【0028】
クロックカウンタ26では、入力端子22からのODD/EVEN信号と、2fhクロックとからアップカウンタ27で用いられるクロック信号が生成される。生成されたクロック信号は、アップカウンタ27のクロック端子へ供給される。スイッチ回路28では、ODD/EVEN信号に基づいて、fhクロックおよびfh_xクロックの何方か一方が選択される。選択されたfhクロックまたはfh_xクロックは、Dフリップフロップ29のクロック端子へ供給される。Dフリップフロップ29の出力は、Dフリップフロップ30のD端子およびダウンカウンタ34のロード端子へ供給される。Dフリップフロップ30の出力は、アップカウンタ27のクリア端子へ供給される。
【0029】
アップカウンタ27では、クロック端子に供給されるクロック信号に基づいて、カウントアップが行われ、そのカウント値は、EX−ORゲート32の一方の端子へ供給される。レジスタ垂直ブランキング信号の「終わり」の設定に用いられるレジスタ31は、図示しないがバスラインを介してマイコンと接続される。そのマイコンから垂直ブランキング信号の「終わり」の値が設定される。設定されたその値は、EX−ORゲート32の他方の入力端子へ供給される。EX−ORゲート32では、アップカウンタ27からのカウント値と、レジスタ31からの値との排他的論理和が行われる。その結果、一致したときに、全てのビットが '0' のデータが出力端子33から出力される。この出力されるデータは、垂直ブランキング信号の「終わり」のタイミングに使用される。
【0030】
ダウンカウンタ34では、クロック端子に供給される2fhクロックに基づいて、カウントダウンが行われ、そのカウント値は、EX−ORゲート36の一方の端子へ供給される。レジスタ垂直ブランキング信号の「始まり」の設定に用いられるレジスタ35は、図示しないがバスラインを介してマイコンと接続される。そのマイコンから垂直ブランキング信号の「始まり」の値が設定される。設定されたその値は、EX−ORゲート36の他方の入力端子へ供給される。EX−ORゲート36では、ダウンカウンタ34からのカウント値と、レジスタ35からの値との排他的論理和が行われる。その結果、一致したときに、全てのビットが '0' のデータが出力端子37から出力される。この出力されるデータは、垂直ブランキング信号の「始まり」のタイミングに使用される。
【0031】
ここで、Dフリップフロップ29は、強制インターレースモードのタイミングを作成するためのものである。Dフリップフロップ29のクロック端子に供給されるクロック信号は、フィールド毎に切り換えられる。例えば、あるフィールドでfhクロックが入力されているときには、次のフィールドでは、fhクロックの反転クロックであるfh_xクロックが入力される。このように垂直同期信号の入力されるタイミングを垂直同期信号毎に1/2水平区間分ずらすことにより、図5に示すような垂直駆動信号のリセットタイミングおよびアップカウンタ27のリセットタイミングを作成することができる。
【0032】
そして、同時にfhクロックを切り換えるためのODD/EVEN信号をクロックカウンタ26に入力し、アップカウンタ27のクロックのコントロールも行う。そのクロックをコントロールした様子と、そのときのアップカウンタ27、ダウンカウンタ34および垂直ブランキング信号の様子を図8に示す。
【0033】
強制インターレースモードは、垂直同期信号毎に1/2水平区間ずれたタイミングで垂直駆動信号、アップカウンタ27のリセットを行うが、そのリセットが1/2水平区間分遅いタイミングで行うフィールドで、リセット直前に、アップカウンタ31のクロックを1水平区間分止める。この間ダウンカウンタ34は、そのカウント値のロードを行うが、このカウント値をカウントダウンの「始まり」とすることにより、ダウンカウンタ34のカウント値は、そのまま保持される。そして、リセット前にダウンカウンタ34は、そのカウント値のロードを行うが、このカウント値をカウントダウンの「始まり」とすることにより、ダウンカウンタ34のカウント値は図8に示すようになり、垂直同期信号の3ライン前から3ライン後までを垂直ブランキング信号とする。この場合、垂直ブランキング信号は、アップカウンタ27のカウント値で毎垂直同期信号同じように「始まり」が521で、「終わり」が3とすることができる。
【0034】
この第2の実施形態では、入力されたインターレース信号を強制的にノンインターレース信号でロックするようにした強制ノンインターレースモードの一例であるが、入力されたノンインターレース信号を強制的にインターレース信号でロックするようにした強制インターレースモードであっても全く同様である。
【0035】
【発明の効果】
この発明に依れば、垂直ブランキング信号の「始まり」および「終わり」のタイミングを自由に設定できるので、どのような信号規格にでも対応できる。さらに、ライン数を問わず垂直ブランキング信号の「始まり」および「終わり」の設定は垂直同期信号を中心に、前側に幾つの水平同期信号から後ろ側に幾つの水平同期信号まで、といった分かりやすい設定で行うことができる。
【0036】
この発明に依れば、1垂直同期信号毎にライン数が変わるような、強制ロックモードにも対応できるようになり、垂直ブランキング信号の「始まり」および「終わり」を自由に設定できるシステムがどのようなモードでも利用できるようになり、応用範囲を広げることができる。
【図面の簡単な説明】
【図1】この発明が適用される信号処理装置の第1の実施形態を示すブロック図である。
【図2】この発明が適用される信号処理装置の第1の実施形態のタイミングチャートである。
【図3】この発明を適用した一例のタイミングチャートである。
【図4】この発明を適用した他の例のタイミングチャートである。
【図5】この発明を適用した信号処理装置を説明するためのタイミングチャートである。
【図6】この発明を適用した信号処理装置を説明するためのタイミングチャートである。
【図7】この発明が適用される信号処理装置の第2の実施形態を示すブロック図である。
【図8】この発明が適用される信号処理装置の第2の実施形態のタイミングチャートである。
【図9】従来の信号処理装置を説明するためのタイミングチャートである。
【図10】従来の信号処理装置を説明するためのタイミングチャートである。
【図11】アンダースキャンの説明に用いる略線図である。
【符号の説明】
3・・・アップカウンタ、4、9・・・レジスタ、5、10・・・EX−ORゲート、6・・・Dフリップフロップ、8・・・ダウンカウンタ
【発明の属する技術分野】
この発明は、テレビジョン信号の垂直ブランキング信号の「始まり」と「終わり」の位置を設定することができる信号処理装置に関する。
【0002】
【従来の技術】
テレビジョン(以下、TVと称する)の偏向システムにおいて、水平駆動(H_DRV)信号や垂直駆動(V_DRV)信号を作成している回路ブロックは、それらと同時に垂直ブランキング信号も作成している。従来TVセットとしては、これはNTSC信号が映るTV、これはPAL信号が映るTV、というようにほぼ映る信号規格が決まっていた。そのため、映像をブランキングすべきタイミングが選択できれば問題が無かった。
【0003】
しかしながら、最近になって、幾つかの信号規格が映るTVとしてポイントスキャンTVや、偏向可能な範囲であればどんな信号規格でも映るマルチスキャンTVが出てきており、その様々な信号規格に対応できるように、垂直ブランキング信号のタイミングも自由に設定できるものが求められるようになってきた。
【0004】
垂直ブランキング信号を作成する上で必要なタイミングは、垂直ブランキング信号の「始まり」と「終わり」である。「始まり」はTV画面の下部の映像を隠すためのタイミングであり、「終わり」はTV画面の上部の映像を隠すためのタイミングである。
【0005】
ここで、技術的には「終わり」のタイミングを作成するのは簡単である。図9に示すように、垂直同期信号(Vsync)をスタートとして、水平同期信号(Hsync)をカウントするカウンタを用意し、そのカウンタのカウント値がある値になったときに、「終わり」のタイミングパルス等を出せばよい。
【0006】
一方、「始まり」のタイミングを作成するのは難しい。図10に示すように、映る映像信号の規格が1つであれば、上述のカウンタの最後の値(垂直同期信号直前の値)が分かるため、その値から逆算したポイントを「始まり」の値とすることができた。しかしながら、映すことができる映像信号の規格が様々であると、上述のカウンタの最後の値が幾つになるか分からない。そのため、逆算してタイミングを作成することができない。やむなく垂直同期信号の「始まり」を垂直ブランキング信号の「始まり」とせざるをえず、垂直ブランキング信号の「始まり」タイミングとしては、垂直同期信号より早いタイミングで作成するのが難しく、自由度が全く無かった。
【0007】
【発明が解決しようとする課題】
しかしながら、最近のTVは、図11Aに示すように、画面の横:縦の比率が4:3のTVに16:9の映像信号を映したり、逆に図11Bに示すように、16:9のワイドTVに4:3の映像信号を2画面横に並べて映したりと、ラスター走査をアンダースキャンとなるようにして映すようなことが頻繁に行われるようになった。これまでのように、オーバースキャンだけの場合、垂直ブランキング信号のタイミングがある程度いいかげんでも許されていたが、このようにアンダースキャンとなる時は、垂直ブランキング信号のタイミングがそのまま見えてしまう。このため、そのタイミングが非常に重要となり、そのタイミングの選択にも自由度が必要となってきた。
【0008】
さらに、インターレース信号を強制的にノンインターレース信号の状態にロックさせたり、またはその逆で、ノンインターレース信号を強制的にインターレース信号の状態にロックさせるようなイレギュラーなモードには対応できなかった。
【0009】
従って、この発明の目的は、どのような入力信号であっても、垂直ブランキング信号の「始まり」と「終わり」の位置を垂直同期信号間のライン数に関係なく設定することができる信号処理装置を提供することにある。
【0010】
さらに、この発明の他の目的は、強制的にロックされたインターレース信号またはノンインターレース信号に対応することができる信号処理装置を提供することにある。
【0011】
【課題を解決するための手段】
請求項1に記載の発明は、入力されるテレビジョン信号の垂直ブランキング信号を設定することができる信号処理装置において、水平同期信号に同期し、水平同期信号以上のクロックで動作する所定のクロックに従って、第1の値からカウントアップする第1のカウンタと、所定のクロックに従って、第2の値からカウントダウンする第2のカウンタとを有し、垂直同期信号および水平同期信号からなる所定のタイミングで第1のカウンタのカウント値をリセットする直前に、第2のカウンタがカウント値を第2の値としてロードし、第2のカウンタのカウント値は、第2の値がロードされる直前に、第1の値となるようにしたことを特徴とする信号処理装置である。
【0012】
請求項2に記載の発明は、入力されるテレビジョン信号の垂直ブランキング信号を設定することができる信号処理装置において、水平同期信号に同期し、水平同期信号以上のクロックで動作する第1のクロックと、フィールド信号とに基づいて、第2のクロックを生成するクロック生成手段と、第2のクロックに従って、第1の値からカウントアップする第1のカウンタと、第1のクロックに従って、第2の値からカウントダウンする第2のカウンタとを有し、垂直同期信号および第2のクロックからなる所定のタイミングで第1のカウンタのカウント値をリセットする直前に、第2のカウンタがカウント値を第2の値としてロードするようにしたことを特徴とする信号処理装置である。
【0013】
アップカウンタのリセットを掛ける直前のカウント値をダウンカウンタへロードし、ロードされたカウント値からカウントダウンするようし、ダウンカウンタが所定の値となるときに、垂直ブランキング信号の「始まり」とし、その後、アップカウンタが所定の値となるときに、垂直ブランキング信号の「終わり」とする。また、フィールド信号を用いることによって、1/2水平区間分ずれるタイミングを水平同期信号に固定することによって、強制ノンインターレースモードおよび強制インターレースモードに対応することができる。
【0014】
【発明の実施の形態】
以下、この発明の第1の実施形態について図面を参照して説明する。図1は、この発明が適用された第1の実施形態を示す。1で示す入力端子から2fhクロックが供給される。2fhクロックは、水平周波数fhの2倍の周波数のクロックである。2fhクロックは、アップカウンタ3のクロック端子、Dフリップフロップ6のクロック端子およびダウンカウンタ8のクロック端子に供給される。入力端子2から垂直同期信号(Vsync)が供給される。垂直同期信号は、Dフリップフロップ6のD(データ入力)端子およびダウンカウンタ8のロード端子に供給される。Dフリップフロップ6のQ(出力)端子からアップカウンタ3のクリア端子にデータが供給される。
【0015】
アップカウンタ3では、2fhクロックに従ってカウント値がカウントアップされる。そのカウント値は、EX−ORゲート5の一方の入力端子およびダウンカウンタ8へ供給される。垂直ブランキング信号の「終わり」の設定に用いられるレジスタ4は、図示しないがバスラインを介してマイコンと接続される。そのマイコンから垂直ブランキング信号の「終わり」の値が設定される。設定されたその値は、EX−ORゲート5の他方の入力端子へ供給される。EX−ORゲート5では、アップカウンタ3からのカウント値と、レジスタ4からの値との排他的論理和が行われる。その結果、一致したときに、全てのビットが '0' のデータが出力端子7から出力される。この出力されるデータは、垂直ブランキング信号の「終わり」のタイミングに使用される。
【0016】
ダウンカウンタ8では、2fhクロックに従って、アップカウンタ3から供給されたカウント値がカウントダウンされる。そのカウント値は、EX−ORゲート10の一方の入力端子へ供給される。垂直ブランキング信号の「始まり」の設定に用いられるレジスタ9は、図示しないがバスラインを介してマイコンと接続される。そのマイコンから垂直ブランキング信号の「始まり」の値が設定される。設定されたその値は、EX−ORゲート10の他方の入力端子へ供給される。EX−ORゲート10では、ダウンカウンタ8からのカウント値と、レジスタ9からの値との排他的論理和が行われる。その結果、一致したときに、全てのビットが '0' のデータが出力端子11から出力される。この出力されるデータは、垂直ブランキング信号の「始まり」のタイミングに使用される。
【0017】
この第1の実施形態では、最も多い信号規格を考慮し、1垂直同期信号間にカウントされるライン数のカウントが可能なビット数からなるアップカウンタ3およびダウンカウンタ8が用意される。これらのカウンタは、2fhクロックに従って動作しているが、この2fhクロックに限らず、水平同期信号に同期したクロックであればどのようなクロックを用いても良い。アップカウンタ3は、垂直ブランキング信号の「終わり」用のカウンタであり、垂直同期信号を1クロック分遅らせたタイミングでカウント値がリセットされる。しかし、そのリセット値は、 '0' ではなく、 '1' としてカウントアップを行う。カウントアップ中のカウント値は、垂直ブランキング信号の「終わり」のタイミングを作成するために使用される。そして、次の垂直同期信号でカウンタがリセットされる1クロック前の垂直同期信号のタイミングで、アップカウンタ3のカウント値がダウンカウンタ8へロードされる。ダウンカウンタ8は、ロードされたカウント値からカウントダウンを行う。
【0018】
垂直ブランキング信号の「始まり」と「終わり」の第1の実施形態のタイミングチャートを図2に示す。図2に示した例は、1垂直同期信号間のライン数として262.5ラインの場合を示した。図2中アップカウント値と示したデータがアップカウンタ3において、カウントされるカウント値である。カウント値は、2fhクロックに従って動作しているため、1垂直同期信号間に525となる。垂直同期信号の立ち上がりタイミングの次の水平同期信号でカウント値がリセットされ、カウントアップを行う。そして、次の垂直同期信号のリセット直前に、現在入力されている信号のライン数の倍数がアップカウンタ3のカウント値として得られるが、その瞬間にダウンカウンタ8がそのカウント値をロードし、その値からカウントダウンを行う。
【0019】
この関係を繰り返すと、ダウンカウンタ8のカウント値は、アップカウンタ3からカウント値をロードする直前でちょうど '1' となり、ちょうどアップカウンタ3のカウント値をタイミング的に逆にしたようなカウント値が現れる。図2のタイミングチャートから分かるように525を中心に対称的となる。ここで、アップカウンタ3のリセット値を '1' としたのは、この525のデータの位置の垂直同期信号の立ち上がりのポイントを仮想的に '0' とするためで、垂直ブランキング信号を作成する際、垂直同期信号の立ち上がりからいくつ目の水平同期信号であるかを定めるのに非常に便利なためである。
【0020】
この図2に示す一例では、1垂直同期信号間のライン数が262.5ラインとなるので、隣り合う垂直同期信号区間ではカウント値と水平同期信号の位相関係が1/2水平区間ずれる。例えば最初の垂直同期信号間では、図2Aに示すように、水平同期信号の立ち上がりに同期し、カウント値は、1、2、・・・、524、525とカウントアップされる。そして、次の垂直同期信号間では、図2Bに示すように、水平同期信号の立ち上がりから1/2水平区間ずれて同期し、カウント値は、1、2、・・・、524、525とカウントアップされる。
【0021】
カウント値が '0' となるときに、垂直ブランキング信号の「終わり」および「始まり」のタイミング信号を出力するようにマイコンからバスラインを介してレジスタ4および9に設定したときの、一例のタイミングチャートを図3に示す。このとき、アップカウンタ3のリセット値を '0' とし、図3に示すようにアップカウンタ3のカウント値が '0' を示したタイミングで垂直ブランキング信号の「終わり」が作られる。同様に、ダウンカウンタ8のリセット値も '0' とし、ダウンカウンタ8のカウント値が '0' を示したタイミングで垂直ブランキング信号の「始まり」が作られる。垂直ブランキング信号を垂直同期信号の前側 '0' から後ろ側 '0' までとしても、垂直ブランキング信号としては1水平区間分の幅を持ち、設定値と垂直ブランキング信号の幅にオフセット分の差ができる。
【0022】
カウント値が '1' となるときに、垂直ブランキング信号の「終わり」および「始まり」のタイミング信号を出力する一例のタイミングチャートを図4に示す。このとき、アップカウンタ3およびダウンカウンタ8のリセット値を '1' とした場合、垂直ブランキング信号を垂直同期信号の前側 '1' から後ろ側 '1' までと設定する。垂直ブランキング信号としては設定値通りに、2fhクロックで垂直同期信号の前側 '1' から後ろ側 '1' と、1水平区間分の幅を持ち、設定値と垂直ブランキング信号の幅が一致する。
【0023】
このように、垂直同期信号のLライン前からMライン後までブランキングとするような場合、垂直同期信号のLライン前は、ダウンカウンタ8を使用して「始まり」のタイミング信号を作成し、垂直同期信号のMライン後は、アップカウンタ3を使用して「終わり」のタイミング信号を作成することができる。すなわち、自由にブランキング信号を作成することができる。
【0024】
次に、上述した第1の実施形態をさらに改良した、この発明の第2の実施形態について説明する。さらに、特殊なモードとして、強制ノンインターレースモード、強制インターレースモードというモードを作成する場合がある。この強制ノンインターレースモードは、テキスト映像やゲームの一部の画面で、インターレース信号であるが、強制的にノンインターレース信号となるようにロックするモードである。また、強制インターレースモードは、その逆でノンインターレース信号であるが、強制的にインターレース信号となるようにロックするモードである。
【0025】
インターレース信号を強制的にノンインターレース信号となるようにロックした強制ノンインターレースモードの一例のタイミングチャートを図5に示す。入力されたインターレース信号に普通にロックすると、垂直駆動(V_DRV)信号のリセットタイミングは、水平同期信号に同期→水平同期信号から1/2水平区間ずれて同期→水平同期信号に同期、というように、1垂直同期信号間毎に1/2水平区間分ずれる。よって強制的に、全てのリセットタイミングを水平同期信号に同期させている。具体的には、図5中aで示す水平同期信号に同期して垂直駆動信号をリセットすると、次の垂直駆動信号は、図5中bで示す位置でリセットとなるが、強制的に、図5中cで示す位置でリセットされる。同様に、全てのリセットタイミングを水平同期信号から1/2水平区間ずれて同期させる強制ノンインターレースモードもある。また、ノンインターレース信号の入力を同様に、強制的に1垂直同期信号毎に1/2水平区間分ずれるようにして垂直駆動信号のリセットを行う強制インターレースモードもある。
【0026】
このような場合、第1の実施形態に示すシステムを用いて、そのまま垂直ブランキング信号を作成すると、図6に示すタイミングチャートのようになる。この図6に示すタイミングチャートは、垂直同期信号の3ライン前から3ライン後までを垂直ブランキング信号とする場合の一例である。図6中aで示す水平同期信号でカウント値がリセットされる。この設定で、あるフィールドの垂直同期信号では、垂直ブランキング信号がアップカウンタ3のカウント値が523のとき「始まり」となり、3のとき「終わり」となるが、次の垂直同期信号では、カウント値が521のとき「始まり」となり、3のとき「終わり」となる。すなわち、垂直ブランキング信号が「終わり」のタイミングに関しては同時であるが、「始まり」のタイミングが異なるので、映像信号にブランキングが掛からずにいるライン数が、(523−3)/2=260ラインと、(521−3)/2=259ラインというように1水平区間分のずれがある。すなわち、垂直ブランキング信号の「始まり」のタイミングにも1水平区間分のずれができる。
【0027】
そこで、強制インターレースモードまたは強制ノンインターレースモードが入力されても垂直ブランキング信号の「始まり」および「終わり」を設定することができる第2の実施形態を図7に示す。21で示す入力端子から2fhクロックが供給される。2fhクロックは、クロックカウンタ26、Dフリップフロップ30のクロック端子およびダウンカウンタ33のクロック端子へ供給される。入力端子22から供給されるODD/EVEN信号は、クロックカウンタ26およびスイッチ回路28へ供給される。入力端子23から供給される垂直同期信号は、Dフリップフロップ29のD端子へ供給される。入力端子24から供給されるfhクロックは、水平周波数fhと同じ周波数のクロックであり、スイッチ回路28の一方の入力端子に供給される。入力端子25から供給されるfh_xクロックは、スイッチ回路28の他方の入力端子に供給される。このfh_xクロックは、fhクロックの反転クロックである。
【0028】
クロックカウンタ26では、入力端子22からのODD/EVEN信号と、2fhクロックとからアップカウンタ27で用いられるクロック信号が生成される。生成されたクロック信号は、アップカウンタ27のクロック端子へ供給される。スイッチ回路28では、ODD/EVEN信号に基づいて、fhクロックおよびfh_xクロックの何方か一方が選択される。選択されたfhクロックまたはfh_xクロックは、Dフリップフロップ29のクロック端子へ供給される。Dフリップフロップ29の出力は、Dフリップフロップ30のD端子およびダウンカウンタ34のロード端子へ供給される。Dフリップフロップ30の出力は、アップカウンタ27のクリア端子へ供給される。
【0029】
アップカウンタ27では、クロック端子に供給されるクロック信号に基づいて、カウントアップが行われ、そのカウント値は、EX−ORゲート32の一方の端子へ供給される。レジスタ垂直ブランキング信号の「終わり」の設定に用いられるレジスタ31は、図示しないがバスラインを介してマイコンと接続される。そのマイコンから垂直ブランキング信号の「終わり」の値が設定される。設定されたその値は、EX−ORゲート32の他方の入力端子へ供給される。EX−ORゲート32では、アップカウンタ27からのカウント値と、レジスタ31からの値との排他的論理和が行われる。その結果、一致したときに、全てのビットが '0' のデータが出力端子33から出力される。この出力されるデータは、垂直ブランキング信号の「終わり」のタイミングに使用される。
【0030】
ダウンカウンタ34では、クロック端子に供給される2fhクロックに基づいて、カウントダウンが行われ、そのカウント値は、EX−ORゲート36の一方の端子へ供給される。レジスタ垂直ブランキング信号の「始まり」の設定に用いられるレジスタ35は、図示しないがバスラインを介してマイコンと接続される。そのマイコンから垂直ブランキング信号の「始まり」の値が設定される。設定されたその値は、EX−ORゲート36の他方の入力端子へ供給される。EX−ORゲート36では、ダウンカウンタ34からのカウント値と、レジスタ35からの値との排他的論理和が行われる。その結果、一致したときに、全てのビットが '0' のデータが出力端子37から出力される。この出力されるデータは、垂直ブランキング信号の「始まり」のタイミングに使用される。
【0031】
ここで、Dフリップフロップ29は、強制インターレースモードのタイミングを作成するためのものである。Dフリップフロップ29のクロック端子に供給されるクロック信号は、フィールド毎に切り換えられる。例えば、あるフィールドでfhクロックが入力されているときには、次のフィールドでは、fhクロックの反転クロックであるfh_xクロックが入力される。このように垂直同期信号の入力されるタイミングを垂直同期信号毎に1/2水平区間分ずらすことにより、図5に示すような垂直駆動信号のリセットタイミングおよびアップカウンタ27のリセットタイミングを作成することができる。
【0032】
そして、同時にfhクロックを切り換えるためのODD/EVEN信号をクロックカウンタ26に入力し、アップカウンタ27のクロックのコントロールも行う。そのクロックをコントロールした様子と、そのときのアップカウンタ27、ダウンカウンタ34および垂直ブランキング信号の様子を図8に示す。
【0033】
強制インターレースモードは、垂直同期信号毎に1/2水平区間ずれたタイミングで垂直駆動信号、アップカウンタ27のリセットを行うが、そのリセットが1/2水平区間分遅いタイミングで行うフィールドで、リセット直前に、アップカウンタ31のクロックを1水平区間分止める。この間ダウンカウンタ34は、そのカウント値のロードを行うが、このカウント値をカウントダウンの「始まり」とすることにより、ダウンカウンタ34のカウント値は、そのまま保持される。そして、リセット前にダウンカウンタ34は、そのカウント値のロードを行うが、このカウント値をカウントダウンの「始まり」とすることにより、ダウンカウンタ34のカウント値は図8に示すようになり、垂直同期信号の3ライン前から3ライン後までを垂直ブランキング信号とする。この場合、垂直ブランキング信号は、アップカウンタ27のカウント値で毎垂直同期信号同じように「始まり」が521で、「終わり」が3とすることができる。
【0034】
この第2の実施形態では、入力されたインターレース信号を強制的にノンインターレース信号でロックするようにした強制ノンインターレースモードの一例であるが、入力されたノンインターレース信号を強制的にインターレース信号でロックするようにした強制インターレースモードであっても全く同様である。
【0035】
【発明の効果】
この発明に依れば、垂直ブランキング信号の「始まり」および「終わり」のタイミングを自由に設定できるので、どのような信号規格にでも対応できる。さらに、ライン数を問わず垂直ブランキング信号の「始まり」および「終わり」の設定は垂直同期信号を中心に、前側に幾つの水平同期信号から後ろ側に幾つの水平同期信号まで、といった分かりやすい設定で行うことができる。
【0036】
この発明に依れば、1垂直同期信号毎にライン数が変わるような、強制ロックモードにも対応できるようになり、垂直ブランキング信号の「始まり」および「終わり」を自由に設定できるシステムがどのようなモードでも利用できるようになり、応用範囲を広げることができる。
【図面の簡単な説明】
【図1】この発明が適用される信号処理装置の第1の実施形態を示すブロック図である。
【図2】この発明が適用される信号処理装置の第1の実施形態のタイミングチャートである。
【図3】この発明を適用した一例のタイミングチャートである。
【図4】この発明を適用した他の例のタイミングチャートである。
【図5】この発明を適用した信号処理装置を説明するためのタイミングチャートである。
【図6】この発明を適用した信号処理装置を説明するためのタイミングチャートである。
【図7】この発明が適用される信号処理装置の第2の実施形態を示すブロック図である。
【図8】この発明が適用される信号処理装置の第2の実施形態のタイミングチャートである。
【図9】従来の信号処理装置を説明するためのタイミングチャートである。
【図10】従来の信号処理装置を説明するためのタイミングチャートである。
【図11】アンダースキャンの説明に用いる略線図である。
【符号の説明】
3・・・アップカウンタ、4、9・・・レジスタ、5、10・・・EX−ORゲート、6・・・Dフリップフロップ、8・・・ダウンカウンタ
Claims (4)
- 入力されるテレビジョン信号の垂直ブランキング信号を設定することができる信号処理装置において、
水平同期信号に同期し、上記水平同期信号以上のクロックで動作する所定のクロックに従って、第1の値からカウントアップする第1のカウンタと、
上記所定のクロックに従って、第2の値からカウントダウンする第2のカウンタとを有し、
垂直同期信号および上記水平同期信号からなる所定のタイミングで上記第1のカウンタのカウント値をリセットする直前に、上記第2のカウンタが上記カウント値を上記第2の値としてロードし、
上記第2のカウンタのカウント値は、上記第2の値がロードされる直前に、上記第1の値となるようにしたことを特徴とする信号処理装置。 - 入力されるテレビジョン信号の垂直ブランキング信号を設定することができる信号処理装置において、
水平同期信号に同期し、上記水平同期信号以上のクロックで動作する第1のクロックと、フィールド信号とに基づいて、第2のクロックを生成するクロック生成手段と、
上記第2のクロックに従って、第1の値からカウントアップする第1のカウンタと、
上記第1のクロックに従って、第2の値からカウントダウンする第2のカウンタとを有し、
垂直同期信号および上記第2のクロックからなる所定のタイミングで上記第1のカウンタのカウント値をリセットする直前に、上記第2のカウンタが上記カウント値を上記第2の値としてロードするようにしたことを特徴とする信号処理装置。 - 請求項1または請求項2において、
上記第2のカウンタから垂直ブランキング信号の「始まり」を検出し、
上記第1のカウンタから垂直ブランキング信号の「終わり」を検出するようにしたことを特徴とする信号処理装置。 - 請求項1または請求項2において、
上記第1の値を1とすることによって、垂直ブランキング信号の幅を管理するようにしたことを特徴とする信号処理装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14416998A JP3840803B2 (ja) | 1998-05-26 | 1998-05-26 | 信号処理装置 |
US09/313,353 US6433829B1 (en) | 1998-05-26 | 1999-05-18 | Signal processing apparatus for setting up vertical blanking signal of television set |
EP99110156A EP0961491A3 (en) | 1998-05-26 | 1999-05-25 | A signal processing apparatus for setting up vertical blanking signal of television set |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14416998A JP3840803B2 (ja) | 1998-05-26 | 1998-05-26 | 信号処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11341301A JPH11341301A (ja) | 1999-12-10 |
JP3840803B2 true JP3840803B2 (ja) | 2006-11-01 |
Family
ID=15355815
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14416998A Expired - Fee Related JP3840803B2 (ja) | 1998-05-26 | 1998-05-26 | 信号処理装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6433829B1 (ja) |
EP (1) | EP0961491A3 (ja) |
JP (1) | JP3840803B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6937290B1 (en) * | 2001-09-28 | 2005-08-30 | Nvidia Corporation | Method and apparatus using the Bresenham algorithm to synthesize a composite SYNC signal |
JP5410063B2 (ja) * | 2008-10-10 | 2014-02-05 | 三洋電機株式会社 | 投写型映像表示装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB8422548D0 (en) * | 1984-09-06 | 1984-10-10 | Rediffusion Simulation Ltd | Field blanking pulse modifier |
US4803552A (en) | 1986-12-03 | 1989-02-07 | Xantech Corporation | Vertical blanking interval standardizer circuit |
JP2755324B2 (ja) * | 1987-03-07 | 1998-05-20 | ソニー株式会社 | ブランキング回路 |
JPH0793690B2 (ja) * | 1990-04-20 | 1995-10-09 | 松下電器産業株式会社 | 垂直シフト回路 |
JPH04192971A (ja) * | 1990-11-27 | 1992-07-13 | Sanyo Electric Co Ltd | ブランキングパルス作成回路 |
GB9114248D0 (en) | 1991-07-02 | 1991-08-21 | Thomson Consumer Electronics | Horizontal line counter stabilization in a video receiver |
-
1998
- 1998-05-26 JP JP14416998A patent/JP3840803B2/ja not_active Expired - Fee Related
-
1999
- 1999-05-18 US US09/313,353 patent/US6433829B1/en not_active Expired - Fee Related
- 1999-05-25 EP EP99110156A patent/EP0961491A3/en not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
EP0961491A3 (en) | 2000-07-05 |
EP0961491A2 (en) | 1999-12-01 |
US6433829B1 (en) | 2002-08-13 |
JPH11341301A (ja) | 1999-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3338048B2 (ja) | フィールド形式整合システム | |
JPH05183833A (ja) | 表示装置 | |
EP0406524B1 (en) | Multistandard on screen display in a TV receiver | |
JP2000338925A (ja) | 映像表示装置 | |
US5418576A (en) | Television receiver with perceived contrast reduction in a predetermined area of a picture where text is superimposed | |
JPH06292148A (ja) | 倍速映像表示装置 | |
JP3840803B2 (ja) | 信号処理装置 | |
KR950009698B1 (ko) | 엔티에스씨/에치디티브이(ntsc/hdtvm) 듀얼 리시버의 라인 트리플러 | |
EP0746154A2 (en) | A subpicture signal vertical compression circuit | |
JP3768414B2 (ja) | 画像を垂直方向にパンする方法 | |
US5311296A (en) | Video signal generator circuit and video image processing device using the same | |
JP3638762B2 (ja) | 同期信号生成装置およびそれを用いたフィールド判定装置 | |
JPS61172484A (ja) | ビデオフイ−ルドデコ−ダ | |
JP3536409B2 (ja) | 垂直偏向制御回路及びテレビジョン受像機 | |
JP3439020B2 (ja) | 垂直同期回路及びタイミングコントローラ | |
JPH08202329A (ja) | ディスプレイ表示装置 | |
KR100213294B1 (ko) | 피디피 텔레비젼의 수평 블랭크 발생장치 | |
KR100565626B1 (ko) | 영상기기의 오버 스캔 장치 및 방법 | |
JPH1169263A (ja) | 垂直ブランキング生成回路 | |
JP3326802B2 (ja) | モアレキャンセル回路 | |
JP3091700B2 (ja) | テレビジョン受像機 | |
JP2925669B2 (ja) | 同期信号発生装置 | |
JP3544342B2 (ja) | 表示開始位置補正方法および画面表示制御装置 | |
JP3148503B2 (ja) | Ntsc方式のosd信号作成装置 | |
KR20050024188A (ko) | 화상 신호 처리 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050310 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060718 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060731 |
|
LAPS | Cancellation because of no payment of annual fees |