JP3768414B2 - 画像を垂直方向にパンする方法 - Google Patents

画像を垂直方向にパンする方法 Download PDF

Info

Publication number
JP3768414B2
JP3768414B2 JP2001162287A JP2001162287A JP3768414B2 JP 3768414 B2 JP3768414 B2 JP 3768414B2 JP 2001162287 A JP2001162287 A JP 2001162287A JP 2001162287 A JP2001162287 A JP 2001162287A JP 3768414 B2 JP3768414 B2 JP 3768414B2
Authority
JP
Japan
Prior art keywords
vertical
signal
measuring
scanning period
vertical scanning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001162287A
Other languages
English (en)
Other versions
JP2002027279A (ja
Inventor
ウイリアム セイガー テイモシー
ジエイ ダフイールド デイビツド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Technicolor USA Inc
Original Assignee
Thomson Consumer Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson Consumer Electronics Inc filed Critical Thomson Consumer Electronics Inc
Publication of JP2002027279A publication Critical patent/JP2002027279A/ja
Application granted granted Critical
Publication of JP3768414B2 publication Critical patent/JP3768414B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/0122Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal the input and the output signals having different aspect ratios
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/72Modifying the appearance of television pictures by optical filters or diffusing screens
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/22Circuits for controlling dimensions, shape or centering of picture on screen
    • H04N3/227Centering
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/24Blanking circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/45Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/76Television signal recording
    • H04N5/765Interface circuits between an apparatus for recording and another apparatus
    • H04N5/775Interface circuits between an apparatus for recording and another apparatus between a recording apparatus and a television receiver

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Graphics (AREA)
  • Details Of Television Scanning (AREA)
  • Synchronizing For Television (AREA)

Description

【0001】
【産業上の利用分野】
この発明は、連続するビデオフィールド中の水平ラインの数が等しくない場合及び/またはフィールドの長さが標準の長さと異なるような状況においても適正に動作する垂直パンシステムを具えたテレビジョン装置および画像を適正に垂直方向にパンする方法に関するものである。
【0002】
ワイドスクリーンテレビジョン受像機はテレビジョン信号を色々な態様で表示するように構成できる。そのような受像機は郵便受けフォーマットの信号を検出し、また、受信した4×3の信号を、その上下のブランクの帯状部分を切り捨てて(クロッピング)、その信号が16×9の表示領域を満たすように広げることができる。また、そのような受像機は、上下の有効なビデオ領域を切り捨てて、ワイドスクリーン表示を満たすように非郵便受け信号(例えば、4×3のアスペクト比の信号)を伸張あるいはズームすることができる。このような特徴と共に、ズーム処理された信号源の表示のための垂直ブランキング信号及び垂直リセット信号を生成する機能がある。
【0003】
垂直パン回路は垂直に過走査されたラスタのどの部分がスクリーン上に表示されるかを制御する。垂直に過走査されたビデオ信号が郵便受けフォーマットでない場合は、画像はズームされ、即ち、垂直水平両方向に伸張され、信号の表示された部分を歪ませることなくワイドスクリーン表示フォーマット風にすることができる。例えば、4×3信号の16×9表示への変更を考えてみると(勿論、他の特定のアスペクト比も可能である)、画面の垂直寸法の3分の1が切り捨てられる。多くの垂直偏向システムは交流結合されている。その結果、画面は常にスクリーン上で垂直方向の中心に位置している。4×3の画面が16×9の表示器上で表示するためにズームされると、交流結合垂直偏向システムでは、画面の上部6分の1と下部6分の1が常に切り捨てられる。
【0004】
画像の内容によっては、画面の上部か下部のどちらかをより多く切り捨てて、他方の画面内容を残しておいたほうが良い場合がある。例えば、画面中でのアクションが地面のレベルで行われている場合には、見ている者にとっては、空の方をより多く切り捨てたいであろう。垂直パン機能は、ズームされた画面のどの部分を切り捨てるかの選択を可能にする。この機能は、受信したビデオ信号に基づく処理された垂直同期信号VSYNCの前縁から選択可能な可変量だけ遅延した垂直リセットパルスを生成することによって達成できる。同様にして、垂直ブランキング信号も生成される。垂直リセットパルスは垂直リトレースを開始させるためにシャーシで用いられ、垂直ブランキングパルスによって規定されるブランキング期間中、電子ビームがディスエーブルされる。ワイドスクリーンプロセッサのビデオ出力は遅延を受けないので、VSYNCに対する垂直ブランキングと垂直リセットパルスの遅延を適切に操作することによって、垂直パンを行わせることができる。
【0005】
ある場合には、上下方向のパンを行いたいことがあろう。ここでは、パン操作の方向は、拡大された、即ちズームされた画面上を視野が動く方向として定義される。例えば、下方向へのパンを行うと、ズーム画面の下部の画面内容が現れ、上部から画面内容が切り取られる。また、ビデオの下方向へのパンは、画面の上方へのスクロールと考えることができる。逆に、ビデオの上方へのパンは、ビデオの下方へのスクロールと考えることができる。下方への画面のパンには、(2つのインターリーブされたフィールドの)各フィールドについて垂直リセット及びブランキングを、そのフィールドの水平ライン数よりも少ない何本かの水平ライン分だけ遅延させることが必要である。NTSC方式の場合、各フィールドのライン数は262.5本である。一方、上方へのパンには、垂直リセット及びブランキングパルスをVSYNCに対して時間的に進ませる必要があり、これは、このVSYNC信号がトリガ信号の場合は、交流結合された垂直偏向システムでは不可能である。
【0006】
上方及び下方へのパンは両方共、垂直リセット信号を、1フィールド中の2分の1ラインの数と等しいかそれより少ない数の2分の1ライン数分だけ遅延させることにより行うことができる。262.5本のライン(即ち、525本の2分の1ライン)を有するフィールドからなる標準のNTSC信号の場合、下方へのパンのための遅延(下方パン遅延)は2分の1ライン0本〜262.5本分である。上方へのパンのための遅延(上方パン遅延)は2分の1ライン262.5本〜525本分である。しかし、この解決法は、例えば、ある種のVCR再生モードにおいて生成される非標準信号には依然として対処できない。この非標準信号が、フィールドの長さが等しくない場合、例えば、デュアル・アジマス4ヘッドVCRにおけるポーズの場合など、上方パンにより、フィールド間のオフセットが隣接フィールド間のライン数の差と等しくなって、インタライン・フリッカーが生じる。表示される連続するフィールドのそれぞれのラインは整列しておらず、その結果、相当な雑音が発生して、実質的に画面が見るに耐えられなくなる。
【0007】
別のVCRモードでは、フィールドの長さは等しいが、標準の長さとは異なる(即ち、水平ライン数が異なる)ことがある。例えば、ビジュアル・サーチモードの場合、フィールドの長さは等しいが、前方サーチ時は標準の長さより短く、後方サーチ時は標準よりも長い。フィールドラインのカウントの標準との差は、記録速度とサーチ速度によって左右され、例えば、±10ラインとなることがある。フィールドライン長が変動すると、サーチモードの動作時に、標準モードでの動作時に較べてパンの程度が多めになったりあるいは少なめになったりする。即ち、フィールドライン長の変動は、不要なパンを付加させる可能性がある。このような現象が生じるのは、パン用の遅延が、フィールドの長さが等しいという前提で、前の垂直同期信号を基準としているためである。しかし、得られる上方へのパンはパン遅延回路によって生成される垂直リセットパルスと次のフィールドの開始点、即ち、次のVSYNCとの位相関係の関数である。フィールド中のライン数が変動するような状況では、垂直リセットと次のVSYNCとの位相関係も同様に変動する。
【0008】
【発明の概要】
発明の特徴によれば、画像を表す信号成分と、1垂直走査期間当たり標準水平ライン数を有する標準垂直走査期間と長さが異なることもある連続する垂直走査期間の各垂直走査期間を規定する垂直同期成分(VSYNC)とを有するビデオ信号に基づく画像を、画像表示手段(244)上で所与の量だけ上方向または下方向に垂直パンする方法は、上記連続する垂直走査期間の各垂直走査期間の長さを(1404、1408、1409、1410により)順次測定するステップと、上記標準垂直走査期間と長さが異なる垂直走査期間が発生している期間中、下方へのパン時には上記所与の量を垂直パン制御信号(STR_RST)の位相シフト量として決定し、上方へのパン時には上記測定するステップにおいて順次測定された各垂直走査期間の長さのうち上記長さが異なる垂直走査期間と同じ形式のその前に生じた垂直走査期間の長さから上記所与の量に相当する時間長さを差し引いた量を上記垂直パン制御信号の位相シフト量として(1416、1420で)決定するステップと、上記垂直同期成分に対して上記決定された位相シフト量だけ位相シフトした上記垂直パン制御信号を(1424で)発生するステップと、上記垂直パン制御信号(STR_RST)に応答して垂直リセット信号(V RST )を発生するステップと、上記垂直同期成分の代わりに上記垂直リセット信号に応答して垂直リセットを行うステップと、を含んでいる。
発明の別の特徴によれば、画像を表す信号成分と、1垂直走査期間当たり標準水平ライン数を有する標準垂直走査期間と長さが異なることもある連続する垂直走査期間の各垂直走査期間を規定する垂直同期成分(VSYNC)とを有するビデオ信号に基づく画像を、画像表示手段(244)上で所与の量だけ上方向または下方向に垂直パンする方法は、上記連続する垂直走査期間の各垂直走査期間の長さを(1404、1408、1409、1410により)順次測定するステップと、上記標準垂直走査期間と長さが異なる垂直走査期間が発生している期間中、下方へのパン時には上記所与の量に従って、上方へのパン時には上記測定するステップにおいて順次測定された各垂直走査期間の長さのうち上記長さが異なる垂直走査期間と同じ形式のその前に生じた垂直走査期間の長さから上記所与の量に相当する時間長さを差し引いた量に従って上記垂直同期成分に対して位相シフトした垂直パン制御信号を発生する(STR_RST)を(1416、1420、1424で)発生するステップと、上記垂直パン制御信号(STR_RST)に基づいて画像を画像行事手段上で所与の量だけ上方または下方に垂直パンするステップと、を含んでいる。
【0009】
測定回路は、第1と第2のカウンタと、第1のカウンタに結合された第1と第2のラッチと、第1と第2のラッチに結合され、この第1と第2のラッチのいずれが第1のカウンタからの入力をロードするかを選択するゲート回路と、第2のカウンタに応答し、第1と第2のラッチからの出力を選択する第1のマルチプレクサとを含んでいる。
【0010】
パン手段は、ビデオ信号の垂直同期成分に対する垂直リセット信号の位相シフト量を調整する調整回路として動作し、出力として、(a)上記選択された水平ライン数の連続するそれぞれと、(b)選択された水平ライン数の連続するそれぞれと測定された長さの連続するそれぞれとの代数和の一方を選択し、位相シフトの符号を表すビットに応答する第2のマルチプレクサと、測定されているフィールドの長さが第2のマルチプレクサの出力値に達した時に垂直リセット信号を生じさせるための出力信号を生成する比較器とを含んでいる。
【0011】
【実施例の説明】
この発明によるワイドスクリーンテレビジョンのブロック図が図1に示されている。このテレビジョンは2fH の非飛越し水平走査、または通常の水平走査で動作するように構成できる。なお、図には非飛越し型が示されている。このテレビジョン受像機は、概略的に説明すると、電源装置70、ビデオ信号入力部20、ワンチップ・プロセッサ202に結合されたシャーシ、即ちTVマイクロプロセッサ216、ワイドスクリーン・プロセッサ30、1fH −2fH 変換器40、偏向回路50、RGBインタフェース60、YUV−RGB変換器240、映像管ドライバ242、及び表示管構成244を含んでいる。なお、この表示管構成244は投写型あるいは直視型いずれに構成してもよい。また、これらの回路はテレビジョンの動作の説明に便利なように機能グループ別にグループ分けしているが、個々の回路の他の回路との位置関係あるいは機能的な結合はこのグループ化によって限定されるものではない。
【0012】
ビデオ信号入力部20は異なる信号源、例えば、ANT1及びANT2に受信される放送信号あるいはケーブル信号などの複数の複合ビデオ信号を同時に受信、選択あるいは表示することができ、これらの信号はRFスイッチ204によって選択されて第1のチューナ206と第2のチューナ208に供給される。第1のチューナ206の出力は、ある同調機能、偏向機能及びビデオ制御機能を行うワンチップ回路202、例えば、TA7777型のワンチップに供給される。このワンチップ202からのVIDEO OUT(ビデオ・アウト)ベースバンド信号はビデオスイッチ200とワイドスクリーン・プロセッサ30のTV1入力に供給される。ビデオカメラ、レーザディスクプレーヤ、ビデオテーププレーヤ、ビデオゲーム等の他の信号源用に副入力AUX1とAUX2が設けられており、これらの信号はビデオスイッチ200によって選択されて、ワイドスクリーン・プロセッサ30のSWITCHED VIDEO(切換えビデオ)入力に供給される。選択された複合ビデオ信号(SELECTED COMP OUT)は、他のビデオ源からの信号S1とS2と共にY/Cデコーダ210に供給され、TVマイクロプロセッサ216に応答して、一対のルミナンス及びクロミナンス信号(以下、「主」信号と呼ぶ)が選択されて、信号Y_MとC_INとしてワイドスクリーン・プロセッサ30に結合される。これらの信号はR−Y信号及びB−Y信号と等価の色差信号U_M及びV_Mを生成するために、ワンチップ202に結合される。これらの信号はこれ以降の処理のためにデジタル形式に変換される。
【0013】
第2のチューナ208はベースバンドビデオ信号TV2を生成する。この信号TV2はビデオスイッチ200からのSWITCHED VIDEO信号と共に選択されてY/Cデコーダ210に入力される。スイッチSW3とSW4が、これらの信号Y、C、または副信号として考えられる入力S1に対応する外部信号Y_EXTとC_EXTを選択する。主信号については、各信号に「_M」を付して示し、副信号については各信号に「_A」を付して示す。それぞれの信号は、いずれか一方を表示するために、あるいは、PIP回路を介するピクチャ・イン・ピクチャモードでの表示のために処理される。
【0014】
Y_Mに対応する複合同期信号COMP SYNCが、ワイドスクリーン・プロセッサ30から同期分離器212に供給され、垂直カウントダウン回路214に入力される水平及び垂直同期信号HとVが生成される。垂直カウントダウン回路214はワイドスクリーン・プロセッサ30に供給される垂直リセット信号VERTICAL RESETを発生する。ワイドスクリーン・プロセッサ30は内部垂直リセット出力信号INT VERT RST OUTを生成してRGBインタフェース60に供給し、このRGBインタフェース中のスイッチがこの内部垂直リセット出力信号と外部RGB源の垂直同期成分との間の選択を行う。このスイッチの出力は選択された垂直同期成分SEL_VERT_SYNCで、これは偏向回路50に供給される。副ビデオ信号用の水平及び垂直同期信号はワイドスクリーン・プロセッサ30内の同期分離器によって生成される。
【0015】
1fH −2fH 変換器40は飛越し走査ビデオ信号を順次走査非飛越し信号に変える。ビデオRAM420を隣接するフィールドあるいはフレームを記憶して、ラインを供給するために用いることができるが、一本おきのラインまたは複数のラインを反復あるいは補間する、例えば、水平ラインを2回表示するとか、画面内で検出された動きに基づいてラインを選択するようにしてもよい。変換されたビデオデータはY_2fH 、U_2fH 及びV_2fH としてRGBインタフェース60に供給される。RGBインタフェース60は、変換されたビデオデータまたは外部RGBビデオ信号の選択を可能とし、ビデオ信号入力部に結合する。外部RGBは2fH 走査に適合するようにされたワイドフォーマット表示比信号であると考える。主信号の垂直同期成分は(INT VERT RST OUTとして)RGBインタフェースに結合され、ユーザによる内部または外部RGB信号の選択と共に、偏向回路50に供給される垂直同期信号の選択が行われる。しかし、垂直ラスタ崩壊を防ぐために、RGBインタフェース回路は外部同期信号を検出する機能を有し、存在しない外部RGB信号の選択を無効にする。ワイドスクリーン・プロセッサ30内のマイクロプロセッサWSP μPが外部RGBに対するカラー(COLOR)及びティント(TINT)制御を行う。
【0016】
ゲートアレー300と協働して、ピクチャ・イン・ピクチャ(PIP)プロセッサ301が主ビデオ信号データと副ビデオ信号データを組み合わせて、例えば、副ビデオ信号が圧縮されて郵便受け形主表示信号の上部または下部の縁部に表示されたもの、4×3主表示信号の側部に沿って表示されたもの、等の種々の選択可能な表示フォーマットを生成する。ワイドスクリーン・マイクロプロセッサWSP μPは直列バスを介してTVマイクロプロセッサ216に応答する。また、ワイドスクリーン・プロセッサ30は、3つのレベルからなるサンドキャスル信号の形の複合垂直ブランキング/リセット信号を発生する。垂直ブランキング信号と垂直リセット信号は、後でパン制御に関連して詳述するように、別々の信号として発生することもできる。複合ブランキング信号はビデオ信号入力部によってRGBインタフェースに供給される。
【0017】
図2に偏向回路50の詳細を示す。偏向回路50は、ワイドスクリーン・プロセッサ30から垂直リセット信号を、RGBインタフェース60から選択された2fH 水平同期信号を、また、ワイドスクリーン・プロセッサから別の制御信号を受け取る。この別の制御信号は水平位相調整、垂直サイズ調整及び左右ピンクッション調整に関するものである。偏向回路50は2fH フライバックパルスをワイドスクリーンプロセッサ30、1fH −2fH 変換器40、及びYUB−RGB変換器240に供給する。
【0018】
回路500が種々の異なる表示フォーマットを実施するために必要とされる所要の垂直過走査(オーバスキャン)量に従ってラスタの垂直サイズを調整するために設けられている。概略的に示されているように、定電流源502が、垂直ランプキャパシタ504を充電する一定量の電流IRAMPを供給する。この垂直ランプキャパシタ504と並列にトランジスタ506が結合されていて、垂直リセット信号に応答してこのキャパシタを周期的に放電させる。
【0019】
どのような調整も行わない場合には、電流IRAMPはラスタに対して最大可能な垂直サイズを与える。これは、ワイドスクリーン表示器の使用されていない上下の部分が過走査されるように4×3フォーマットの郵便受け信号源を伸張して、ワイドスクリーン表示器を垂直方向に満たすに必要な垂直過走査に相当する。もっと小さい垂直ラスタサイズが必要な場合は、可調整電流源508が調整可能な電流IADJ をIRAMPから分流させて、垂直ランプキャパシタ504がゆっくりと、かつ、より低いピーク値まで充電されるようにする。可変電流源508は、図3に示す垂直サイズ制御回路1030によって生成される、例えば、アナログ形式の、垂直サイズ調整信号に応答する。垂直サイズ調整回路500は、背面パネルの調整ノブのポテンショメータとすることができる手動垂直サイズ調整装置510から独立している。いずれの場合でも、垂直偏向コイルは適切な大きさの駆動電流を受ける。水平偏向は位相調整回路518、左右ピンクッション補正回路514、2fH位相固定ループ520及び水平出力回路516によって行われる。
【0020】
図3には、垂直サイズ制御回路1030の一部としての自動郵便受け検出器が示されている。垂直サイズ制御回路1030は郵便受け検出器1032、垂直表示制御回路1034、及び3状態出力装置1036を含んでいる。あるいは、垂直ブランキングパルスと垂直リセットパルスは別々の信号として伝送することもできる。
【0021】
自動郵便受け検出回路は、代表的には、16×9フォーマット表示比の郵便受けの形の能動(アクティブな)表示領域と、使用されていない、あるいは色の鈍い上下周辺領域とを含む4×3フォーマット表示比の信号を伸張することにより、自動的に垂直ズームあるいは伸張を行うことができる。自動郵便受け検出器は、あるビデオラインとその前のラインとの間のルミナンスの変化をモニタしてビデオの能動部分を検出することができ、最初と最後の能動ビデオラインが表示器の頂部と底部とを占めるように、表示された信号の伸張を可変量制御する。これに代えて、郵便受け検出器は、例えば、16×9のスクリーンを満たすように、4×3信号の16×9部分をズームするに必要とされるような、個々の標準表示比を切り換えるように構成してもよい。この場合、出力信号VERTICAL SIZE ADJ(垂直サイズ調整)が能動化されると、表示がズームされる。偏向高さは4/3倍に増加し(図2参照)、これによって、郵便受け信号の能動ビデオ部分は、画像アスペクト比歪みを生じることなく、ワイドスクリーン表示器を満たすことができる。
【0022】
垂直表示制御回路1034は過走査されたラスタのどの部分をスクリーン上に表示するか、即ち、垂直パン、を制御する。垂直に過走査されたビデオ信号が郵便受けフォーマットでない場合は、擬似ワイドスクリーンフォーマットを得るように、通常の表示フォーマット画面がズームされる、即ち、伸張される。しかし、この場合は、4/3垂直過走査によって切り捨てられた画面の部分は能動ビデオ情報を含んでいる。画面の1/3を垂直方向に切り捨てる必要がある。交流結合型垂直偏向システムでは、更に別の制御を行わなければ、上部の1/6と下部の1/6は常に切り捨てられる。しかし、画面の内容によっては、関心の低い信号部分を犠牲にして、関心の高い部分を残しておくために、画面の下部よりも上部の方を多く切り捨てたい場合、あるいは、その逆の場合がある。例えば、アクションが全て地上レベルで行われている画面の場合、視聴者は空の方をより多く切り捨てることを望むかもしれない。垂直パン機能は、ズームされた画面のどの部分を表示し、どの部分を切り捨てるかの選択を可能にする。
【0023】
垂直パン動作を図4及び図5(a)乃至図5(c)を参照して説明する。図4のタイミング図の一番上に3レベル複合垂直ブランキング/リセット信号が示されている。これらの信号は別々に生成することもできる。垂直ブランキングパルスは信号L_COUNTがVRT_BLNK0に等しくなった時に開始し、L_COUNTがVRT_BLANK1に等しくなった時に終了する。垂直リセットパルスはL_COUNTがVRT_PHASEに等しくなった時に開始する。L_COUNTは水平2分の1ラインのVSYNC_MNの前縁に対するトラッキングを維持するために用いられる10ビットカウンタの出力である。VSYNC_MNは、ゲートアレーに供給される主信号の垂直同期成分であるVDRV_MNの同期した形のものである。VRT_BLNK0とVRT_BLNK1は、垂直パン指令に応じてマイクロプロセッサによって供給される。VRT_PHASEは、COMP_SYNC出力中の垂直同期成分の立ち上がりエッジに対するVRT_RST出力の相対位相をプログラムする。COMP_SYNC出力はJ−Kフリップフロップの出力である。このフリップフロップの状態はL_COUNTとH_COUNTの出力を復号することによって決められる。H_COUNTは水平位置カウンタである。L_COUNTカウンタはCOMP_SYNC信号を、水平同期パルス、等化パルス、及び垂直同期パルスに対応する3つのセグメントに分割するために用いられている。
【0024】
過走査無し(これは実際は通常の6%過走査にあたる)に対する垂直偏向電流は図4に、対応する垂直ブランキング信号と同様、点線で示されている。過走査無しに対する垂直ブランキングパルスの幅はCである。垂直同期パルスは垂直リセットパルスと同相である。過走査モードに対する垂直偏向電流は図4に、パルス幅Dを有する対応する垂直ブランキングパルスと同様、実線で示されている。
【0025】
底部過走査Aが上部過走査Bに等しい場合は、表示は図5(a)に示すように、中央に位置する。垂直リセットパルスが、垂直同期パルスより遅れるように生成される場合は、底部過走査Aが上部過走査Bより小さくなり、図5(b)に示すような表示が得られ、画面の下側の部分がより多く表示され、上部の多くが消去される。逆に、垂直リセットパルスが垂直同期パルスより進むように生成されると、底部過走査Aが上部過走査Bより大きくなり、図5(c)に示すような表示が得られる。この場合、画面の上部がより多く表示され、底部の多くが消去される。垂直同期信号と垂直リセット信号の相対位相はワイドスクリーン・プロセッサ30のマイクロプロセッサWSP μPによって制御可能で、これによって過走査動作モード中の垂直パン動作が可能となる。垂直パンの間、過走査されたラスタは映像管即ちスクリーン上の垂直方向の中心に配置される。即ち、垂直方向に対称に維持される。底部より上部、または上部よりも底部の画面をより多く消去するようにラスタに対して垂直方向に動かされる、あるいは、非対称に配置されるのはブランキング期間である。
【0026】
垂直パンを使用する際の1つの問題は、VCR再生の特殊効果モード時に生じる。ビデオを上方に少量(例えば、4〜5ライン)パン(これは表示画像を下方にスクロールすることと同じと考えられる)したい時は、実際には、垂直リセットパルスは垂直同期信号から262.5ラインからパン値のライン数だけ差し引いた量遅延される。VCRの早送りモードにおいては、テープの線速度が標準から外れるので、1フィールド中のライン数は、記録モード(例えば、SPかSLPか)及びテープの線速度に応じた数だけ少なくなる。VCR再生(SPモード)の早送りモードにおいて含まれるフィールド当たりの正規のライン数は、例えば、253.5ラインである。希望のパンの値が下方へ5ラインであるとすると、遅延の設定は257.5ライン分となろう。しかし、新しいVSYNCは253.5ライン毎に生起し、所要パン遅延カウントがカウントされた時に垂直リセットを発生する2分の1ラインカウンタをリセットする。このモード中、2分の1ラインカウンタは、所要値がカウントされる前に繰り返しリセットされるので、垂直リセットは生成されず、垂直ラスタの崩壊が生じ、映像管が損傷を受ける可能性がある。従って、VSYNCの位相及び垂直リセットの遅延の設定には関係なく、垂直リセットパルスが生成されるようにする必要がある。
【0027】
図6はパン回路で、フィールドの長さが等しくなく、かつ/または標準のライン数と異なる場合に生じ得るタイミングの問題を示している。上方パン遅延と下方パン遅延はフィールド1に先行する垂直同期パルスの前縁を基準にして示されている。下方パン用の垂直リセットパルスは、信号VRST−A中に点線で示されており、上方パン用の垂直リセットパルスは実線で示されている。当然ながら、パンは一時に一方向にしかできない。
【0028】
図6に示すように、フィールド1に対する上方パン遅延d1は、生成された垂直リセットパルスを、上方パンに必要とされるように、次の垂直同期パルスよりも僅かに前におくに充分なものである。しかし、フィールド2がフィールド1とライン数が同じでない場合は、d1と同じ量の遅延d2では垂直リセットパルスの位置は誤ったものとなる。図示の例では、フィールド2の垂直リセットVRST−Aはフィールド2に先行する垂直同期パルスより後に生じる。垂直同期パルスは基準点であり、パン遅延を決めるラインカウンタは通常垂直同期パルスによってリセットされる。何の対策も施さなければ、必要とされる遅延期間の経過前に垂直同期パルスによって遅延ラインカウンタが連続してリセットされてしまうことにより、垂直リセット信号がなくなってしまう可能性がある。
【0029】
図6のVRST−Bに示すように、正しい垂直リセット信号は、不変の量だけ次の垂直同期パルスVSYNCに先行している必要がある。垂直リセットVRST−Bを強制的に発生させる回路が図7に示されている。基本回路1100は複数のD型フリップフロップ1102、1104、1106、1108及び1110、J−Kフリップフロップ1112及びカウンタ1114、さらに、複数のANDゲート及びNORゲート及びインバータを含んでいる。この回路は、クロック信号、例えば、1024fH のビデオ信号と同期させることのできるクロック信号に同期して動作する。基本的な動作は次の通りである。
【0030】
垂直同期信号は、1水平ライン周期に2回生じる1クロック幅のパルスである信号SOL_X_2によってサンプルされる。垂直同期信号は、SOL_X_2から、例えば、1ライン周期の1/16または1/8だけオフセットするように処理されている。垂直同期信号をSOL_X_2でサンプリングすると、垂直同期信号は再びSOL_X_2と整列する。STR_RST信号は1ライン周期の1/2の長さの正向きのパルスである。このパルスの前縁は所要の垂直リセット期間の開始点を示す。1フィールド中のライン数がSTR_RST信号を生成するために用いられる遅延設定に等しいかこれより大きい場合には、STR_RSTの前縁がカウンタ1114をクリアするために用いられ、このカウンタは所要の垂直リセット長の間カウントし、自動的にディスエーブルされる。垂直リセット信号VRSTはカウンタ1114の出力に結合されたゲートによって生成される。信号VRSTは垂直リセットパルスの期間中は高(カウンタをイネーブルする)である。この例においては、所要の垂直リセット長は2分の1ライン6本で、ゲートは、2及び4ビットカウンタ出力に結合されている。6本の2分の1ラインの垂直リセット長以外の垂直リセット長も、対応するカウンタ出力と、その出力を復号するに必要な任意のゲートとを用いることにより、使用することができる。
【0031】
1フィールド中のライン数がSTR_RST信号を生成するために用いられる遅延の設定よりも少ない場合は、垂直リセットが確実に生成される。サンプルされた垂直同期信号の前縁で、J−Kフリップフロップ1112がセットされる。このフリップフロップの出力は、次のサンプルされた垂直同期信号VSYNCが生じた時、即ち、J−Kフリップフロップ1112がSTR_RSTの発生によってリセットされていない場合に、垂直リセットを行わせるようにトリガ信号を通過させるイネーブル信号として用いられる。フリップフロップ1112がセットされてもSTR_RSTパルスが生じない時は、次のサンプルされた垂直同期信号の前縁がVRST信号の生成に用いられるカウンタ1114をクリアする。ゲートによってカウンタの出力に生成された信号VRSTは、カウンタ1114に、SOL_X_2から2分の1ラインの所要のカウントが累積されるまで、高となる。このようにして、VSYNCが存在している限り、フィールド中のライン数及びSTR_RST信号に必要な遅延の設定には関係なく、正しい長さのVRSTパルスが生成される。STR_RSTパルスが生成されない場合は、その信号の前縁がJ−Kフリップフロップをクリアし、STR_RSTパルスに基づいてVRST信号を生成する。
【0032】
再び図6を参照すると、上方パン及び下方パンは両方共、垂直リセット信号を1フィールドに等しいかまたはそれより少ない量だけ遅延させることによって行うことができる。標準NTSC信号に対しては、下方へのパンは遅延を2分の1ラインを0乃至262.5本カウントすることにより行われ、上方へのパンは遅延を2分の1ラインを262.5本と525本の間でカウントとすることによって行われる。この方法の問題は、非標準信号の場合、フィールドの長さが等しくない場合があるという点である。その一例は、2アジマス4ヘッド式VCRのポーズ(一時停止)モードである。フィールドの長さが等しくない場合は、上方へのパン(下方へのスクロール)を行うために2分の1フィールドより多くをカウントすると、そのフレーム中の2つのフィールドが、フィールドの長さの差に等しいライン数だけずれてしまい、相当なインタラインフリッカが生じてしまう。
【0033】
そこで、下方へのパンのためのパン遅延をフィールドの開始点におけるVSYNCに基準付け、上方へのパンのためのパン遅延をそのフィールドに続くVSYNCに基準付ける回路が必要となる。これは、この発明によって、ラインカウント信号(例えば、2分の1ラインカウント)を、各フィールド中のラインの総数を記憶するラッチとカウンタに供給することによって達成することができる。新しい各フィールドに対する上方パン遅延は、その前に生じた同じ形式のフィールド中のラインの総数から、プロセッサが要求しているパンの可変量を差し引いたものから計算される。
【0034】
図8を参照する。ワイドスクリーン・プロセッサは、パン遅延回路に垂直リセット位相情報と垂直ブランキング位相情報を供給する。この位相情報は、例えば、9ビットの2の補数データの形式のものとすることができ、このデータは、ビデオ信号の最も新しい垂直同期信号に対する前方への遅延、または、垂直リセット信号を次のフィールド用の垂直同期信号に先行させるようにする、次の垂直同期信号に対して負の遅延、即ち、完全な1フィールドよりも幾らか短い遅延のいずれかを表す。
【0035】
ワイドスクリーン・プロセッサはさらにパルス幅情報も供給する。図8、図12及び図13に示すように、垂直リセットパルスと垂直ブランキングパルスの発生には同じ形式の回路を用いることができる。プロセッサは垂直リセット及び垂直ブランキングのパルス幅と遅延ラインのカウントを、互いに相補関係となるように選択する。遅延ラインカウントは、例えば、9ビットの2分の1ラインカウントとし、パルス幅は6ビット(リセット用)または8ビット(ブランキング用)とすることができる。パルス幅はプロセッサからのこの幅データをカウンタにロードし、パルス期間中このカウンタをカウントダウンすることによって決めることができる。そのようにする代わりに、比較器を設けて、カウンタが所要の数までカウントアップした時にパルスをディスエーブルするようにしてもよい。
【0036】
図8において、信号SOL_X_2は、1水平ラインに2回生じる1クロック幅のパルスで、10ビットカウンタ1404に供給される。その前にVSYNCが生じた時からの2分の1ラインの数が10ビットカウンタ1404によってカウントされ、VSYNCの前縁で(1クロック幅のパルスVSYNC_Eによって)、そのカウントがラッチ1408に記憶される。このラッチ1408は各フィールド中の2分の1ラインの総数を記憶するためのものである。
【0037】
1ビットカウンタ1410からなるトグル回路にVSYNC_Eが結合されており、その時のフィールドが第1フィールドか第2フィールドかを判定する。VSYNC_Eが発生する度に、1ビットフィールドカウンタ1410はその状態を変え、カウンタ1404の内容のラッチ1409へのローディングを可能にする。VSYNC_Eはまた、次のフィールドに備えてカウンタ1404をクリアする。
【0038】
1ビットカウンタ1410は、2つのラッチ1408と1409の一方の内容を加算器1416に供給するマルチプレクサ1414を制御する。加算器1416及びもう1つのマルチプレクサ1420には、希望の位相データ、これは正(下方パン用)または負(上方パン用)である、が供給される。位相データの最上位ビット(これは2の補数ワードが正か負かを示す)がマルチプレクサ1420を制御する。位相データの符号ビットは、その位相データが直接用いられるか(下方パンを示す、位相が正の場合)、そのフィールド用のラインカウンタに加えられるか(上方パンを示す、位相が負の場合)を決定する。
【0039】
マルチプレクサ1420の出力は比較器1424の一方の入力に結合される。比較器1424の他方の入力には、カウンタ1404からのその時の2分の1ラインカウントが供給される。その時のフィールドの2分の1ラインカウントが、上方パン遅延ラインカウント、または、下方へのパンについての、最後に生じたその形式のフィールド中のラインの総数から垂直リセットパルスと次のVSYNCとの間の進相を規定する、ラインの数を減じたもののいずれかに等しくなると、信号STR_RSTが生成されて強制パルス回路1430に供給される。この強制パルス回路は、パルス幅がゲート処理によって決められずに、プロセッサによって供給される点を除けば図7の回路と同様である。
【0040】
垂直リセットパルスを発生するように働くパルス発生部と垂直ブランキングパルスを発生するパルス発生回路1432は、垂直リセットパルスと垂直ブランキングパルスとでは、位相の遅れ(または進み)を特定するために必要なビット数が違う点を除けば、実質的に同じである。
【0041】
図9乃至図11はこの発明のある1つの実施例の詳細を示し、図12と13は垂直リセットパルス発生部と垂直ブランキングパルス発生部を、どの様にして同じライン計数手段で駆動するかを示すものである。図8で説明したものと同じ回路素子には、同じ参照番号を付してある。
【0042】
10ビット2分の1ラインカウンタ1404、ラッチ1408、1409及びマルチプレクサ1414は図9に示すように実施できるが、1ビットカウンタはD型フリップフロップ1440とそれに関連するゲート構成によって実施してトグル回路を形成させている。このトグル回路は、VSYNC_Eが生じる度に状態を変えて、ラッチ1408、1409の一方とマルチプレクサ1414への入力の1つの組を選択して出力させる。
【0043】
図10と11を参照する。加算器1416はカスケードに接続された3つの4ビット加算器として実施されている。垂直位相データと総ラインカウントの和、または、垂直位相データそのままが、位相データの符号ビットの関数としてマルチプレクサ1420によって選択され、選択されたものが比較器1424(図11)に供給される。カウンタ1404によって表示されるその時のラインカウントが希望のラインカウントに等しくなると、比較器1424の出力から強制パルス回路1430(図11)にパルスが供給される。強制パルス回路は、次のVSYNCが生じる前にSTR_RSTが生じない場合に、VSYNCによって垂直リセットパルスを発生することができるようにしてラスタの崩壊を防ぐように働く、図7に示すような回路1100を含んでいる。
【0044】
図7において、垂直リセットパルスの幅は、パルス幅カウンタの出力に結合されているゲーティング構成によって決められ、このゲーティング構成は、希望のカウントに達した時、カウンタをディスエーブルし、リセットパルスを終了させる比較器を構成している。図11において、パルス幅はプロセッサの制御の下に可変とされている。必要なパルス幅をパルス幅を決めるためのカウントダウン形カウンタにロードしてもよいし、あるいは、カウンタ1114の内容を必要なパルス幅と比較するための比較器を設けるようにしてもよい。後者の場合は、回路は図7に示したと実質的に同じように動作する。
【0045】
図12と図13は、図9、図10及び図11に詳細に示した、2分の1ラインカウンタ、ラッチ、マルチプレクサ及び加算器を含む構成1460の出力に結合された並列回路1452によって垂直リセットパルスと垂直ブランキングパルスの両方が生成される実施例を示す。パン用の遅延時間及び垂直リセットパルスと垂直ブランキングパルスのパルス幅を相補的に変化させることにより、プロセッサは、フィールドの長さが変化するような、及び/またはフィールドの長さが互いに異なっているような非標準動作モード、例えば、VCR再生時のポーズモードあるいはサーチモードなどの動作モードにおいても正確なパン処理ができる。
【図面の簡単な説明】
【図1】この発明によるフレーム基準垂直パン制御装置を有するワイドスクリーンテレビジョン装置の構成要素を概略的に示す概略図である。
【図2】図1の偏向回路を示すブロック回路図である。
【図3】郵便受け検出器を含む垂直サイズ制御回路のブロック図である。
【図4】垂直パンを説明するタイミング図である。
【図5】図4に関連して垂直パンを説明するために用いる表示フォーマットを示す図である。
【図6】この発明の動作の説明に供する垂直同期信号と垂直リセット信号の関係を示すタイミング図である。
【図7】強制的に垂直リセット信号を発生させる手段の回路図である。
【図8】測定されたフィールドの長さに従って調整される垂直パンを実行するために連続するフィールドの長さをモニタし、垂直リセットパルスと垂直ブランキングパルスとを発生するための回路のブロック図である。
【図9】図8の回路におけるカウンタ、ラッチ及びマルチプレクサの具体例を詳細に示す回路図である。
【図10】図8の回路の加算器及びマルチプレクサ部分の具体例の詳細を示す回路図である。
【図11】図8の回路の比較器部分の具体例の詳細を示す回路図である。
【図12】図8の回路に示される垂直リセットパルスと垂直ブランキングパルスの両方を発生する並列回路の具体例の一部を示す回路図である。
【図13】図8の回路に示される垂直リセットパルスと垂直ブランキングパルスの両方を発生する並列回路の具体例の一部を示す回路図である。
【符号の説明】
244 画像表示手段
1404、1408、1409、1410 測定手段
1416 パンを自動的に増減する手段
1420、1424、1430 パンする手段

Claims (12)

  1. 画像を表す信号成分と、1垂直走査期間当たり標準水平ライン数を有する標準垂直走査期間と長さが異なることもある連続する垂直走査期間の各垂直走査期間を規定する垂直同期成分とを有するビデオ信号に基づく画像を、画像表示手段上で所与の量だけ上方向または下方向に垂直パンする方法であって
    上記連続する垂直走査期間の各垂直走査期間の長さを順次測定するステップと、
    上記標準垂直走査期間と長さが異な垂直走査期間が発生している期間中、下方へのパン時には上記所与の量を垂直パン制御信号の位相シフト量として決定し、上方へのパン時には上記測定するステップにおいて順次測定された各垂直走査期間の長さのうち上記長さが異なる垂直走査期間と同じ形式のその前に生じた垂直走査期間の長さから上記所与の量に相当する時間長さを差し引いた量を上記垂直パン制御信号の位相シフト量として決定するステップと、
    上記垂直同期成分に対して上記決定された位相シフト量だけ位相シフトした上記垂直パン制御信号を発生するステップと、
    上記垂直パン制御信号に応答して垂直リセット信号を発生するステップと、
    上記垂直同期成分の代わりに上記垂直リセット信号に応答して垂直リセットを行うステップと、
    からなる、画像を垂直方向にパンする方法。
  2. 上記測定するステップは連続するフィールドの各フィールドの長さを測定するステップからなる、請求項1に記載の画像を垂直方向にパンする方法。
  3. 上記測定するステップは連続するフレームの各フレームの長さを測定するステップからなる、請求項1に記載の画像を垂直方向にパンする方法。
  4. 上記測定するステップは上記連続する垂直走査期間の各垂直走査期間の水平ライン数を測定するステップからなる、請求項1に記載の画像を垂直方向にパンする方法。
  5. 上記測定するステップは連続するフィールドの各フィールド中の水平ライン数を測定するステップからなる、請求項4に記載の画像を垂直方向にパンする方法。
  6. 上記測定するステップは連続するフレームの各フレーム中の水平ライン数を測定するステップからなる、請求項4に記載の画像を垂直方向にパンする方法。
  7. 画像を表す信号成分と、1垂直走査期間当たり標準水平ライン数を有する標準垂直走査期間と長さが異なることもある連続する垂直走査期間の各垂直走査期間を規定する垂直同期成分とを有するビデオ信号に基づく画像を、画像表示手段上で所与の量だけ上方向または下方向に垂直パンする方法であって、
    上記連続する垂直走査期間の各垂直走査期間の長さを順次測定するステップと、
    上記標準垂直走査期間と長さが異な垂直走査期間が発生している期間中、下方へのパン時には上記所与の量に従って、上方へのパン時には上記測定するステップにおいて順次測定された各垂直走査期間の長さのうち上記長さが異なる垂直走査期間と同じ形式のその前に生じた垂直走査期間の長さから上記所与の量に相当する時間長さを差し引いた量に従って、上記垂直同期成分に対して位相シフトした垂直パン制御信号を発生するステップと、
    上記垂直パン制御信号に基づいて画像を画像表示手段上で所与の量だけ上方または下方に垂直パンするステップと、
    からなる、画像を垂直方向にパンする方法。
  8. 上記測定するステップは連続するフィールドの各フィールドの長さを測定するステップからなる、請求項7に記載の画像を垂直方向にパンする方法。
  9. 上記測定するステップは連続するフレームの各フレームの長さを測定するステップからなる、請求項7に記載の画像を垂直方向にパンする方法。
  10. 上記測定するステップは上記連続する垂直走査期間の各垂直走査期間の水平ライン数を測定するステップからなる、請求項7に記載の画像を垂直方向にパンする方法。
  11. 上記測定するステップは連続するフィールドの各フィールド中の水平ライン数を測定するステップからなる、請求項10に記載の画像を垂直方向にパンする方法。
  12. 上記測定するステップは連続するフレームの各フレーム中の水平ライン数を測定するステップからなる、請求項10に記載の画像を垂直方向にパンする方法。
JP2001162287A 1992-07-10 2001-05-30 画像を垂直方向にパンする方法 Expired - Fee Related JP3768414B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/911,648 US5294987A (en) 1992-07-10 1992-07-10 Field to field vertical panning system
US911648 1992-07-10

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP19534793A Division JP3384842B2 (ja) 1992-07-10 1993-07-12 テレビジョン装置

Publications (2)

Publication Number Publication Date
JP2002027279A JP2002027279A (ja) 2002-01-25
JP3768414B2 true JP3768414B2 (ja) 2006-04-19

Family

ID=25430638

Family Applications (2)

Application Number Title Priority Date Filing Date
JP19534793A Expired - Fee Related JP3384842B2 (ja) 1992-07-10 1993-07-12 テレビジョン装置
JP2001162287A Expired - Fee Related JP3768414B2 (ja) 1992-07-10 2001-05-30 画像を垂直方向にパンする方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP19534793A Expired - Fee Related JP3384842B2 (ja) 1992-07-10 1993-07-12 テレビジョン装置

Country Status (10)

Country Link
US (1) US5294987A (ja)
EP (1) EP0578162B1 (ja)
JP (2) JP3384842B2 (ja)
KR (1) KR0181975B1 (ja)
CN (1) CN1050024C (ja)
DE (1) DE69321527T2 (ja)
ES (1) ES2121902T3 (ja)
MX (1) MX9304157A (ja)
MY (1) MY107772A (ja)
SG (1) SG76453A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9508289D0 (en) * 1995-04-24 1995-06-14 Rca Thomson Licensing Corp Deflection circuits for changing display format on wide screen picture tubes
US5838327A (en) * 1996-11-01 1998-11-17 Woo Bo Electronics Co., Ltd. Controller for converting digital plane image data to virtual three-dimensional image data
KR100331460B1 (ko) * 1999-05-04 2002-04-09 김형섭 호떡 제조기
JP2001100710A (ja) * 1999-07-23 2001-04-13 Seiko Epson Corp 電気光学装置、その駆動方法、その走査線駆動回路および電子機器
JP2004356939A (ja) * 2003-05-29 2004-12-16 Fujitsu Component Ltd 遠隔ユニット及び遠隔システム
JP3968587B2 (ja) * 2004-03-30 2007-08-29 船井電機株式会社 液晶テレビジョン、バックライト制御装置およびバックライト制御方法
JP5506180B2 (ja) * 2007-11-21 2014-05-28 富士通テン株式会社 映像信号処理装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3878327A (en) * 1973-10-17 1975-04-15 Westinghouse Electric Corp Television system for improving reading skills
GB1547598A (en) * 1975-07-29 1979-06-20 Seiko Instr & Electronics Combined electronic timepieces and television receivers
JPS5341922A (en) * 1976-09-29 1978-04-15 Toshiba Corp Vertical deflection device
JPS6011875B2 (ja) * 1977-08-17 1985-03-28 日本電気株式会社 クロマキ−トラツキング装置
US4249213A (en) * 1978-09-14 1981-02-03 Hitachi, Ltd. Picture-in-picture television receiver
JPS56119579A (en) * 1980-02-25 1981-09-19 Sony Corp Digital type vertical synchronizing circuit
GB2132846A (en) * 1982-12-22 1984-07-11 Philips Electronic Associated Television transmission system
GB8422548D0 (en) * 1984-09-06 1984-10-10 Rediffusion Simulation Ltd Field blanking pulse modifier
JPH0712206B2 (ja) * 1984-10-01 1995-02-08 日本放送協会 映像信号処理用基本装置
US4746981A (en) * 1986-06-16 1988-05-24 Imtech International, Inc. Multiple screen digital video display
JPS63282790A (ja) * 1987-02-14 1988-11-18 株式会社リコー 表示制御装置
US4821086A (en) * 1987-10-28 1989-04-11 Rca Licensing Corporation TV receiver having in-memory switching signal
KR930006455B1 (ko) * 1987-11-30 1993-07-16 니뽄 덴끼 가부시끼가이샤 화상 신호 발생 장치
JPH02162874A (ja) * 1988-12-15 1990-06-22 Canon Inc 投写型テレビジョン装置
JPH0793690B2 (ja) * 1990-04-20 1995-10-09 松下電器産業株式会社 垂直シフト回路
JPH0420175A (ja) * 1990-05-15 1992-01-23 Matsushita Electric Ind Co Ltd 垂直画面位置制御装置
GB9012326D0 (en) * 1990-06-01 1990-07-18 Thomson Consumer Electronics Wide screen television

Also Published As

Publication number Publication date
US5294987A (en) 1994-03-15
KR940003359A (ko) 1994-02-21
KR0181975B1 (ko) 1999-05-01
CN1050024C (zh) 2000-03-01
SG76453A1 (en) 2000-11-21
JP2002027279A (ja) 2002-01-25
ES2121902T3 (es) 1998-12-16
DE69321527T2 (de) 1999-03-11
MX9304157A (es) 1995-01-31
EP0578162A1 (en) 1994-01-12
EP0578162B1 (en) 1998-10-14
MY107772A (en) 1996-06-15
JP3384842B2 (ja) 2003-03-10
DE69321527D1 (de) 1998-11-19
JPH06105177A (ja) 1994-04-15
CN1085714A (zh) 1994-04-20

Similar Documents

Publication Publication Date Title
KR0183367B1 (ko) 기록/판독 포인터 제어 장치를 구비한 필드 동기화 시스템
US5249049A (en) Managing letterbox displays
US5576769A (en) Automatic synchronization switch for side-by-side displays
US5309234A (en) Adaptive letterbox detector
KR100191408B1 (ko) 수직 리세트 발생 시스템
US5365278A (en) Side by side television pictures
EP0711071B1 (en) Vertical panning system for interlaced video
JP3768414B2 (ja) 画像を垂直方向にパンする方法
EP0685139B1 (en) Adaptive letterbox detection
EP0578155B1 (en) Frame based vertical panning system
EP0685142B1 (en) Viedeodisplay control system and method
KR100310182B1 (ko) 레터박스검출기
JP2964490B2 (ja) テレビジョン受像機
JPH06276494A (ja) ビデオシステム

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040511

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20040809

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20040813

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041110

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050314

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050524

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20050617

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060201

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110210

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120210

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees