KR0181975B1 - 필드 대 필드 수직 패닝 시스템 - Google Patents

필드 대 필드 수직 패닝 시스템 Download PDF

Info

Publication number
KR0181975B1
KR0181975B1 KR1019930012902A KR930012902A KR0181975B1 KR 0181975 B1 KR0181975 B1 KR 0181975B1 KR 1019930012902 A KR1019930012902 A KR 1019930012902A KR 930012902 A KR930012902 A KR 930012902A KR 0181975 B1 KR0181975 B1 KR 0181975B1
Authority
KR
South Korea
Prior art keywords
vertical
panning
signal
reset
rst
Prior art date
Application number
KR1019930012902A
Other languages
English (en)
Other versions
KR940003359A (ko
Inventor
윌리암 새져 티모씨
제이 더필드 데이비드
Original Assignee
죠셉 제이. 락스
톰슨 콘슈머 일렉트로닉스 인코오포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 죠셉 제이. 락스, 톰슨 콘슈머 일렉트로닉스 인코오포레이티드 filed Critical 죠셉 제이. 락스
Publication of KR940003359A publication Critical patent/KR940003359A/ko
Application granted granted Critical
Publication of KR0181975B1 publication Critical patent/KR0181975B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/0122—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal the input and the output signals having different aspect ratios
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/72—Modifying the appearance of television pictures by optical filters or diffusing screens
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
    • H04N3/227—Centering
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/24—Blanking circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/765—Interface circuits between an apparatus for recording and another apparatus
    • H04N5/775—Interface circuits between an apparatus for recording and another apparatus between a recording apparatus and a television receiver

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Graphics (AREA)
  • Details Of Television Scanning (AREA)
  • Synchronizing For Television (AREA)

Abstract

텔레비전 장치는화상을 표시하는 비디오 신호용 디스플레이를 포함한다. 비디오 신호는 어떠한 동작상태하에서 필드당 다수의 표준 수평 라인 이외의 라인을 갖을 수 있는 수평 라인의 필드를 한정하는 수직 동기화성분을 갖는다. 카운터(1404, 1410) 및 래치(1408, 1409)는 수평 라인 연속 필드의 수를 측정한다. 패닝회로(1416, 1420, 1424, 1430)는 선택된 수평 라인수 만큼 비디오 디스플레이상에 상기 화상을 수직으로 패닝온 하도록 수직 동기화 성분에 대해 선택된 다수의 수평라인(RESET PHASE)만큼 위상 시프트된 수직 리세트 신호(VRST)를 발생한다. 선택된 수평라인수는 상기 어떠한 동작 상태하에서도 선택된 수직 패닝량을 유지하기 위해서 측정된 길이의 필드에 응답하여 조절된다.

Description

필드 대 필드 수직 패닝 시스템
제1도는 본 발명에 따른 와이드 스크린 텔레비전 장치의 소자부들을 전체적으로 도시한 개략도.
제2도는 제1도에 도시된 편향 회로를 도시한 결합 블록 및 회로도.
제3도는 문자 박스 검출기를 포함한 수직 크기 제어 회로를 도시한 블록도.
제4도는 수직 패닝 양상을 도시하는 타이밍도.
제5(a)~제5(c)도는 제4도와 관련하여 수직 패닝 양상을 설명하는데 유용한 디스플레이 포맷도.
제6도는 본 발명의 동작을 설명하는데 유용한 수직 동기 및 수직 리세트 신호의 관계를 도시하는 타이밍도.
제7도는 강제 수직 리셋트를 발생하기 위한 수단을 도시하는 회로도.
제8도는 측정된 필드 길이에 따라 조정되고, 연속 필드 길이를 모니터하고 수직 패닝을 실행하도록 수직 리세트 및 블랭킹 펄스를 발생하는 회로의 블록도.
제9도는 제8도에 따른 회로의 카운터, 래치 및 멀티플렉서의 실행을 도시하는 상세 회로도.
제10도는 제8도에 따른 애더, 팬 멀티플렉서 및 비교기부의 실행을 도시하는 상세 회로도.
제11도는 제8도에 따른 회로에 의해 표시된 바와 같이 수직 리셋트 및 수직 블랭킹 펄스를 모두 발생시키는 병렬 회로의 실행을 도시하는 상세 회로도.
* 도면의 주요부분에 대한 부호의 설명
30 : 와이드 스크린 프로세서 40 : 변환기
50 : 편향 회로 60 : RGB 인터페이스
70 : 전원 206,208 : 튜너
210 : 디코더 212 : 동기 분리기
214 : 수직 카운트 다운 회로 244 : 키네스코프
본 발명은 연속 비디오 필드들의 수평 라인수가 동일하지 않고/않거나 표준 길이와 다른 길이를 갖는 환경에서도 적절하게 동작하는 수직 패닝 시스템에 관한 것이다.
와이드 스크린 텔레비전 수상기는 다양한 텔레비전 신호를 디스플레이하도록 배치될 수 있다. 상기 수상기는 문자 박스(letter box) 포맷으로 신호를 검출할 수 있고, 4×3 수신 신호를 확장하여 블랭크 상부 및 하부 대역들이 크롭핑(cropping)되고 상기 신호가 16×9 디스플레이 영역을 채우게 된다. 상기 수상기는 상부 및 하부 대역에서 활성 비디오 영역을 크롭핑하는 동안 비문자 박스신호(예컨대, 4×3)를 확장하거나 확대(zoom)하여 와이드 스크린 디스플레이를 채우게 한다. 이러한 특징과 함께 확대 소스를 디스플레이 하기 위한 수직 블랭킹 및 리세트 신호를 발생하는 부가적 기능이 부가된다.
수직 패닝 회로는 수직으로 과주사된 라스터의 일부가 스크린상에 디스플레이 되는 것을 제어한다. 만일 수직으로 과주사된 비디오 신호가 문자 박스 포맷으로 존재하지 않는 경우에, 화상은 디스플레이되는 신호를 왜곡함이 없이 와이드 스크린 디스플레이 포맷을 시뮬레이트하도록 확대, 즉 수직 및 수평으로 확장될 수 있다. 예를 들어 4×3 신호로부터 16×9 디스플레이(또 다른 특정비도 가능함)로 변경된다고 가정하면, 상기 화상의 수직 디멘죤 1/3이 크롭핑된다. 많은 수직 편향 시스템은 AC 결합되어 있고, 그 결과, 화상들은 대개 디스플레이상에 수직으로 집중되어 있다. 16:9 디스플레이상에 디스플레이하기 위해 확대된 4:3 화상의 경우, 화상의 1/6 상부와 1/6 하부는 대개 AC 결합된 수직 편향 시스템으로 크롭핑된다.
화상 내용은 상부와 하부 이외의 부분에서 유지되는 동안, 상부 또는 하부에서 더욱 많이 크롭핑하도록 할 수 있다. 예를 들어, 화상에서 액션(action)이 그라운드 레벨에 있는 경우에, 시청자들은 더욱 많은 스카이(sky)를 크롭핑하는 것을 선호할 수도 있다. 수직 패닝 기능은 일부 확대된 화상이 크롭핑 되는 것에 대한 선택을 인에이블할 수 있다. 이것은 수신된 비디오 신호에 기초하는 처리된 수직 동기화 펄스(VSYNC로 칭함)의 리딩 에지(leading edge)로부터 선택 가능한 가변적인 양만큼 지연되는 수직 리세트 펄스의 발생에 의해 달성될 수 있다. 수직 블랭킹 펄스는 이와 유사하게 발생된다. 상기 수직 리세트 펄스는 수직 리트레이스(retrace)를 개시하도록 섀시에 의해 이용되고, 수직 블랭킹 펄스에 의해 한정되는 블랭킹 기간동안 전자빔이 디스에이블(disable)된다. 와이드 스크린 프로세서의 비디오 출력은 지연되지 않기 때문에, 수직 패닝 특징이 VSYNC에 관한 수직 블랭킹 및 수직 리세트 펄스 지연의 적절한 조작에 의해 생성된다.
시청자가 팬 업(pan up) 또는 팬 다운(pan down)을 원하는 경우가 있다. 패닝 방향은 시계(視界)시 확장 또는 확대된 화상에 대해 이동하는 방향으로 한정된다. 예컨대, 패닝 다운은 상기 확대된 화상의 하부에 화소 내용을 나타내고, 상기 확대된 화상의 상부로부터 화소 내용을 크롭핑한다. 비디오의 패닝 다운은 화상을 상향 스크롤링(scrolling)하는 것으로 간주될 수도 있다. 반대로, 비디오의 패닝 업은 비디오의 하향 스크롤링으로 간주될 수도 있다. 패닝 다운은 필드수보다 작은 임의의 수평 라인수만큼 각 필드(두 개의 인터리빙(interleave)된 필드의)에 대한 블랭킹 및 수직 리세트의 지연을 수반한다. NTSC에 있어서, 각 필드는 262.5 라인이다. 반면에, 패닝 업은 VSYNC에 관한 시간에 앞서 수직 리세트 및 블랭킹 펄스들을 이동시키는 것이 필요할 수 있는데, 이것은 물론 VSYNC가 트리거링 신호인 경우에 AC 결합된 수직 편향 시스템에서는 불가능하다.
패닝 업 및 패닝 다운은 한 필드의 라인 이하의 하프 라인수만큼 수직 리세트 신호를 지연시키므로써 달성될 수 있다. 262.5 라인(즉, 525 하프 라인)을 갖는 필드를 포함하는 표준 NTSC 신호에 있어서, 패닝 다운 지연은 0과 262.5 하프라인 사이에 존재한다. 패닝 업 지연은 262.5와 525 하프 라인 사이에 존재한다. 그러나, 이와 같은 방식은 예컨대, 임의의 VCR재생 모드에서 생성된 비표준 신호에는 여전히 적응하지 못한다. 이중 애지머스 4헤드 VCR(dual azimuth four head VCR)에 대한 일시 정지(pause)와 같이 필드 길이가 같지 않도록 하는 비표준 신호가 존재하는 경우에, 패닝 업은 연속적인 필드 사이의 라인수의 차와 동일한 필드 사이에 오프셋으로 라인간 플리커(interline flicker)를 생성한다. 디스플레이되는 연속 필드들의 각 라인들은 정렬되어 있지 않다. 그 결과, 효율적으로 화상을 시청 불가능하게 만드는 매우 심각한 아티팩트(artifact)가 존재하게 된다.
다른 VCR 모드에서, 필드 길이는 일치할 수 있지만, 표준 길이(즉, 수평 라인들의 수)로 이루어지지 않는다. 시각 탐색 모드에서, 예컨대, 필드 길이는 일치 할 수 있지만, 순방향 탐색에서는 표준 길이보다 짧고 역방향 탐색에서는 표준 길이보다 길다. 기록 속도 및 탐색 속도에 의존하는 표준 길이와 다른 특정수의 필드 라인은 예컨대 ±10 라인일 수 있다. 필드 라인 길이의 변화는 표준 모드에서의 동작과 비교하여 탐색 모드에서 동작할 때 상향 팬 지연이 더욱 많이 또는 더욱 적게 패닝하게 한다. 다시 말하면, 필드 라인의 길이의 변화는 추가의 원하지 않는 패닝을 야기할 수 있다. 이것은 팬 지연이 필드 길이가 표준이라는 가정하에서 이전의 수직 동기 신호를 참조하기 때문에 발생한다. 그러나, 수득된 상향 팬의 양은 팬 지연 회로에 의해 발생된 수직 리세트 펄스와 다음 필드의 초기, 즉 다음 VSYNC 신호 사이의 위상 관계의 함수이다. 필드의 라인수가 변화되는 경우, 수직 리세트와 다음 VSYNC 의 위상 관계도 또한 변화해야 한다.
본 발명의 상기 및 기타 다른 양상은 화상은 나타내는 비디오 신호용 디스플레이, 측정 회로, 패닝 회로 및 조정 회로를 포함하는 텔레비전 장치에 의해 제공된다. 비디오 신호는 특정 동작 조건하에서 필드당 표준 개수 이외의 개수의 수평 라인을 가질수 있는 수평 라인들의 필드들을 한정하는 수직 동기 성분을 갖는다. 측정 회로는 각 필드의 수평 라인수를 결정한다. 패닝 회로는 수직 리세트 신호를 발생하는데, 상기 신호는 수평 라인들의 선택된 수평 라인수에 의해 비디오 디스플레이상에서 화상을 수직으로 패닝하기 위한 비디오 신호의 수직 동기 성분에 관련하여 선택된 수의 수평 라인들에 의해 위상 시프트된다. 선택된 수평 라인수는 어떠한 동작 상태하에서도 선택된 수직 패닝의 양을 유지하기 위해 측정된 필드 길이에 응답하여 조정된다.
상기 측정 회로는: 제1 및 제2 카운터와; 상기 제1카운터에 결합된 제1 및 제2래치와; 상기 제1 및 제2래치에 결합되어 상기 제1 및 제2래치를 선택하여 상기 제1카운터로부터의 입력을 로딩하는 게이트 회로와; 상기 제2카운터에 응답하여 상기 제1 및 제2 래치 사이에서 출력을 선택하는 제1멀티플렉서를 포함한다. 상기 조정 회로는 (a) 선택된 수의 수평 라인 중의 연속 라인과 (b) 선택된 수의 수평 라인 중의 연속 라인과 측정된 길이의 연속 라인의 대수합 사이에서 출력을 선택하고, 위상 시프트의 부호 표시 비트에 응답하는 제2멀티플렉서와; 측정된 필드 길이가 제2 멀티플렉서의 출력값에 도달할 때 수직 리세트 신호를 개시하기 위해 출력 신호를 발생하는 비교기를 포함한다.
제1도는 본 발명에 따른 와이드 스크린 텔레비전의 블록도이다. 상기 텔레비전은 2fH의 비월 주사되지 않은 수평 주사 또는 비월 주사되지 않은 버전으로 도시되어 있는 종래의 수평 주사로 동작되도록 배치될 수 있다. 텔레비전 수상기는 일반적으로 전원(70), 비디오 신호 입력부(20), 원-칩 프로세서(202)에 결합된 섀시(chassis) 또는 TV 마이크로 프로세서(216), 와이드 스크린 프로세서(30), 1fH-2fH 변환기(40), 편향 회로(50), RGB 인터페이스(60), YUV-RGB 변환기(240) 및 키네스코프 구동기(242), 영사 또는 직접 시청을 위해 배치될 수 있는 디스플레이 튜브 장치(244)를 포함한다. 설명의 편의상 여러 회로의 그룹을 상이한 기능을 갖는 블록으로 나누어 놓았는데, 이것은 그러한 회로들의 상호간의 기능적인 결합 및 물리적인 위치를 제한하고자 하는 의도는 아니다.
비디오 신호 입력부(20)는 에컨대, ANT1 및 ANT2에서 방송 또는 케이블 신호와 같은 상이한 소스로부터 복수의 합성 비디오 신호를 동시에 수신, 선택 또는 디스플레이할 수 있는데, 상기 안테나 신호 ANT1 및 ANT2는 제1튜너(206)와 제2튜너(208)에 결합되도록 RF 스위치(204)에 의해 선택 가능한다. 상기 제1튜너(206)의 출력은 에컨대, 산업 디자인 유형 TA7777과 같은 원-칩 회로(202)에 결합되어 튜닝, 편향 및 비디오 제어 기능을 수행한다. 상기 원-칩 (202)로부터의 VIDEO OUT 기저 대역 신호는 비디오 스위치(200)와 와이드 스크린 프로세서(30)의 TV1 입력에 결합된다. 보조 입력 AUX1 및 AUX2는 비디오 카메라, 레이저 디스크 플레이어, 비디오 테이프 플레이어, 비디오 게임 등과 같은 상이한 소스에 사용될 수 있고, 와이드 스크린 프로세서(30)로의 SWITHCHED VIDEO 입력에 결합되도록 비디오 스위치(200)에 의해 선택된다. 선택된 합성 비디오 신호(SELECTED COMP OUT)는 비디오 소스(S1,S2)와 함께 Y/C 디코더(210)에 입력되고, TV 마이크로프로세서(216)에 응답하여 Y_M 및 C_IN으로서 와이드 스크린 프로세서(30)에 결합하기 위한 한쌍의 휘도 및 색도 신호(이후 메인 신호로 간주)를 선택한다. 상기신호들은 R-Y 및 B-Y 신호와 등가인 색차 신호 U_M 및 V_M을 발생하도록 상기 원-칩(202)에 다시 결합된다. 상기 신호들은 추가의 처리를 위해 디지털 형태로 변환된다.
상기 제2튜너(208)는 Y/C 디코더의 입력으로서 SWITHCHED VIDEO 신호와 함께 선택할 수 있는 기저 대역 비디오 신호 TV2를 형성한다. 스위치(SW3 및 SW4)는 보조 신호로 간주되는 상기 신호 Y,C 또는 입력 S1에 대응하는 외부 신호 Y_EXT 및 C_EXT를 선택한다. 상기 메인 신호 경로는 접미어 M으로 표시되고 보조 신호 경로는 각 신호들에서 접미어 A로 표시된다. 상기 각 신호들은 선택적으로 디스플레이되거나 PIP회로(301)를 통해 PIP 모드로 디스플레이되도록 처리될 수 있다.
Y_M에 대응하는 합성 동기 신호(COMP SYNC)는 와이드 스크린 프로세서(30)에 의해 수직 카운트 다운 회로(214)로 입력되는 수평 동기 성분 H와 수직 동기 성분 V를 생성하는 동기 분리기(212)에 제공된다. 수직 카운트 다운 회로는 와이드 스크린 프로세서(30)에 결합되는 VERTICAL RESET 신호를 발생한다. 와이드 스크린 프로세서는 RGB 인터페이스(60)로 출력되는 내부 수직 리세트 출력 신호(IN VERT RST OUT)를 발생시키고, RGB 인터페이내의 스위치는 내부 수직 리세트 출력 신호와 외부 RGB 소스의 수직 동기 성분 신호중 하나를 선택한다. 이 스위치의 출력은 편향 회로(50)로 유도되는 선택된 수직 동기 성분(SEL_VERT_SYNC)이다. 보조 비디오 신호의 수평 및 수직 동기 신호는 와이드 스크린 프로세서(30)내의 동기 분리기에 의해 발생된다.
1fH-2fH 변환기(40)는 비월 주사된 비디오 신호를 순차 주사되는 비월 주사되지 않은 신호로 변환시킨다. 비디오 RAM(420)은 예컨대, 수평 라인들을 두 번 디스플레이하거나 화상에서 검출된 이동에 기초하여 라인을 선택하는 것과 같이 반복 또는 보간될 수 있는 라인들, 또는 그외의 모든 라인을 제공하도록 인접 필드 또는 프레임을 저장하는데 이용될 수 있다. 변환된 비디오 데이터는 Y_2fH, U_2fH 및 V_2fH RGB 인터페이스(60)에 공급된다. 상기 RGB 인터페이스는 상기 전환된 비디오 데이터 또는 외부 RGB 비디오 신호의 선택을 인에이블시킨 후에 비디오 신호 입력부에 결합된다. 외부 RGB 신호는 2fH 주사에 적합한 와이드 포맷 디스플레이비 신호로 간주된다. 상기 메인 신호의 수직 동기 성분은 RGB 인터페이스(INT VERT RST OUT 으로서)에 결합되어 편향 회로(50)에 인가된 수직 동기 신호를 내부 또는 외부 RGB 신호의 사용자 선택과 함께 선택한다. 그러나, 수직 라스터 붕괴를 방지하기 위해, 상기 RGB 인터페이스 회로는 외부 동기 신호를 검출하고 존재하지 않는 외부 RGB 신호의 선택을 무효로 한다. 와이드 스크린 프로세서(30)의 마이크로프로세서(WSP μP)는 외부 RGB 신호에 대한 컬러 및 색조를 제어한다.
PIP프로세서(301)는 게이트 어레이(300)와 함께 에컨대, 4×3 메인 디스플레이 신호 등의 측부를 따라 문자 박스 메인 디스플레이 신호의 상부 또는 하부 마진에서 디스플레이된 보조 신호의 압축 버전을 이용하여 선택될 수 있는 다양한 디스플레이 포맷을 제공하도록 메인 및 보조 비디오 신호 데이터를 합성시킨다. 와이드 스크린 마이크로프로세서(WSP μP)는 직렬 버스를 통해 TV 마이크로 프로세서(216)에 응답한다. 와이드 스크린 프로세서(30)는 또한 3 레벨 샌드캐슬(sandcastle) 신호로서 합성 수직 블랭킹(blanking)/리세트 신호를 발생시킨다. 수직 블랭킹 및 리세트 신호는 또한, 패닝 제어와 관련하여 이후에 더욱 상세히 설명하는 바와 같이 별개의 신호로서 발생될 수도 있다. 합성 블랭킹 신호를 비디오 신호 입력부에 의해 RGB 인터페이스에 제공된다.
제2도에 더욱 상세히 편향 회로(50)는 와이드 스크린 프로세서로부터의 수직 리세트 신호, RGB 인터페이스(60)로부터 선택된 2fH 수평 동기 신호 및 와이드 스크린 프로세서로부터의 추가의 제어 신호를 수신한다. 이들 추가의 제어 신호는 수평 위상 조정, 수직 크기 조정 및 좌우 핀 조정과 관련이 있다. 편향 회로(50)는 2fH 플라이백 펄스를 와이드 스크린 프로세서(30), 1fH-2fH 변환기(40) 및 YUV-RGB 변환기(240)에 제공한다.
편향 회로(50)는 제2도에 더욱 상세히 도시되어 있다. 상이한 디스플레이 포맷을 실행하는데 필요한 만큼의 수직 과주사의 원하는 양에 따라, 회로(500)가 라스터의 수직 크기를 조정하기 위해 제공된다. 도시적으로 설명하자면, 일정한 전류원(502)은 수직 램프(ramp) 커패시터(504)를 충전시키는 일정량의 전류(IRAMP)를 제공한다. 트랜지스터(506)는 수직 램프 커패시터와 병렬로 접속되고 수직 리세트 신호에 응답하여 커패시터를 주기적으로 방전시킨다. 특정 조정이 없는 경우, 전류(IRAMP)는 최대로 이용 가능한 수직 크기를 라스터에 제공한다. 이것은 사용되지 않는 상부 및 하부가 과주사되도록, 4×3 포맷 문자 박스 신호 소스를 확장함으로써 수직으로 와이드 스크린 디스플레이를 채우는데 필요한 수직 과주사의 범위와 일치한다. 더 작은 수직 라스터의 크기가 요구되는 범위까지, 수직 램프 커패시터(504)가 보다 천천히 충전되고 보다 작은 피크값을 갖도록 조정 가능한 전류원(508)은 전류(IADJ)의 가변량을 전류(IRAMP)로 전환한다. 가변 전류원(508)은 제2도에 도시되어 있는 수직 크기 제어 회로(1030)에 의해 발생되는 예컨대, 아날로그 형태의 수직 크기 조정 신호에 응답한다. 수직 조정 회로(500)는 후방 패널 조정 노브(knob)의 전위 차계에 의해 실행될 수 있는 수동 크기 조정 회로(510)와는 무관하다. 어떤 경우에 잇어서도, 수직 편향 코일은 적절한 크기의 구동 전류를 수신한다. 수평 편향은 위상 조정 회로(518), 좌우 핀 보정 회로(514), 2fH 위상 동기 루프(520) 및 수평 출력 회로(516)에 제공된다.
제3도는 수직 제어 회로(1030)의 일부로서 자동 문자 박스 검출기를 도시한다. 상기 수직 크기 제어 회로는 문자 박스 검출기(1032), 수직 디스플레이 제어 회로(1034) 및 3 상태 출력 장치(1036)를 포함하고 있다. 또한, 수직 블랭킹 및 수직 리세트 펄스는 별개의 신호로서 전송될 수 있다. 자동 문자 박스 검출 회로는 통상적으로 실제 디스플레이 영역의 16×9 포맷 디스플레이 비 문자 박스와 미사용된 또는 무광택 채색된 상부 및 하부 경계 영역을 포함하는 4×3 포맷 디스플레이 비 신호를 확장시킴으로써 수직 확대 또는 확장을 자동적으로 수행할 수 있다. 상기 문자 박스 검출기는 소정의 비디오 라인과 이전 라인간의 휘도 변화를 모니터함으로써 비디오 활성부를 위치시킬 수 있고, 제1 및 최종 활성 비디오 라인들이 디스플레이의 상부 및 하부를 점유하도록 가변 양에 의해 디스플레이 신호의 확장을 제어한다. 또한 문자 박스 검출기는 16×9 스크린을 채우기 위해 4×3 신호의 16×9영역을 확대시키는 것이 필요한 것과 같이 이산 표준 디스플레이 비 사이에서 스위칭되도록 배치될 수 있다. 이 경우에, 출력 신호(VERTICAL SIZE ADJ)가 활성화될 때, 디스플레이는 확대된다. 상기 편향 높이는 문자 박스 신호의 활성 비디오 부분이 영상 종횡비 왜곡없이 상기 와이드 스크린 디스플레이를 채우게 인에이블하는 3/4까지 증대된다(제2도 참조).
상기 수직 디스플레이 제어 회로(1034)는 이후 수직 패닝이라 칭해지는 과주사된 라스터의 일부가 상기 스크린상에 디스플레이되는 것을 제어한다. 수직으로 과주사된 비디오 신호가 문자 박스 포맷이 아닌 경우, 종래의 디스플레이 포맷 화상은 와이드 스크린 포맷을 시뮬레이트하도록 확대, 즉 확장될 수 있다. 그러나 이와 같은 경우에 있어서, 4/3 수직 과주사에 의해 크롭핑된 화상의 일부는 활성 비디오 정보를 포함하게 된다. 상기 화상의 1/3을 수직으로 크롭핑하는 것이 필요하다. AC 결합된 수직 편향 시스템에서 추가적인 제어가 없으면, 상부의 1/6 및 하부의 1/6은 항상 크롭핑된다. 그러나, 덜 중요한 부분은 희생하여 신호의 더 중요한 부분이 절약되도록 화상 내용은 상기 화상의 하부보다 상부가 더 적절하게 크롭핑되거나 그반대로 되도록 나타낼 수 있다. 예컨대, 모든 동작이 그라운드 레벨에서 이루어질 경우, 시청자는 보다 스카이하게 크롭핑하기를 원할 수 있다. 수직 패닝 용량은 확대된 화상의 어느 부분이 도시되고 어느 부분이 크롭핑되는가에 대한 선택을 가능하게 한다. 제4도 및 제5(a)도~제5(c)도를 참조하여 수직 패닝을 설명한다. 제4도의 타이밍도의 상부에 3레벨의 합성 수직 블랭킹/리세트 신호가 도시되어 있다. 상기 신호들은 독립적으로 발생될 수 있다. 수직 블랭킹 펄스는 신호 L_COUNT가 VRT_BLNK0과 일치할 때 시작하여 L_COUNT가 VRT_BLNK1과 일치할 때 종료된다. 수직 리세트 펄스는 L_COUNT가 VRT_PHASE와 일치할 때 시작된다. 상기 L_COUNT는 VSYNC_MN의 리딩 에지에 대한 수평 하프 라인의 트랙을 유지하는데 이용되는 10비트 카운터의 출력이다. VSYC_MN은 VDRV_MN의 동기화된 버전, 즉 게이트 어레이에 제공되는 메인 신호의 수직 동기화 성분이다. VRT_BLNK0 및 VRT_BLNK1은 수직 패닝 명령에 의존하는 마이크로프로세서에 의해 제공된다. VRT_PHASE는 COMP_SYNC 출력내의 수직 동기화 성분의 상승 에지에 대해 VERT_RST 출력의 관련 위상을 프로그래밍한다.
상기 COMP_SYNC 출력은 J-K 플립/플롭의 출력이다. 이 플립/플롭의 상태는 L_COUNT 및 H_COUNT의 출력은 디코딩함으로써 결정된다. H_COUNT는 수평 위치 카운터이다. L_COUNT 카운터는 COMP_SYNC 신호를 수평 동기화 펄스, 등화 펄스 및 수직 동기화 펄스에 상응하는 세 개의 세그먼트로 분할하는데 이용된다.
과주사 없는(실제로는 공칭 6% 과주사에 대응) 수직 편향 전류는 수직 블랭킹 신호에 대응하는 것으로서 제4도에 파선으로 도시되어 있다. 과주사 없는 수직 블랭킹 펄스의 폭은 C이다. 수직 동기화 펄스는 수직 리세트 펄스와 동상이다. 과주사 모드에서 수직 편향 전류는 제4도에 실선으로 도시되어 있고, 이는 수직 블랭킹 펄스에 대응하는 것으로서 펄스폭 D를 갖는다.
하부 과주사 A가 상부 과주사 B와 일치하는 경우, 디스플레이는 제5(a)도에 도시된 바와 같이 중앙 집중된다. 수직 리세트 펄스가 수직 동기화 펄스를 지연 시키도록 발생되는 경우, 하부 과주사 A는 상부 과주사 B보다 작아지고, 그 결과 제5(b)도에 도시된 디스플레이가 되는데, 여기에서 상부의 보다 많은 부분이 블랭킹되는 반면에 화상 하부의 보다 많은 부분이 디스플레이된다. 반대로, 수직 리세트 펄스가 수직 동기화 펄스에 선행하도록 발생되는 경우, 하부 과주사 A는 상부 과주사 B보다 커지고, 그 결과 제5(c)도에 도시된 디스플레이가 된다. 화상의 보다 많은 상부가 디스플레이 되고 보다 많은 하부가 블랭킹된다. 수직 동기 신호 및 수직 리세트 신호의 관련 위상은 과주사 동작 모드 중에 수직 패닝을 인에이블하도록 와이드 스크린 프로세서(30)의 마이크로프로세서(WSP μP)에 의해 제어할 수 있다. 상기 과주사된 라스터가 수직 패닝 중에 상기 화상 튜브 또는 스크린상에 수직으로 중앙 집중되거나 또는 좌우 대칭으로 유지된다는 것을 알게될 것이다. 이것은 하부보다 상부에서 상기 화상의 보다 많은 부분이 블랭킹되도록, 또는 그 반대로 블랭킹되도록, 상기 라스터에 대해 비대칭적으로 위치되거나, 또는 수직으로 이동될 수 있는 블랭킹 구간이다.
VCR 재생의 특정 효과 모드 중에 수직 패닝이 이용되는 경우에 한가지 문제점이 발생된다. 약간의 라인(예컨대, 4 또는 5라인)만큼 비디오 신호를 팬업하는 것(디스플레이된 이미지를 스크롤 다운하는 것으로 간주할 수 있음)은 바람직하고, 수직 리세트 펄스는 팬 값의 라인수보다 적은 262.5 라인만큼 수직 동기 신호로부터 실제로 지연된다. VCR의 순방향 모드에서, 선형 테이프 속도의 비표준 성질에 기인하여 필드의 라인수는 기록 모드(예컨대, SP 또는 SLP) 및 선형 테이프 속도에 의존하는 수만큼 감소된다. VCR 재생의 고속 순방향 모드(SP 모드)에 포함된 필드당 라인들의 공칭수는 253.5 라인일수 있다. 원하는 패닝값이 5라인만큼 다운되면, 257.5라인에 대해 지연 세팅이 발생될 수 있다. 그러나, 새로운 VSYNC가 253.5라인마다 발생되어 원하는 패닝 지연 카운트에 도달할 때 수직리세트를 발생하는 하프 라인 카운터를 리세트한다. 상기 모드 중에, 수직 리세트는 하프 라인 카운터가 원하는 값에 도달함이 없이도 반복적으로 리세트되어 수직라스터의 일시정지 및 가능한 튜브 손상을 야기하기 때문에 발생되지 않는다. 따라서, VSYNC의 위상과 수직 리세트에 대한 지연 세팅에 관계없이 수직 리세트 펄스를 발생할 수 있게 하는 것이 필요하다.
제6도는 필드 길이가 불일치 및/또는 표준 개수의 라인들의 길이가 아닌 경우에발생될 수 있는 패닝 회로와 관련된 타이밍 문제를 도시한 도면이다. 패닝 업 지연(up delay) 및 패닝 다운 지연(down delay)이 수직 동기 선행 필드1의 리딩 에지에 관해 도시되어 있다. 패닝 다운용 수직 리세트 펄스는 신호 VRST -A의 파선으로 도시되어 있고, 패닝 업용 수직 리세트 펄스는 실선으로 도시되어 있다. 물론 동시에 한 방향으로 패닝하는 것만 가능하다.
제6도에 도시된 바와 같이, 필드 1에 대한 패닝 업 지연(d1)은 패닝 업에 필요한 만큼 후속 수직 동기화에 약간 앞서 발생된 수직 리세트를 위치시키기에 충분하다. 그러나, 필드 2가 필드 1과 동일한 라인수가 아닐 경우에, d1과 동일양의 지연(d2)은 부정확하게 수직 리세트를 위치시킨다. 도시된 실시예에 있어서, 필드 2의 수직 리세트 VRST -A는 실제로 수직 동기화 선행 필드 2이후에 발생된다. 수직 동기가 기준점이기 때문에 패닝 지연을 결정하는 라인 카운터는 수직 동기에 의해 통상적으로 리세트되고, 특별한 준비 없이 수직 리세트는 필수 지연 간격이 경과되기 전에 지연 라인 카운터를 연속적으로 리세팅하는 수직 동기에 의해 허비될 수 있다.
정확한 수직 리세트는 제6도의 VRST -B에 의해 도시된 바와 같이, 다음 수직 VSYNC를 불변양만큼 선행시키는 것이 필요하다. 제7도에는 수직 리세트 VRST -B를 발생하는 회로가 도시되어 있다. 기본 회로(1100)는 복수의 D형 플립/플롭(1102,1104,1106,1108,1110), J-K 플립/플롭(1112) 및 카운터(1114) 뿐만 아니라 다수의 AND 게이트, NOR 게이트 및 인버터를 포함하고 있다. 상기 회로(1100)는 클록 신호와 동기하여 동작되며, 예를 들어 1024fH에서 비디오 신호와 동기화될 수 있다. 기본 동작은 다음과 같다. 수직 동기 신호는 수평 라인 주기당 2회 발생하는 1클록 와이드 펄스인 SOL_X_2로 표시된 신호에 의해 샘플링된다. 수직 동기 신호는 SOL_X_2로부터 예컨대, 1라인 주기의 1/16 또는 1/8만큼 오프셋되는 방식으로 처리되어 왔다. SOL_X_2로 수직 동기 신호를 샘플링함으로써 SOL_X_2에 의해 수직 동기 신호가 재정렬된다. STR_RST 신호는 1라인 주기의 1/2동안 존재하는 정(+)의 진행 펄스이다. 상기 펄스의 리딩 에지는 원하는 수직 리세트 간격의 시작점을 나타낸다. 한 필드의 라인수가 STR-RST 신호를 발생하는데 이용된 지연 세팅에 비해 크거나 같으면, STR-RST의 리딩 에지는 카운터(1114)를 클리어하는데 이용된 후, 상기 카운터는 원하는 수직 리세트 길이를 카운트한 다음에 디스에이블한다. 수직 리세트 신호(VRST)는 카운터(1114)의 출력에 결합된 게이트에 의해 발생되고, VRST는 수직 리세트 펄스 중에는 하이 상태(카운터를 인에이블하는 상태)로 존재한다. 이 실시예에 있어서, 바람직한 수직 리세트 길이는 6개의 하프 라인이며 게이트는 2 및 4 비트 카운터 출력에 결합된다. 6개의 하프 라인 이외의 수직 리세트 길이는 출력을 디코딩하는데 필요한 임의의 게이트들과 함께 요구되는 카운터 출력을 사용함으로써 선택될 수 있다.
한 필드의 라인수가 STR-RST 신호를 발생하는데 이용된 지연 세팅보다 적은 경우에, 상기 회로는 수직 리세트 신호가 생성되는 것을 확실하게 한다. 샘플링된 수직 동기 신호의 리딩 에지상에서, J-K 플립/플롭(1112)이 세팅된다. 상기 플립/플롭의 출력은 다음 샘플링된 수직 동기 신호 VSYNC의 수직 리세트에 대한 트리거 신호를 통해 게이팅하는 인에이블 신호로서 이용되는데, 즉 J-K 플립플롭(1112)이 STR_RST 신호의 발생에 의해 그동안 리세트 되지 않았던 경우이다. 플리/플롭(1112)이 세팅되었을 때 STR-RST 펄스가 발생되지 않았던 경우에는, 다음 샘플링된 수직 신호의 리딩 에지는 VRST신호를 발생하는데 이용된 카운터(1114)를 클리어한다. 카운터의 출력상에서 게이트로부터 발생된 신호 VRST는 그 후 카운터(1114)가 SOL-X-2로부터 요구된 하프 라인들의 카운트를 누산할 때까지 하이 상태로 된다. 이와 같은 방식으로, VSYNC 신호가 존재하는 한, VRST펄스는 한 필드의 라인수 및 STR-RST 펄스가 발생되지 않는 경우, 상기 신호의 리딩에지는 J-K 플립/플롭을 클리어하고 STR-RST 펄스에 기초하여 VRST신호를 발생한다.
다시 제6도를 참조하면, 패닝 업 및 패닝 다운은 한 필드 이하의 양만큼 수직 리세트 신호를 지연시킴으로써 수행될 수 있다. NTSC에서, 패닝 다운은 지연 또는 0~262.5 하프 라인들을 카운트함으로써 수행되고, 패닝 업은 262.5~525 하프 라인 사이의 지연을 카운트함으로써 수행된다. 이와 같은 방식의 문제점은 비표준 신호에 대해 필드 길이가 동일하지 않을 수 있다는 것이다. 한가지 예로는 이중 애지머스 4헤드 VCR의 일시 정지 모드가 있다. 필드 길이가 동일하지 않기 때문에, 패닝 업(스크롤링 다운)에 대한 하나의 하프필드보다 큰 카운팅은 프레임내의 두 필드를 필드 길이의 차와 동일한 다수의 라인들만큼 오정렬되게 한다. 따라서, 심각한 라인간 플리커가 발생한다. 필요한 것은 패닝 다운에 대한 패닝 지연을 필드의 시작점에서 VSYNC을 참조하고, 패닝 업에 대한 패닝 지연을 상기 필드에 후속하는 VSYNC를 참조하는 회로이다. 이것은 라인 카운트 신호(예컨대, 하프 라인 카운트)를 카운터 및 각 필드내의 총 라인수를 저장하는 래치에 결합시킴으로써 본 발명에 따라 수행된다. 각각의 새로운 필드에 대한 팬업 지연은 이전 발생된 동일 필드 유형의 총 라인수로부터 계산되고, 프로세서에 의해 요구된 가변 패닝량보다 작다.
제8도를 참조하면, 와이드 스크린 프로세서는 수직 리세트 위상 및 수직 블랭킹 위상 정보를 패닝 지연 회로에 제공한다. 상기 위상 정보는 예컨대, 비디오 신호상의 가장 최근의 수직 동기 신호에 관한 순방향 지연이나 후속 수직 동기 신호에 관한 부(-)의 지연, 즉 수직 리세트 신호를 후속 필드에 대한 수직 동기 신호보다 앞서게 하는 전체 필드보다 다소 적은 지연을 나타내는 9 비트의 2의 보수데이터의 형태로 존재할 수 있다. 또한, 와이드 스크린 프로세서는 펄스폭 정보를 제공한다. 제8도 및 제11도에 도시되어 있는 바와 같이, 수직 리세트펄스 및 수직 블랭킹 펄스를 발생하도록 동일 형태의 회로가 제공될 수 있다. 상기 프로세서는 수직 리세트 및 블랭킹에 대한 지연 라인 카운트와 펄스폭을 선택하여 서로 보충한다. 지연 라인 카운트는 예컨대, 9비트 하프 라인 카운트이고, 펄스폭은 6비트(리세트용) 또는 8비트(블랭킹용)일 수 있다. 펄스폭은 프로세서로부터의 상기 펄스폭 데이터를 카운터로 로딩하고 상기 펄스동안 카운터를 카운트 다운함으로써 정의될 수 있다. 또한, 비교기는 카운터가 요구되는 수까지 카운트 업되는 경우에 펄스를 디스에이블하도록 제공될 수 있다.
제8도에서, 신호 SOL_X_2는 수평 라인당 2회 발생하는 1클록 와이드 펄스이고, 10비트 카운터(1404)에 결합된다. 이전 발생된 VSYNC 이후의 하프 라인들의 수는 10비트 카운터(1404)에 의해 카운트되고, VSYNC(일 클록 와이드 펄스 VSYNC_E를 통한)의 리딩 에지상에서, 상기 카운트가 각 필드의 총 하프 라인수를 저장하는 래치(1408)에 저장된다.
1비트 카운터(1410)를 포함하는 토글링 회로(toggling circuit)는 제1 또는 제2 필드가 현행 필드인지의 여부를 결정하도록 VSYNC_E에 결합된다. VSYNC_E 신호가 각각 발생함에 따라, 1비트 필드 카운터(1410)는 상태 변화되고 카운터(1404)의 내용을 래치(1409)로 로딩할 수 있다. VSYNC_E 신호도 다음 필드에 대히하여 카운터(1404)를 클리어한다.
1비트 카운터(1410)는 두 래치(1408,1409)중 하나의 내용을 가산기(1416)에 인가하도록 멀티플렉서(1414)를 제어한다. 또한 정(패닝 다운용) 또는 부(패닝 업용)일 수 있는 원하는 위상 데이터는 가산기 및 추가의 멀티플렉서(1420)에 결합될 수도 있다. 위상 데이터의 최상위 비트(2의 보수 워드가 정인지 부인지를 표시)는 멀티플렉서(1420)를 제어한다. 위상 데이터의 부호 비트는 위상 데이터가 직접 이용되는지(위상이 패닝 다운을 나타내는 정인 경우) 또는 상기 필드에 대한 라인 카운트에 가산되는지(위상이 패닝 업을 나타내는 부인 경우)를 결정한다.
멀티플렉서(1420)의 출력은 비교기(1424)의 한 입력단에 결합되고, 카운터(1404)로부터의 현행 하프 라인 카운트는 비교기(1424)의 다른 입력단에 결합된다. 현행 필드의 하프 라인 카운트가 팬업 지연 라인 카운트 또는 패닝 다운용 다음 VSYNC 신호와 수직 리세트 신호 사이의 리드(lead)를 한정하는 라인수보다 적은 상기 필드의 최종 발생된 총 라인수와 같을 경우에, 신호 STR-RST가 발생되거 강제 펄스 회로(force-pulse circuit:1430)에 인가된다. 강제 펄스 회로는 펄스폭이 게이팅에 의해 미리 결정된 것이 아니라 프로세서에의해 제공되는 것을 제외하고는 제6도의 회로와 유사하다.
수직 리세트 펄스를 생성하도록 동작할 수 있는 펄스 발생부는 수직 블랭킹 펄스를 생성하도록 동작 가능한 펄스 발생 회로(1432)와 실질적으로 동일하고, 차이점이라면 위상 지연(또는 선행)을 지정하는데 필요한 비트수와 펄스폭이 수직 리세트와 수직 블랭킹에 대해 다르다는 것이다.
제9도 및 제10도에는 본 발명의 특정 실시예가 상세히 도시되어 있고, 제11도는 수직 리세트 및 수직 블랭킹 펄스 발생부가 동일 라인 카운팅 수단으로부터 어떻게 구동될 수 있는지를 나타내는 도면이다. 상기 도면들에는 제8도와 관련된 희소 소자들과 동일시하기 위해서 동일한 참조 번호가 사용되었다. 10비트 하프 라인 카운터(1404), 래치(1408,1409) 및 멀티플렉서(1414)는 제8도에 도시된 바와 같이 구체화되지만, 1비트 카운터는 D형 플립/플롭(1440)으로서 구체화되고, 래치(1408,1409)중 하나와, 출력으로 표시하기 위한 멀티플렉서(1414)로의 한 세트의 입력을 선택하도록 각 VSYNC_E의 발생시에 상태를 변화시키는 토글링 회로를 형성하기 위해 게이팅과 관련된다.
제10도에서, 가산기(1416)는 직렬의 세 개의 4비트 가산기를 종속 접속하여 구체화된다. 수직 위상 데이터와 총라인 카운트의 합 또는 변경없는 수직 위상 데이터중 하나는 위상 데이터의 부호 비트의 기능으로서 멀트플렉서(1420)에 의해 선택되고, 선택된 데이터는 비교기(1424)에 결합된다. 카운터(1404)에 의해 표시된 현행 라인 카운트가 상기 요구된 라인 카운트와 일치할 때, 비교기(1424)의 출력은 펄스를 펄스 강제 회로(1430)에 제공한다. 상기 펄스 강제 회로는 제7도에 도시된 바와 같이 STR-RST 신호가 제2VSYNC 신호가 발생되기 전에 발생되지 않는 경우에 VSYNC가 수직 리세트 펄스를 발생하게 하는 회로(1100)를 포함하여 라스터의 붕괴를 방지한다.
제7도에서, 수직 리세트 펄스폭은 펄스폭 카운터의 출력에 결합된 게이팅에 의해 결정되었고, 상기 게이팅은 카운터를 디스에이블하도록 동작할 수 있는 비교기를 형성하며, 카운트가 도달하였을 때 리세트 펄스를 종료한다. 제10도에서, 펄스폭은 상기 프로세서의 제어하에서 변화 가능하다. 요구된 펄스폭은 펄스폭을 결정하도록 카운트-다운 카운터로 로딩될 수 있고, 또는 비교기가 카운터(1114)의 내용과 요구된 펄스폭을 비교하도록 제공될 수 있으며, 이러한 경우에 상기 회로는 실제로 제7도와 같이 동작될 수 있다.
제11도는 수직 리세트 펄스와 수직 블랭킹 펄스가 제9도 및 제10도에서 더욱 상세히 도시된 바와 같이, 하프 라인 카운터, 래치, 멀티플렉서 및 가산 회로(1460)의 출력단에 결합된 병렬 회로(1452)에 의해 발생되는 특정 실시예를 도시하고 있다. 패닝 지연과 수직 리세트 및 블랭킹에 대한 각각의 펄스폭을 보수적 방식으로 변화시킴으로써, 상기 프로세서는 VCR 재생의 일시 정지 및 탐색 모드와 같은 비표준 동작 모드에서도 정확한 패닝을 수행할 수 있으며, 여기에서 상기 필드 길이는 가변 및/또는 일치하지 않는 길이로 이루어질 수 있다.

Claims (20)

  1. 화상을 표시하는 비디오 신호를 디스플레이하기 위한 수단(244)을 구비하고, 특정 동작 조건하에서 수직 주사 간격당 표준 개수 이외의 다른 개수의 수평 라인을 가질 수 있는 연속 수직 주사 간격을 한정하는 수직 동기화 성분을 갖는 텔레비전 장치에 있어서: 상기 연속 수직 주사 간격의 길이를 측정하는 수단(1404,1408,1409,1410)과; 상기 비디오 디스플레이 수단상에 상기 화상을 소정량(RESET PHASE)만큼 수직으로 패닝하도록 상기 비디오 신호의 상기 수직 동기화 성분에 관련하여 위상 시프트되는 수직 리세트 신호(VRST)를 발생하는 수단(1430)과; 상기 특정 동작 조건 하에서도 상기 소정향(RESET PHASE)의 수직 패닝을 유지하도록 상기 수직 주사 간격의 상기 측정된 길이에 응답하여 상기 위상 시프트를 조정하는 수단(1416,1420,1424)을 포함하는 것을 특징으로 하는 텔레비전 장치.
  2. 제1항에 있어서, 상기 조정 수단의 동작은: 상기 화상을 패닝 다운시켜 측정되는 수직 주사 간격의 길이가 상기 위상 시프트(RESET PHASE)에 대응하는 값에 도달할 때 상기 수직 리세트 신호(VRST)가 발생되는 제1동작 모드와; 상기 화상을 패닝 업시켜 측정되는 수직 주사 간격의 길이가 (a) 측정되는 상기 수직 간격과 동일한 필드 유형을 갖는 선행 수직 주사 간격의 측정 길이와 (b) 상기 위상 시프트(RESET PHASE)사이의 차에 대응하는 값에 도달할 때 상기 수직리세트 신호(VRST)가 발생되는 제2 동작 모드를 포함하는 것을 특징으로 하는 텔레비전 장치.
  3. 제1항 또는 제2항에 있어서, 상기 조정된 위상 시프트(1420의 출력)는 후속 수직 주사 간격에 대해 상기 위상 시프트된 수직 리세트 신호(VRST)를 발생하기 위해 이용되는 것을 특징으로 하는 텔레비전 장치.
  4. 제2항에 있어서, 상기 위상 시프트(RESET PHASE)의 부호 비트(MSB)에 응답하여 상기 제1 및 제2동작 모드 중 하나를 선택하는 수단을 추가로 포함하고, 상기 부호 비트(MSB)는 패닝 다운용의 제1극성과 패닝 업용의 반대 극성을 갖는 것을 특징으로 하는 특징으로 하는 텔레비전 장치.
  5. 제1항에 있어서, 상기 측정 수단은: 제1카운터(1404) 및 제2카운터(1410)와; 상기 제1카운터(1404)에 결합된 제1래치(1408) 및 제2래치(1409)와; 상기 제1 및 제2 래치(1408,1409)에 결합되어 상기 제1 및 제2 래치(1408,1409)중 하나를 선택하여 상기 제1카운터(1404)로부터의 입력을 로딩하는 수단(1405,1407)과; 상기 제2카운터(1410)에 응답하여 출력으로서 상기 제1 및 제2 래치(1408,1409)중 하나를 선택하는 멀티플렉서(1414)를 포함하는 것을 특징으로 하는 텔레비전 장치.
  6. 제1항 또는 제5항에 있어서, 상기 조정 수단은: 출력으로서 (a) 상기 위상 시프트 중 연속되는 시프트와 (b) 상기 위상 시프트 중 상기 연속 시프트와 상기 측정된 길이의 연속되는 수직 주사 간격의 대수합 중 하나를 선택하고, 상기 위상 시프트(RESET PHASE)의 부호 표시 비트(MSB)에 응답하는 멀티플렉서(1420)와; 측정되는 수직 주사 같격의 길이가 상기 멀티플렉서(1420)의 출력값에 도달 할 때 상기 수직 리세트 신호(VRST)를 개시하도록 출력 신호(STR-RST)를 발생하는 비교기(1424)를 포함하는 것을 특징으로 하는 텔레비전 장치.
  7. 제1항에 있어서, 상기 연속 수직 주사 간격의 수는 비월 주사된 비디오 필드를 한정하는 것을 특징으로 하는 텔레비전 장치.
  8. 제1항에 있어서, 수직 주사용 AC 결합 수직 편향 시스템(50)을 추가로 포함하는 것을 특징으로 하는 텔레비전 장치.
  9. 제1항에 있어서, 상기 비디오 디스플레이 수단(244)은 4:3 보다 큰 수평대 수직 종횡비를 갖는 와이드 스크린 비디오 디스플레이 유닛을 포함한 것을 특징으로 하는 텔레비전 장치.
  10. 화상을 표시하는 비디오 신호를 디스플레이하기 위한 수단(244)을 구비하고 특정 동작 조건하에서 필드당 표준 개수 이외의 다른 개수의 수평 라인을 가질 수 있는 수평 라인의 필드를 한정하는 수직 동기화 성분을 갖는 텔레비전 장치에 있어서: 각각의 상기 필드의 수평 라인수를 측정하는 수단(1404,1408,1409.1410)과; 상기 화상을 상기 비디오 디스플레이 수단상에 수직으로 패닝하도록 상기 비디오 신호의 상기 수직 동기화 성분에 관련하여 선택된 수평 라인수(RESET PHASE)만큼 시프팅된 수직 리세트 신호(VRST)를 개시하는 패닝수단(1430)과; 상기 특정 동작 조건하에서도 상기 선택된 수평 라인수만큼 상기 수직 패닝을 유지하도록 상기 측정된 길이의 필드에 응답하여 상기 선택된 수평 라인수를 조정하는 수단(1416,1420,1424)을 포함하는 것을 특징으로 하는 텔레비전 장치.
  11. 제10항에 있어서, 상기 조정 수단의 동작은: 상기 화상을 패닝 다운시켜 측정되는 필드의 길이가 상기 선택된 수평 라인수(RESET PHASE)에 대응하는 값에 도달할 때 상기 수직 리세트 신호(VRST)가 발생되는 제1동작 모드와; 상기 화상을 패닝 업시켜 측정되는 필드의 길이가 (a) 측정되는 상기 수직 간격과 동일한 필드 유형을 갖는 선행 수직 주사 간격의 측정 길이와 (b) 상기 선택된 수평 라인수(RESET PHASE) 사이의 차에 대응하는 값에 도달할 때 상기 수직 리세트 신호(VRST)가 발생되는 제2 동작 모드를 포함하는 것을 특징으로 하는 텔레비전 장치.
  12. 제10항 또는 제11항에 있어서, 상기 조정된 수평 라인수(1420의 출력)는 후속 필드에 대해 상기 수직 리세트(VRST) 신호를 발생하기 위해 이용되는 것을 특징으로 하는 텔레비전 장치.
  13. 제11항에 있어서, 상기 위상 시프트(RESET PHASE)의 사인 비트(MSB)에 응답하여 상기 제1 및 제2 동작 모드 중 하나를 선택하는 수단을 추가로 포함하고, 상기 부호 비트(MSB)는 패닝 다운용의 제1극성과 패닝 업용의 반대 극성을 갖는 것을 특징으로 하는 텔레비전 장치.
  14. 제10항에 있어서, 상기 측정 수단은: 제1카운터(1404) 및 제2카운터(1410)와; 상기 제1카운터(1404)에 결합된 제1 래치(1408) 및 제2 래치(1409)와: 상기 제1 및 제2 래치(1408,1409)에 결합되어 상기 제1 및 제2 래치(1408,1409)중 하나를 선택하여 상기 제1 카운터(1404)로부터 입력을 로딩하는 수단(1405,1407)과; 상기 제2 카운터(1410)에 응답하여 출력으로서 상기 제1 및 제2 래치(1408,1409)중 하나를 선택하는 멀티플렉서(1414)를 포함한 것을 특징으로 하는 텔레비전 장치.
  15. 제10항 또는 제14항에 있어서, 상기 조정 수단은: 출력으로서 (a) 상기 선택된 수의 수평 라인중 연속 라인과 (b) 상기 선택 된 수의 수평 라인 중 상기 연속 라인과 상기 측정된 길이의 연속 필드의 대수합중 하나를 선택하고, 상기 위상 시프트(RESET PHASE)의 부호 표시 비트(MSB)에 응답하는 멀티플렉서(1420)와; 측정되는 필드의 길이가 상기 멀티플렉서(1420)의 출력값에 도달할 때 상기 수직 리세트 신호(VRST)를 개시하도록 출력 신호(STR-RST)를 발생하는 비교기(1424)를 포함하는 것을 특징으로 하는 텔레비전 장치.
  16. 제10항에 있어서, 수직 주사용 AC 결합 수직 편향 시스템(50)을 추가로 포함한 것을 특징으로 하는 텔레비전 장치.
  17. 제10항에 있어서, 상기 비디오 디스플레이 수단(244)은 4:3보다 큰 수평 수직 종횡비를 갖는 와이드 스크린 비디오 디스플레이 유닛을 포함하는 것을 특징으로 하는 텔레비전 장치.
  18. 화상을 표시하는 비디오 신호를 디스플레이하는 수단(244)과; 상기 화상을 상기 비디오 디스플레이 수단상에 수직으로 패닝하기 위해 상기 비디오 신호의 수직 동기화 성분에 관련하여 위상 시프트(RESET PHASE)된 수직 리세트 시호(VRST)를 발생하는 수단(1430)을 갖는 텔레비전 장치에 있어서: 상기 비디오 신호의 가변 길이의 주사 간격에 따라 상기 위상 시프트(RESET PHASE)를 조정하는 수단(1416,1420,1424)을 포함하는 것을 특징으로 하는 텔레비전 장치.
  19. 제18항에 있어서, 상기 주사 간격의 길이를 측정하는 수단(1404,1405,1407,1408,1409,1410,1414)을 추가로 구비하는 것을 특징으로 하는 텔레비전 장치.
  20. 제18항 또는 제19항에 있어서, 상기 조정 수단의 동작은: 상기 화상을 패닝 다운시켜 주사 간격의 길이가 상기 위상 시프트(RESET PHASE)에 대응하는 값에 도달할 때 상기 수직 리세트 신호(VRST)가 발생되는 제1동작 모드와; 상기 화상을 패닝 업시켜 주사 간격의 길이가 (a) 측정되는 상기 주사 간격과 동일한 필드 유형을 갖는 선행 주사 간격의 길이와 (b) 상기 위상 시프트(RESET PHASE) 사이의 차에 대응하는 값에 도달할 때 상기 수직 리세트 신호(VRST)가 발생되는 제2 동작 모드를 포함하는 것을 특징으로 하는 텔레비전 장치.
KR1019930012902A 1992-07-10 1993-07-09 필드 대 필드 수직 패닝 시스템 KR0181975B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US7/911,648 1992-07-10
US07/911,648 US5294987A (en) 1992-07-10 1992-07-10 Field to field vertical panning system

Publications (2)

Publication Number Publication Date
KR940003359A KR940003359A (ko) 1994-02-21
KR0181975B1 true KR0181975B1 (ko) 1999-05-01

Family

ID=25430638

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930012902A KR0181975B1 (ko) 1992-07-10 1993-07-09 필드 대 필드 수직 패닝 시스템

Country Status (10)

Country Link
US (1) US5294987A (ko)
EP (1) EP0578162B1 (ko)
JP (2) JP3384842B2 (ko)
KR (1) KR0181975B1 (ko)
CN (1) CN1050024C (ko)
DE (1) DE69321527T2 (ko)
ES (1) ES2121902T3 (ko)
MX (1) MX9304157A (ko)
MY (1) MY107772A (ko)
SG (1) SG76453A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9508289D0 (en) * 1995-04-24 1995-06-14 Rca Thomson Licensing Corp Deflection circuits for changing display format on wide screen picture tubes
US5838327A (en) * 1996-11-01 1998-11-17 Woo Bo Electronics Co., Ltd. Controller for converting digital plane image data to virtual three-dimensional image data
KR100331460B1 (ko) * 1999-05-04 2002-04-09 김형섭 호떡 제조기
JP2001100710A (ja) * 1999-07-23 2001-04-13 Seiko Epson Corp 電気光学装置、その駆動方法、その走査線駆動回路および電子機器
JP2004356939A (ja) * 2003-05-29 2004-12-16 Fujitsu Component Ltd 遠隔ユニット及び遠隔システム
JP3968587B2 (ja) * 2004-03-30 2007-08-29 船井電機株式会社 液晶テレビジョン、バックライト制御装置およびバックライト制御方法
JP5506180B2 (ja) * 2007-11-21 2014-05-28 富士通テン株式会社 映像信号処理装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3878327A (en) * 1973-10-17 1975-04-15 Westinghouse Electric Corp Television system for improving reading skills
US4079413A (en) * 1975-07-29 1978-03-14 Kabushiki Kaisha Daini Seikosha Portable electronic timepiece with selective display of time signal and television image
JPS5341922A (en) * 1976-09-29 1978-04-15 Toshiba Corp Vertical deflection device
JPS6011875B2 (ja) * 1977-08-17 1985-03-28 日本電気株式会社 クロマキ−トラツキング装置
US4249213A (en) * 1978-09-14 1981-02-03 Hitachi, Ltd. Picture-in-picture television receiver
JPS56119579A (en) * 1980-02-25 1981-09-19 Sony Corp Digital type vertical synchronizing circuit
GB2132846A (en) * 1982-12-22 1984-07-11 Philips Electronic Associated Television transmission system
GB8422548D0 (en) * 1984-09-06 1984-10-10 Rediffusion Simulation Ltd Field blanking pulse modifier
JPH0712206B2 (ja) * 1984-10-01 1995-02-08 日本放送協会 映像信号処理用基本装置
US4746981A (en) * 1986-06-16 1988-05-24 Imtech International, Inc. Multiple screen digital video display
JPS63282790A (ja) * 1987-02-14 1988-11-18 株式会社リコー 表示制御装置
US4821086A (en) * 1987-10-28 1989-04-11 Rca Licensing Corporation TV receiver having in-memory switching signal
EP0318986B1 (en) * 1987-11-30 1996-03-06 Nec Corporation Apparatus for generating a picture signal at precise horizontal position
JPH02162874A (ja) * 1988-12-15 1990-06-22 Canon Inc 投写型テレビジョン装置
JPH0793690B2 (ja) * 1990-04-20 1995-10-09 松下電器産業株式会社 垂直シフト回路
JPH0420175A (ja) * 1990-05-15 1992-01-23 Matsushita Electric Ind Co Ltd 垂直画面位置制御装置
GB9012326D0 (en) * 1990-06-01 1990-07-18 Thomson Consumer Electronics Wide screen television

Also Published As

Publication number Publication date
JPH06105177A (ja) 1994-04-15
JP3768414B2 (ja) 2006-04-19
ES2121902T3 (es) 1998-12-16
SG76453A1 (en) 2000-11-21
KR940003359A (ko) 1994-02-21
CN1085714A (zh) 1994-04-20
US5294987A (en) 1994-03-15
DE69321527T2 (de) 1999-03-11
DE69321527D1 (de) 1998-11-19
MX9304157A (es) 1995-01-31
CN1050024C (zh) 2000-03-01
EP0578162A1 (en) 1994-01-12
EP0578162B1 (en) 1998-10-14
JP3384842B2 (ja) 2003-03-10
MY107772A (en) 1996-06-15
JP2002027279A (ja) 2002-01-25

Similar Documents

Publication Publication Date Title
KR0183367B1 (ko) 기록/판독 포인터 제어 장치를 구비한 필드 동기화 시스템
US5249049A (en) Managing letterbox displays
US5576769A (en) Automatic synchronization switch for side-by-side displays
US5486871A (en) Automatic letterbox detection
US5294983A (en) Field synchronization system with write/read pointer control
US5434625A (en) Formatting television pictures for side by side display
US5309234A (en) Adaptive letterbox detector
KR100191408B1 (ko) 수직 리세트 발생 시스템
US5369444A (en) Field type matching system
KR0181975B1 (ko) 필드 대 필드 수직 패닝 시스템
KR100191410B1 (ko) 프레임 기초된 수직 패닝 시스템
EP0685139B1 (en) Adaptive letterbox detection
KR100276575B1 (ko) 레터박스 디스플레이
KR100310182B1 (ko) 레터박스검출기
KR100229292B1 (ko) 비디오 디스플레이 제어 시스템_
KR100209849B1 (ko) 와이드 스크린 텔레비젼용 수평 패닝 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091123

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee