JPH06105177A - テレビジョン装置 - Google Patents
テレビジョン装置Info
- Publication number
- JPH06105177A JPH06105177A JP5195347A JP19534793A JPH06105177A JP H06105177 A JPH06105177 A JP H06105177A JP 5195347 A JP5195347 A JP 5195347A JP 19534793 A JP19534793 A JP 19534793A JP H06105177 A JPH06105177 A JP H06105177A
- Authority
- JP
- Japan
- Prior art keywords
- vertical
- signal
- video signal
- pan
- horizontal lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
- H04N7/0122—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal the input and the output signals having different aspect ratios
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/72—Modifying the appearance of television pictures by optical filters or diffusing screens
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
- H04N3/227—Centering
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/24—Blanking circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
- H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/765—Interface circuits between an apparatus for recording and another apparatus
- H04N5/775—Interface circuits between an apparatus for recording and another apparatus between a recording apparatus and a television receiver
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Computer Graphics (AREA)
- Details Of Television Scanning (AREA)
- Synchronizing For Television (AREA)
Abstract
(57)【要約】
【目的】 フィールド長さが標準と異なる場合でも、適
切な垂直パンを行う。 【構成】 画像を表し、ある動作条件下ではフィールド
当たりの水平ライン数が標準と異なる可能性のある水平
ラインからなるフィールドを画定する垂直同期成分を含
むビデオ信号用の表示手段が設けられる。カウンタ（14
04、1410) とラッチ（1408、1409) が連続したフィール
ド中の水平ライン数を測定する。パン回路(1416 、142
0、1424、1430) がビデオ信号の垂直同期成分に対しあ
る選択された数の水平ライン分だけ位相シフトされた垂
直リセット信号を生成して、ビデオ表示手段上で画像を
選択された数の水平ライン分だけ垂直にパンする。水平
ラインの選択された数は上記ある動作条件下でも垂直パ
ンの選択された量を維持するために、測定されたフィー
ルドの長さに応じて調整される。
切な垂直パンを行う。 【構成】 画像を表し、ある動作条件下ではフィールド
当たりの水平ライン数が標準と異なる可能性のある水平
ラインからなるフィールドを画定する垂直同期成分を含
むビデオ信号用の表示手段が設けられる。カウンタ（14
04、1410) とラッチ（1408、1409) が連続したフィール
ド中の水平ライン数を測定する。パン回路(1416 、142
0、1424、1430) がビデオ信号の垂直同期成分に対しあ
る選択された数の水平ライン分だけ位相シフトされた垂
直リセット信号を生成して、ビデオ表示手段上で画像を
選択された数の水平ライン分だけ垂直にパンする。水平
ラインの選択された数は上記ある動作条件下でも垂直パ
ンの選択された量を維持するために、測定されたフィー
ルドの長さに応じて調整される。
Description
【０００１】
【産業上の利用分野】この発明は、連続するビデオフィ
ールド中の水平ラインの数が等しくない場合及び／また
はフィールドの長さが標準の長さと異なるような状況に
おいても適正に動作する垂直パンシステムに関するもの
である。
ールド中の水平ラインの数が等しくない場合及び／また
はフィールドの長さが標準の長さと異なるような状況に
おいても適正に動作する垂直パンシステムに関するもの
である。
【０００２】ワイドスクリーンテレビジョン受像機はテ
レビジョン信号を色々な態様で表示するように構成でき
る。そのような受像機は郵便受けフォーマットの信号を
検出し、また、受信した４×３の信号を、その上下のブ
ランクの帯状部分を切り捨てて（クロッピング）、その
信号が１６×９の表示領域を満たすように広げることが
できる。また、そのような受像機は、上下の有効なビデ
オ領域を切り捨てて、ワイドスクリーン表示を満たすよ
うに非郵便受け信号（例えば、４×３のアスペクト比の
信号）を伸張あるいはズームすることができる。このよ
うな特徴と共に、ズーム処理された信号源の表示のため
の垂直ブランキング信号及び垂直リセット信号を生成す
る機能がある。
レビジョン信号を色々な態様で表示するように構成でき
る。そのような受像機は郵便受けフォーマットの信号を
検出し、また、受信した４×３の信号を、その上下のブ
ランクの帯状部分を切り捨てて（クロッピング）、その
信号が１６×９の表示領域を満たすように広げることが
できる。また、そのような受像機は、上下の有効なビデ
オ領域を切り捨てて、ワイドスクリーン表示を満たすよ
うに非郵便受け信号（例えば、４×３のアスペクト比の
信号）を伸張あるいはズームすることができる。このよ
うな特徴と共に、ズーム処理された信号源の表示のため
の垂直ブランキング信号及び垂直リセット信号を生成す
る機能がある。
【０００３】垂直パン回路は垂直に過走査されたラスタ
のどの部分がスクリーン上に表示されるかを制御する。
垂直に過走査されたビデオ信号が郵便受けフォーマット
でない場合は、画像はズームされ、即ち、垂直水平両方
向に伸張され、信号の表示された部分を歪ませることな
くワイドスクリーン表示フォーマット風にすることがで
きる。例えば、４×３信号の１６×９表示への変更を考
えてみると（勿論、他の特定のアスペクト比も可能であ
る）、画面の垂直寸法の３分の１が切り捨てられる。多
くの垂直偏向システムは交流結合されている。その結
果、画面は常にスクリーン上で垂直方向の中心に位置し
ている。４×３の画面が１６×９の表示器上で表示する
ためにズームされると、交流結合垂直偏向システムで
は、画面の上部６分の１と下部６分の１が常に切り捨て
られる。
のどの部分がスクリーン上に表示されるかを制御する。
垂直に過走査されたビデオ信号が郵便受けフォーマット
でない場合は、画像はズームされ、即ち、垂直水平両方
向に伸張され、信号の表示された部分を歪ませることな
くワイドスクリーン表示フォーマット風にすることがで
きる。例えば、４×３信号の１６×９表示への変更を考
えてみると（勿論、他の特定のアスペクト比も可能であ
る）、画面の垂直寸法の３分の１が切り捨てられる。多
くの垂直偏向システムは交流結合されている。その結
果、画面は常にスクリーン上で垂直方向の中心に位置し
ている。４×３の画面が１６×９の表示器上で表示する
ためにズームされると、交流結合垂直偏向システムで
は、画面の上部６分の１と下部６分の１が常に切り捨て
られる。
【０００４】画像の内容によっては、画面の上部か下部
のどちらかをより多く切り捨てて、他方の画面内容を残
しておいたほうが良い場合がある。例えば、画面中での
アクションが地面のレベルで行われている場合には、見
ている者にとっては、空の方をより多く切り捨てたいで
あろう。垂直パン機能は、ズームされた画面のどの部分
を切り捨てるかの選択を可能にする。この機能は、受信
したビデオ信号に基づく処理された垂直同期信号ＶＳＹ
ＮＣの前縁から選択可能な可変量だけ遅延した垂直リセ
ットパルスを生成することによって達成できる。同様に
して、垂直ブランキング信号も生成される。垂直リセッ
トパルスは垂直リトレースを開始させるためにシャーシ
で用いられ、垂直ブランキングパルスによって規定され
るブランキング期間中、電子ビームがディスエーブルさ
れる。ワイドスクリーンプロセッサのビデオ出力は遅延
を受けないので、ＶＳＹＮＣに対する垂直ブランキング
と垂直リセットパルスの遅延を適切に操作することによ
って、垂直パンを行わせることができる。
のどちらかをより多く切り捨てて、他方の画面内容を残
しておいたほうが良い場合がある。例えば、画面中での
アクションが地面のレベルで行われている場合には、見
ている者にとっては、空の方をより多く切り捨てたいで
あろう。垂直パン機能は、ズームされた画面のどの部分
を切り捨てるかの選択を可能にする。この機能は、受信
したビデオ信号に基づく処理された垂直同期信号ＶＳＹ
ＮＣの前縁から選択可能な可変量だけ遅延した垂直リセ
ットパルスを生成することによって達成できる。同様に
して、垂直ブランキング信号も生成される。垂直リセッ
トパルスは垂直リトレースを開始させるためにシャーシ
で用いられ、垂直ブランキングパルスによって規定され
るブランキング期間中、電子ビームがディスエーブルさ
れる。ワイドスクリーンプロセッサのビデオ出力は遅延
を受けないので、ＶＳＹＮＣに対する垂直ブランキング
と垂直リセットパルスの遅延を適切に操作することによ
って、垂直パンを行わせることができる。
【０００５】ある場合には、上下方向のパンを行いたい
ことがあろう。ここでは、パン操作の方向は、拡大され
た、即ちズームされた画面上を視野が動く方向として定
義される。例えば、下方向へのパンを行うと、ズーム画
面の下部の画面内容が現れ、上部から画面内容が切り取
られる。また、ビデオの下方向へのパンは、画面の上方
へのクロールと考えることができる。逆に、ビデオの上
方へのパンは、ビデオの下方へのクロールと考えること
ができる。下方への画面のパンには、（２つのインター
リーブされたフィールドの）各フィールドについて垂直
リセット及びブランキングを、そのフィールドの水平ラ
イン数よりも少ない何本かの水平ライン分だけ遅延させ
ることが必要である。ＮＴＳＣ方式の場合、各フィール
ドのライン数は２６２．５本である。一方、上方へのパ
ンには、垂直リセット及びブランキングパルスをＶＳＹ
ＮＣに対して時間的に進ませる必要があり、これは、こ
のＶＳＹＮＣ信号がトリガ信号の場合は、交流結合され
た垂直偏向システムでは不可能である。
ことがあろう。ここでは、パン操作の方向は、拡大され
た、即ちズームされた画面上を視野が動く方向として定
義される。例えば、下方向へのパンを行うと、ズーム画
面の下部の画面内容が現れ、上部から画面内容が切り取
られる。また、ビデオの下方向へのパンは、画面の上方
へのクロールと考えることができる。逆に、ビデオの上
方へのパンは、ビデオの下方へのクロールと考えること
ができる。下方への画面のパンには、（２つのインター
リーブされたフィールドの）各フィールドについて垂直
リセット及びブランキングを、そのフィールドの水平ラ
イン数よりも少ない何本かの水平ライン分だけ遅延させ
ることが必要である。ＮＴＳＣ方式の場合、各フィール
ドのライン数は２６２．５本である。一方、上方へのパ
ンには、垂直リセット及びブランキングパルスをＶＳＹ
ＮＣに対して時間的に進ませる必要があり、これは、こ
のＶＳＹＮＣ信号がトリガ信号の場合は、交流結合され
た垂直偏向システムでは不可能である。
【０００６】上方及び下方へのパンは両方共、垂直リセ
ット信号を、１フィールド中の２分の１ラインの数と等
しいかそれより少ない数の２分の１ライン数分だけ遅延
させることにより行うことができる。２６２．５本のラ
イン（即ち、５２５本の２分の１ライン）を有するフィ
ールドからなる標準のＮＴＳＣ信号の場合、下方へのパ
ンのための遅延（下方パン遅延）は２分の１ライン０本
〜２６２．５本分である。上方へのパンのための遅延
（上方パン遅延）は２分の１ライン２６２．５本〜５２
５本分である。しかし、この解決法は、例えば、ある種
のＶＣＲ再生モードにおいて生成される非標準信号には
依然として対処できない。この非標準信号が、フィール
ドの長さが等しくない場合、例えば、デュアル・アジマ
ス４ヘッドＶＣＲにおけるポーズの場合など、上方パン
により、フィールド間のオフセットが隣接フィールド間
のライン数の差と等しくなって、インタライン・フリッ
カーが生じる。表示される連続するフィールドのそれぞ
れのラインは整列しておらず、その結果、相当な雑音が
発生して、実質的に画面が見るに耐えられなくなる。
ット信号を、１フィールド中の２分の１ラインの数と等
しいかそれより少ない数の２分の１ライン数分だけ遅延
させることにより行うことができる。２６２．５本のラ
イン（即ち、５２５本の２分の１ライン）を有するフィ
ールドからなる標準のＮＴＳＣ信号の場合、下方へのパ
ンのための遅延（下方パン遅延）は２分の１ライン０本
〜２６２．５本分である。上方へのパンのための遅延
（上方パン遅延）は２分の１ライン２６２．５本〜５２
５本分である。しかし、この解決法は、例えば、ある種
のＶＣＲ再生モードにおいて生成される非標準信号には
依然として対処できない。この非標準信号が、フィール
ドの長さが等しくない場合、例えば、デュアル・アジマ
ス４ヘッドＶＣＲにおけるポーズの場合など、上方パン
により、フィールド間のオフセットが隣接フィールド間
のライン数の差と等しくなって、インタライン・フリッ
カーが生じる。表示される連続するフィールドのそれぞ
れのラインは整列しておらず、その結果、相当な雑音が
発生して、実質的に画面が見るに耐えられなくなる。
【０００７】別のＶＣＲモードでは、フィールドの長さ
は等しいが、標準の長さとは異なる（即ち、水平ライン
数が異なる）ことがある。例えば、ビジュアル・サーチ
モードの場合、フィールドの長さは等しいが、前方サー
チ時は標準の長さより短く、後方サーチ時は標準よりも
長い。フィールドラインのカウントの標準との差は、記
録速度とサーチ速度によって左右され、例えば、±１０
ラインとなることがある。フィールドライン長が変動す
ると、サーチモードの動作時に、標準モードでの動作時
に較べてパンの程度が多めになったりあるいは少なめに
なったりする。即ち、フィールドライン長の変動は、不
要なパンを付加させる可能性がある。このような現象が
生じるのは、パン用の遅延が、フィールドの長さが等し
いという前提で、前の垂直同期信号を基準としているた
めである。しかし、得られる上方へのパンはパン遅延回
路によって生成される垂直リセットパルスと次のフィー
ルドの開始点、即ち、次のＶＳＹＮＣとの位相関係の関
数である。フィールド中のライン数が変動するような状
況では、垂直リセットと次のＶＳＹＮＣとの位相関係も
同様に変動する。
は等しいが、標準の長さとは異なる（即ち、水平ライン
数が異なる）ことがある。例えば、ビジュアル・サーチ
モードの場合、フィールドの長さは等しいが、前方サー
チ時は標準の長さより短く、後方サーチ時は標準よりも
長い。フィールドラインのカウントの標準との差は、記
録速度とサーチ速度によって左右され、例えば、±１０
ラインとなることがある。フィールドライン長が変動す
ると、サーチモードの動作時に、標準モードでの動作時
に較べてパンの程度が多めになったりあるいは少なめに
なったりする。即ち、フィールドライン長の変動は、不
要なパンを付加させる可能性がある。このような現象が
生じるのは、パン用の遅延が、フィールドの長さが等し
いという前提で、前の垂直同期信号を基準としているた
めである。しかし、得られる上方へのパンはパン遅延回
路によって生成される垂直リセットパルスと次のフィー
ルドの開始点、即ち、次のＶＳＹＮＣとの位相関係の関
数である。フィールド中のライン数が変動するような状
況では、垂直リセットと次のＶＳＹＮＣとの位相関係も
同様に変動する。
【０００８】
【発明の概要】この発明のテレビジョン装置は、画像を
表すビデオ信号用の表示器、測定回路、パン回路、及び
調整回路を含んでいる。ビデオ信号は水平ラインからな
るフィールドを規定する垂直同期成分を有し、フィール
ドは、ある動作条件ではフィールドあたりの水平ライン
数が標準と異なることがある。測定回路は各フィールド
中の水平ライン数を求める。パン回路は、ビデオ表示器
上で画面を選択された水平ライン数だけ垂直方向にパン
するために、ビデオ信号の垂直同期成分に対して上記選
択された水平ライン数だけ位相シフトされた垂直リセッ
ト信号を発生する。この選択された水平ライン数は、上
記ある動作条件下においても、垂直パンの選択された量
を維持するために、測定されたフィールドの長さに応じ
て調整される。
表すビデオ信号用の表示器、測定回路、パン回路、及び
調整回路を含んでいる。ビデオ信号は水平ラインからな
るフィールドを規定する垂直同期成分を有し、フィール
ドは、ある動作条件ではフィールドあたりの水平ライン
数が標準と異なることがある。測定回路は各フィールド
中の水平ライン数を求める。パン回路は、ビデオ表示器
上で画面を選択された水平ライン数だけ垂直方向にパン
するために、ビデオ信号の垂直同期成分に対して上記選
択された水平ライン数だけ位相シフトされた垂直リセッ
ト信号を発生する。この選択された水平ライン数は、上
記ある動作条件下においても、垂直パンの選択された量
を維持するために、測定されたフィールドの長さに応じ
て調整される。
【０００９】測定回路は、第１と第２のカウンタと、第
１のカウンタに結合された第１と第２のラッチと、第１
と第２のラッチに結合され、この第１と第２のラッチの
いずれが第１のカウンタからの入力をロードするかを選
択するゲート回路と、第２のカウンタに応答し、第１と
第２のラッチからの出力を選択する第１のマルチプレク
サとを含んでいる。
１のカウンタに結合された第１と第２のラッチと、第１
と第２のラッチに結合され、この第１と第２のラッチの
いずれが第１のカウンタからの入力をロードするかを選
択するゲート回路と、第２のカウンタに応答し、第１と
第２のラッチからの出力を選択する第１のマルチプレク
サとを含んでいる。
【００１０】調整回路は、出力として、（ａ）上記選択
された水平ライン数の連続するそれぞれと、（ｂ）選択
された水平ライン数の連続するそれぞれと測定された長
さの連続するそれぞれとの代数和の一方を選択し、位相
シフトの符号を表すビットに応答する第２のマルチプレ
クサと、測定されているフィールドの長さが第２のマル
チプレクサの出力値に達した時に垂直リセット信号を生
じさせるための出力信号を生成する比較器とを含んでい
る。
された水平ライン数の連続するそれぞれと、（ｂ）選択
された水平ライン数の連続するそれぞれと測定された長
さの連続するそれぞれとの代数和の一方を選択し、位相
シフトの符号を表すビットに応答する第２のマルチプレ
クサと、測定されているフィールドの長さが第２のマル
チプレクサの出力値に達した時に垂直リセット信号を生
じさせるための出力信号を生成する比較器とを含んでい
る。
【００１１】
【実施例の説明】この発明によるワイドスクリーンテレ
ビジョンのブロック図が図１に示されている。このテレ
ビジョンは２ｆH の非飛越し水平走査、または通常の水
平走査で動作するように構成できる。なお、図には非飛
越し型が示されている。このテレビジョン受像機は、概
略的に説明すると、電源装置７０、ビデオ信号入力部２
０、ワンチップ・プロセッサ２０２に結合されたシャー
シ、即ちＴＶマイクロプロセッサ２１６、ワイドスクリ
ーン・プロセッサ３０、１ｆH −２ｆH 変換器４０、偏
向回路５０、ＲＧＢインタフェース６０、ＹＵＶ−ＲＧ
Ｂ変換器２４０、映像管ドライバ２４２、及び表示管構
成２４４を含んでいる。なお、この表示管構成２４４は
投写型あるいは直視型いずれに構成してもよい。また、
これらの回路はテレビジョンの動作の説明に便利なよう
に機能グループ別にグループ分けしているが、個々の回
路の他の回路との位置関係あるいは機能的な結合はこの
グループ化によって限定されるものではない。
ビジョンのブロック図が図１に示されている。このテレ
ビジョンは２ｆH の非飛越し水平走査、または通常の水
平走査で動作するように構成できる。なお、図には非飛
越し型が示されている。このテレビジョン受像機は、概
略的に説明すると、電源装置７０、ビデオ信号入力部２
０、ワンチップ・プロセッサ２０２に結合されたシャー
シ、即ちＴＶマイクロプロセッサ２１６、ワイドスクリ
ーン・プロセッサ３０、１ｆH −２ｆH 変換器４０、偏
向回路５０、ＲＧＢインタフェース６０、ＹＵＶ−ＲＧ
Ｂ変換器２４０、映像管ドライバ２４２、及び表示管構
成２４４を含んでいる。なお、この表示管構成２４４は
投写型あるいは直視型いずれに構成してもよい。また、
これらの回路はテレビジョンの動作の説明に便利なよう
に機能グループ別にグループ分けしているが、個々の回
路の他の回路との位置関係あるいは機能的な結合はこの
グループ化によって限定されるものではない。
【００１２】ビデオ信号入力部２０は異なる信号源、例
えば、ＡＮＴ１及びＡＮＴ２に受信される放送信号ある
いはケーブル信号などの複数の複合ビデオ信号を同時に
受信、選択あるいは表示することができ、これらの信号
はＲＦスイッチ２０４によって選択されて第１のチュー
ナ２０６と第２のチューナ２０８に供給される。第１の
チューナ２０６の出力は、ある同調機能、偏向機能及び
ビデオ制御機能を行うワンチップ回路２０２、例えば、
ＴＡ７７７７型のワンチップに供給される。このワンチ
ップ２０２からのＶＩＤＥＯ ＯＵＴ（ビデオ・アウ
ト）ベースバンド信号はビデオスイッチ２００とワイド
スクリーン・プロセッサ３０のＴＶ１入力に供給され
る。ビデオカメラ、レーザディスクプレーヤ、ビデオテ
ーププレーヤ、ビデオゲーム等の他の信号源用に副入力
ＡＵＸ１とＡＵＸ２が設けられており、これらの信号は
ビデオスイッチ２００によって選択されて、ワイドスク
リーン・プロセッサ３０のＳＷＩＴＣＨＥＤ ＶＩＤＥ
Ｏ（切換えビデオ）入力に供給される。選択された複合
ビデオ信号（ＳＥＬＥＣＴＥＤ ＣＯＭＰ ＯＵＴ）
は、他のビデオ源からの信号Ｓ１とＳ２と共にＹ／Ｃデ
コーダ２１０に供給され、ＴＶマイクロプロセッサ２１
６に応答して、一対のルミナンス及びクロミナンス信号
（以下、「主」信号と呼ぶ）が選択されて、信号Ｙ＿Ｍ
とＣ＿ＩＮとしてワイドスクリーン・プロセッサ３０に
結合される。これらの信号はＲ−Ｙ信号及びＢ−Ｙ信号
と等価の色差信号Ｕ＿Ｍ及びＶ＿Ｍを生成するために、
ワンチップ２０２に結合される。これらの信号はこれ以
降の処理のためにデジタル形式に変換される。
えば、ＡＮＴ１及びＡＮＴ２に受信される放送信号ある
いはケーブル信号などの複数の複合ビデオ信号を同時に
受信、選択あるいは表示することができ、これらの信号
はＲＦスイッチ２０４によって選択されて第１のチュー
ナ２０６と第２のチューナ２０８に供給される。第１の
チューナ２０６の出力は、ある同調機能、偏向機能及び
ビデオ制御機能を行うワンチップ回路２０２、例えば、
ＴＡ７７７７型のワンチップに供給される。このワンチ
ップ２０２からのＶＩＤＥＯ ＯＵＴ（ビデオ・アウ
ト）ベースバンド信号はビデオスイッチ２００とワイド
スクリーン・プロセッサ３０のＴＶ１入力に供給され
る。ビデオカメラ、レーザディスクプレーヤ、ビデオテ
ーププレーヤ、ビデオゲーム等の他の信号源用に副入力
ＡＵＸ１とＡＵＸ２が設けられており、これらの信号は
ビデオスイッチ２００によって選択されて、ワイドスク
リーン・プロセッサ３０のＳＷＩＴＣＨＥＤ ＶＩＤＥ
Ｏ（切換えビデオ）入力に供給される。選択された複合
ビデオ信号（ＳＥＬＥＣＴＥＤ ＣＯＭＰ ＯＵＴ）
は、他のビデオ源からの信号Ｓ１とＳ２と共にＹ／Ｃデ
コーダ２１０に供給され、ＴＶマイクロプロセッサ２１
６に応答して、一対のルミナンス及びクロミナンス信号
（以下、「主」信号と呼ぶ）が選択されて、信号Ｙ＿Ｍ
とＣ＿ＩＮとしてワイドスクリーン・プロセッサ３０に
結合される。これらの信号はＲ−Ｙ信号及びＢ−Ｙ信号
と等価の色差信号Ｕ＿Ｍ及びＶ＿Ｍを生成するために、
ワンチップ２０２に結合される。これらの信号はこれ以
降の処理のためにデジタル形式に変換される。
【００１３】第２のチューナ２０８はベースバンドビデ
オ信号ＴＶ２を生成する。この信号ＴＶ２はビデオスイ
ッチ２００からのＳＷＩＴＣＨＥＤ ＶＩＤＥＯ信号と
共に選択されてＹ／Ｃデコーダに入力される。スイッチ
ＳＷ３とＳＷ４が、これらの信号Ｙ、Ｃ、または副信号
として考えられる入力Ｓ１に対応する外部信号Ｙ＿ＥＸ
ＴとＣ＿ＥＸＴを選択する。主信号については、各信号
に「＿Ｍ」を付して示し、副信号については各信号に
「＿Ａ」を付して示す。それぞれの信号は、いずれか一
方を表示するために、あるいは、ＰＩＰ回路を介するピ
クチャ・イン・ピクチャモードでの表示のために処理さ
れる。
オ信号ＴＶ２を生成する。この信号ＴＶ２はビデオスイ
ッチ２００からのＳＷＩＴＣＨＥＤ ＶＩＤＥＯ信号と
共に選択されてＹ／Ｃデコーダに入力される。スイッチ
ＳＷ３とＳＷ４が、これらの信号Ｙ、Ｃ、または副信号
として考えられる入力Ｓ１に対応する外部信号Ｙ＿ＥＸ
ＴとＣ＿ＥＸＴを選択する。主信号については、各信号
に「＿Ｍ」を付して示し、副信号については各信号に
「＿Ａ」を付して示す。それぞれの信号は、いずれか一
方を表示するために、あるいは、ＰＩＰ回路を介するピ
クチャ・イン・ピクチャモードでの表示のために処理さ
れる。
【００１４】Ｙ＿Ｍに対応する複合同期信号ＣＯＭＰ
ＳＹＮＣが、ワイドスクリーン・プロセッサ３０から同
期分離器２１２に供給され、垂直カウントダウン回路２
１４に入力される水平及び垂直同期信号ＨとＶが生成さ
れる。垂直カウントダウン回路２１４はワイドスクリー
ン・プロセッサ３０に供給される垂直リセット信号ＶＥ
ＲＴＩＣＡＬ ＲＥＳＥＴを発生する。ワイドスクリー
ン・プロセッサ３０は内部垂直リセット出力信号ＩＮ
ＶＥＲＴ ＲＳＴ ＯＵＴを生成してＲＧＢインタフェ
ース６０に供給し、このＲＧＢインタフェース中のスイ
ッチがこの内部垂直リセット出力信号と外部ＲＧＢ源の
垂直同期成分との間の選択を行う。このスイッチの出力
は選択された垂直同期成分ＳＥＬ＿ＶＥＲＴ＿ＳＹＮＣ
で、これは偏向回路５０に供給される。副ビデオ信号用
の水平及び垂直同期信号はワイドスクリーン・プロセッ
サ３０内の同期分離器によって生成される。
ＳＹＮＣが、ワイドスクリーン・プロセッサ３０から同
期分離器２１２に供給され、垂直カウントダウン回路２
１４に入力される水平及び垂直同期信号ＨとＶが生成さ
れる。垂直カウントダウン回路２１４はワイドスクリー
ン・プロセッサ３０に供給される垂直リセット信号ＶＥ
ＲＴＩＣＡＬ ＲＥＳＥＴを発生する。ワイドスクリー
ン・プロセッサ３０は内部垂直リセット出力信号ＩＮ
ＶＥＲＴ ＲＳＴ ＯＵＴを生成してＲＧＢインタフェ
ース６０に供給し、このＲＧＢインタフェース中のスイ
ッチがこの内部垂直リセット出力信号と外部ＲＧＢ源の
垂直同期成分との間の選択を行う。このスイッチの出力
は選択された垂直同期成分ＳＥＬ＿ＶＥＲＴ＿ＳＹＮＣ
で、これは偏向回路５０に供給される。副ビデオ信号用
の水平及び垂直同期信号はワイドスクリーン・プロセッ
サ３０内の同期分離器によって生成される。
【００１５】１ｆH −２ｆH 変換器４０は飛越し走査ビ
デオ信号を順次走査非飛越し信号に変える。ビデオＲＡ
Ｍ４２０を隣接するフィールドあるいはフレームを記憶
して、ラインを供給するために用いることができるが、
一本おきのラインまたは複数のラインを反復あるいは補
間する、例えば、水平ラインを２回表示するとか、画面
内で検出された動きに基づいてラインを選択するように
してもよい。変換されたビデオデータはＹ＿２ｆH 、Ｕ
＿２ｆH 及びＶ＿２ｆH としてＲＧＢインタフェース６
０に供給される。ＲＧＢインタフェース６０は、変換さ
れたビデオデータまたは外部ＲＧＢビデオ信号の選択を
可能とし、ビデオ信号入力部に結合する。外部ＲＧＢは
２ｆH 走査に適合するようにされたワイドフォーマット
表示比信号であると考える。主信号の垂直同期成分は
（ＩＮＴ ＶＥＲＴ ＲＳＴ ＯＵＴとして）ＲＧＢイ
ンタフェースに結合され、ユーザによる内部または外部
ＲＧＢ信号の選択と共に、偏向回路５０に供給される垂
直同期信号の選択が行われる。しかし、垂直ラスタ崩壊
を防ぐために、ＲＧＢインタフェース回路は外部同期信
号を検出する機能を有し、存在しない外部ＲＧＢ信号の
選択を無効にする。ワイドスクリーン・プロセッサ３０
内のマイクロプロセッサＷＳＰ μＰが外部ＲＧＢに対
するカラー（ＣＯＬＯＲ）及びティント（ＴＩＮＴ）制
御を行う。
デオ信号を順次走査非飛越し信号に変える。ビデオＲＡ
Ｍ４２０を隣接するフィールドあるいはフレームを記憶
して、ラインを供給するために用いることができるが、
一本おきのラインまたは複数のラインを反復あるいは補
間する、例えば、水平ラインを２回表示するとか、画面
内で検出された動きに基づいてラインを選択するように
してもよい。変換されたビデオデータはＹ＿２ｆH 、Ｕ
＿２ｆH 及びＶ＿２ｆH としてＲＧＢインタフェース６
０に供給される。ＲＧＢインタフェース６０は、変換さ
れたビデオデータまたは外部ＲＧＢビデオ信号の選択を
可能とし、ビデオ信号入力部に結合する。外部ＲＧＢは
２ｆH 走査に適合するようにされたワイドフォーマット
表示比信号であると考える。主信号の垂直同期成分は
（ＩＮＴ ＶＥＲＴ ＲＳＴ ＯＵＴとして）ＲＧＢイ
ンタフェースに結合され、ユーザによる内部または外部
ＲＧＢ信号の選択と共に、偏向回路５０に供給される垂
直同期信号の選択が行われる。しかし、垂直ラスタ崩壊
を防ぐために、ＲＧＢインタフェース回路は外部同期信
号を検出する機能を有し、存在しない外部ＲＧＢ信号の
選択を無効にする。ワイドスクリーン・プロセッサ３０
内のマイクロプロセッサＷＳＰ μＰが外部ＲＧＢに対
するカラー（ＣＯＬＯＲ）及びティント（ＴＩＮＴ）制
御を行う。
【００１６】ゲートアレー３００と協働して、ピクチャ
・イン・ピクチャ（ＰＩＰ）プロセッサ３０１が主ビデ
オ信号データと副ビデオ信号データを組み合わせて、例
えば、副ビデオ信号が圧縮されて郵便受け形主表示信号
の上部または下部の縁部に表示されたもの、４×３主表
示信号の側部に沿って表示されたもの、等の種々の選択
可能な表示フォーマットを生成する。ワイドスクリーン
・マイクロプロセッサＷＳＰ μＰは直列バスを介して
ＴＶマイクロプロセッサ２１６に応答する。また、ワイ
ドスクリーン・プロセッサ３０は、３つのレベルからな
るサンドキャスル信号の形の複合垂直ブランキング／リ
セット信号を発生する。垂直ブランキング信号と垂直リ
セット信号は、後でパン制御に関連して詳述するよう
に、別々の信号として発生することもできる。複合ブラ
ンキング信号はビデオ信号入力部によってＲＧＢインタ
フェースに供給される。
・イン・ピクチャ（ＰＩＰ）プロセッサ３０１が主ビデ
オ信号データと副ビデオ信号データを組み合わせて、例
えば、副ビデオ信号が圧縮されて郵便受け形主表示信号
の上部または下部の縁部に表示されたもの、４×３主表
示信号の側部に沿って表示されたもの、等の種々の選択
可能な表示フォーマットを生成する。ワイドスクリーン
・マイクロプロセッサＷＳＰ μＰは直列バスを介して
ＴＶマイクロプロセッサ２１６に応答する。また、ワイ
ドスクリーン・プロセッサ３０は、３つのレベルからな
るサンドキャスル信号の形の複合垂直ブランキング／リ
セット信号を発生する。垂直ブランキング信号と垂直リ
セット信号は、後でパン制御に関連して詳述するよう
に、別々の信号として発生することもできる。複合ブラ
ンキング信号はビデオ信号入力部によってＲＧＢインタ
フェースに供給される。
【００１７】図２に偏向回路５０の詳細を示す。偏向回
路５０は、ワイドスクリーン・プロセッサ３０から垂直
リセット信号を、ＲＧＢインタフェース６０から選択さ
れた２ｆH 水平同期信号を、また、ワイドスクリーン・
プロセッサから別の制御信号を受け取る。この別の制御
信号は水平位相調整、垂直サイズ調整及び左右ピンクッ
ション調整に関するものである。偏向回路５０は２ｆH
フライバックパルスをワイドスクリーンプロセッサ３
０、１ｆH −２ｆH 変換器４０、及びＹＵＢ−ＲＧＢ変
換器２４０に供給する。
路５０は、ワイドスクリーン・プロセッサ３０から垂直
リセット信号を、ＲＧＢインタフェース６０から選択さ
れた２ｆH 水平同期信号を、また、ワイドスクリーン・
プロセッサから別の制御信号を受け取る。この別の制御
信号は水平位相調整、垂直サイズ調整及び左右ピンクッ
ション調整に関するものである。偏向回路５０は２ｆH
フライバックパルスをワイドスクリーンプロセッサ３
０、１ｆH −２ｆH 変換器４０、及びＹＵＢ−ＲＧＢ変
換器２４０に供給する。
【００１８】回路５００が種々の異なる表示フォーマッ
トを実施するために必要とされる所要の垂直過走査（オ
ーバスキャン）量に従ってラスタの垂直サイズを調整す
るために設けられている。概略的に示されているよう
に、定電流源５０２が、垂直ランプキャパシタ５０４を
充電する一定量の電流ＩRAMPを供給する。この垂直ラン
プキャパシタ５０４と並列にトランジスタ５０６が結合
されていて、垂直リセット信号に応答してこのキャパシ
タを周期的に放電させる。
トを実施するために必要とされる所要の垂直過走査（オ
ーバスキャン）量に従ってラスタの垂直サイズを調整す
るために設けられている。概略的に示されているよう
に、定電流源５０２が、垂直ランプキャパシタ５０４を
充電する一定量の電流ＩRAMPを供給する。この垂直ラン
プキャパシタ５０４と並列にトランジスタ５０６が結合
されていて、垂直リセット信号に応答してこのキャパシ
タを周期的に放電させる。
【００１９】どのような調整も行わない場合には、電流
ＩRAMPはラスタに対して最大可能な垂直サイズを与え
る。これは、ワイドスクリーン表示器の使用されていな
い上下の部分が過走査されるように４×３フォーマット
の郵便受け信号源を伸張して、ワイドスクリーン表示器
を垂直方向に満たすに必要な垂直過走査に相当する。も
っと小さい垂直ラスタサイズが必要な場合は、可調整電
流源５０８が調整可能な電流ＩADJ をＩRAMPから分流さ
せて、垂直ランプキャパシタ５０４がゆっくりと、か
つ、より低いピーク値まで充電されるようにする。可変
電流源５０８は、図３に示す垂直サイズ制御回路１０３
０によって生成される、例えば、アナログ形式の、垂直
サイズ調整信号に応答する。垂直サイズ調整回路５００
は、背面パネルの調整ノブのポテンショメータとするこ
とができる手動垂直サイズ調整装置５１０から独立して
いる。いずれの場合でも、垂直偏向コイルは適切な大き
さの駆動電流を受ける。水平偏向は位相調整回路５１
８、左右ピンクッション補正回路５１４、２ｆH 位相固
定ループ５２０及び水平出力回路５１６によって行われ
る。
ＩRAMPはラスタに対して最大可能な垂直サイズを与え
る。これは、ワイドスクリーン表示器の使用されていな
い上下の部分が過走査されるように４×３フォーマット
の郵便受け信号源を伸張して、ワイドスクリーン表示器
を垂直方向に満たすに必要な垂直過走査に相当する。も
っと小さい垂直ラスタサイズが必要な場合は、可調整電
流源５０８が調整可能な電流ＩADJ をＩRAMPから分流さ
せて、垂直ランプキャパシタ５０４がゆっくりと、か
つ、より低いピーク値まで充電されるようにする。可変
電流源５０８は、図３に示す垂直サイズ制御回路１０３
０によって生成される、例えば、アナログ形式の、垂直
サイズ調整信号に応答する。垂直サイズ調整回路５００
は、背面パネルの調整ノブのポテンショメータとするこ
とができる手動垂直サイズ調整装置５１０から独立して
いる。いずれの場合でも、垂直偏向コイルは適切な大き
さの駆動電流を受ける。水平偏向は位相調整回路５１
８、左右ピンクッション補正回路５１４、２ｆH 位相固
定ループ５２０及び水平出力回路５１６によって行われ
る。
【００２０】図３には、垂直サイズ制御回路１０３０の
一部としての自動郵便受け検出器が示されている。垂直
サイズ制御回路１０３０は郵便受け検出器１０３２、垂
直表示制御回路１０３４、及び３状態出力装置１０３６
とを含んでいる。あるいは、垂直ブランキングパルスと
垂直リセットパルスは別々の信号として伝送することも
できる。
一部としての自動郵便受け検出器が示されている。垂直
サイズ制御回路１０３０は郵便受け検出器１０３２、垂
直表示制御回路１０３４、及び３状態出力装置１０３６
とを含んでいる。あるいは、垂直ブランキングパルスと
垂直リセットパルスは別々の信号として伝送することも
できる。
【００２１】自動郵便受け検出回路は、代表的には、１
６×９フォーマット表示比の郵便受けの形の能動（アク
ティブな）表示領域と、使用されていない、あるいは色
の鈍い上下周辺領域とをを含む４×３フォーマット表示
比の信号を伸張することにより、自動的に垂直ズームあ
るいは伸張を行うことができる。自動郵便受け検出器
は、あるビデオラインとその前のラインとの間のルミナ
ンスの変化をモニタしてビデオの能動部分を検出するこ
とができ、最初と最後の能動ビデオラインが表示器の頂
部と底部とを占めるように、表示された信号の伸張を可
変量制御する。これに代えて、郵便受け検出器は、例え
ば、１６×９のスクリーンを満たすように、４×３信号
の１６×９部分をズームするに必要とされるような、個
々の標準表示比を切り換えるように構成してもよい。こ
の場合、出力信号ＶＥＲＴＩＣＡＬＳＩＺＥ ＡＤＪ
（垂直サイズ調整）が能動化されると、表示がズームさ
れる。偏向高さは４／３倍に増加し（図２参照）、これ
によって、郵便受け信号の能動ビデオ部分は、画像アス
ペクト比歪みを生じることなく、ワイドスクリーン表示
器を満たすことができる。
６×９フォーマット表示比の郵便受けの形の能動（アク
ティブな）表示領域と、使用されていない、あるいは色
の鈍い上下周辺領域とをを含む４×３フォーマット表示
比の信号を伸張することにより、自動的に垂直ズームあ
るいは伸張を行うことができる。自動郵便受け検出器
は、あるビデオラインとその前のラインとの間のルミナ
ンスの変化をモニタしてビデオの能動部分を検出するこ
とができ、最初と最後の能動ビデオラインが表示器の頂
部と底部とを占めるように、表示された信号の伸張を可
変量制御する。これに代えて、郵便受け検出器は、例え
ば、１６×９のスクリーンを満たすように、４×３信号
の１６×９部分をズームするに必要とされるような、個
々の標準表示比を切り換えるように構成してもよい。こ
の場合、出力信号ＶＥＲＴＩＣＡＬＳＩＺＥ ＡＤＪ
（垂直サイズ調整）が能動化されると、表示がズームさ
れる。偏向高さは４／３倍に増加し（図２参照）、これ
によって、郵便受け信号の能動ビデオ部分は、画像アス
ペクト比歪みを生じることなく、ワイドスクリーン表示
器を満たすことができる。
【００２２】垂直表示制御回路１０３４は過走査された
ラスタのどの部分をスクリーン上に表示するか、即ち、
垂直パン、を制御する。垂直に過走査されたビデオ信号
が郵便受けフォーマットでない場合は、擬似ワイドスク
リーンフォーマットとを得るように、通常の表示フォー
マット画面がズームされる、即ち、伸張される。しか
し、この場合は、４／３垂直過走査によって切り捨てら
れた画面の部分は能動ビデオ情報を含んでいる。画面の
１／３を垂直方向に切り捨てる必要がある。交流結合型
垂直偏向システムでは、更に別の制御を行わなければ、
上部の１／６と下部の１／６は常に切り捨てられる。し
かし、画面の内容によっては、関心の低い信号部分を犠
牲にして、関心の高い部分を残しておくために、画面の
下部よりも上部の方を多く切り捨てたい場合、あるい
は、その逆の場合がある。例えば、アクションが全て地
上レベルで行われている画面の場合、視聴者は空の方を
より多く切り捨てることを望むかもしれない。垂直パン
機能は、ズームされた画面のどの部分を表示し、どの部
分を切り捨てるかの選択を可能にする。
ラスタのどの部分をスクリーン上に表示するか、即ち、
垂直パン、を制御する。垂直に過走査されたビデオ信号
が郵便受けフォーマットでない場合は、擬似ワイドスク
リーンフォーマットとを得るように、通常の表示フォー
マット画面がズームされる、即ち、伸張される。しか
し、この場合は、４／３垂直過走査によって切り捨てら
れた画面の部分は能動ビデオ情報を含んでいる。画面の
１／３を垂直方向に切り捨てる必要がある。交流結合型
垂直偏向システムでは、更に別の制御を行わなければ、
上部の１／６と下部の１／６は常に切り捨てられる。し
かし、画面の内容によっては、関心の低い信号部分を犠
牲にして、関心の高い部分を残しておくために、画面の
下部よりも上部の方を多く切り捨てたい場合、あるい
は、その逆の場合がある。例えば、アクションが全て地
上レベルで行われている画面の場合、視聴者は空の方を
より多く切り捨てることを望むかもしれない。垂直パン
機能は、ズームされた画面のどの部分を表示し、どの部
分を切り捨てるかの選択を可能にする。
【００２３】垂直パン動作を図４及び図５（ａ）乃至図
５（ｃ）を参照して説明する。図４のタイミング図の一
番上に３レベル複合垂直ブランキング／リセット信号が
示されている。これらの信号は別々に生成することもで
きる。垂直ブランキングパルスは信号Ｌ＿ＣＯＵＮＴが
ＶＲＴ＿ＢＬＮＫ０に等しくなった時に開始し、Ｌ＿Ｃ
ＯＵＮＴがＶＲＴ＿ＢＬＡＮＫ１に等しくなった時に終
了する。垂直リセットパルスはＬ＿ＣＯＵＮＴがＶＲＴ
＿ＰＨＡＳＥに等しくなった時に開始する。Ｌ＿ＣＯＵ
ＮＴは水平２分の１ラインのＶＳＹＮＣ＿ＭＮの前縁に
対するトラッキングを維持するために用いられる１０ビ
ットカウンタの出力である。ＶＳＹＮＣ＿ＭＮは、ゲー
トアレーに供給される主信号の垂直同期成分であるＶＤ
ＲＶ＿ＭＮの同期した形のものである。ＶＲＴ＿ＢＬＮ
Ｋ０とＶＲＴ＿ＢＬＮＫ１は、垂直パン指令に応じてマ
イクロプロセッサによって供給される。ＶＲＴ＿ＰＨＡ
ＳＥは、ＣＯＭＰ＿ＳＹＮＣ出力中の垂直同期成分の立
ち上がりエッジに対するＶＲＴ＿ＲＳＴ出力の相対位相
をプログラムする。ＣＯＭＰ＿ＳＹＮＣ出力はＪ−Ｋフ
リップフロップの出力である。このフリップフロップの
状態はＬ＿ＣＯＵＮＴとＨ＿ＣＯＵＮＴの出力を復号す
ることによって決められる。Ｈ＿ＣＯＵＮＴは水平位置
カウンタである。Ｌ＿ＣＯＵＮＴカウンタはＣＯＭＰ＿
ＳＹＮＣ信号を、水平同期パルス、等化パルス、及び垂
直同期パルスに対応する３つのセグメントに分割するた
めに用いられている。
５（ｃ）を参照して説明する。図４のタイミング図の一
番上に３レベル複合垂直ブランキング／リセット信号が
示されている。これらの信号は別々に生成することもで
きる。垂直ブランキングパルスは信号Ｌ＿ＣＯＵＮＴが
ＶＲＴ＿ＢＬＮＫ０に等しくなった時に開始し、Ｌ＿Ｃ
ＯＵＮＴがＶＲＴ＿ＢＬＡＮＫ１に等しくなった時に終
了する。垂直リセットパルスはＬ＿ＣＯＵＮＴがＶＲＴ
＿ＰＨＡＳＥに等しくなった時に開始する。Ｌ＿ＣＯＵ
ＮＴは水平２分の１ラインのＶＳＹＮＣ＿ＭＮの前縁に
対するトラッキングを維持するために用いられる１０ビ
ットカウンタの出力である。ＶＳＹＮＣ＿ＭＮは、ゲー
トアレーに供給される主信号の垂直同期成分であるＶＤ
ＲＶ＿ＭＮの同期した形のものである。ＶＲＴ＿ＢＬＮ
Ｋ０とＶＲＴ＿ＢＬＮＫ１は、垂直パン指令に応じてマ
イクロプロセッサによって供給される。ＶＲＴ＿ＰＨＡ
ＳＥは、ＣＯＭＰ＿ＳＹＮＣ出力中の垂直同期成分の立
ち上がりエッジに対するＶＲＴ＿ＲＳＴ出力の相対位相
をプログラムする。ＣＯＭＰ＿ＳＹＮＣ出力はＪ−Ｋフ
リップフロップの出力である。このフリップフロップの
状態はＬ＿ＣＯＵＮＴとＨ＿ＣＯＵＮＴの出力を復号す
ることによって決められる。Ｈ＿ＣＯＵＮＴは水平位置
カウンタである。Ｌ＿ＣＯＵＮＴカウンタはＣＯＭＰ＿
ＳＹＮＣ信号を、水平同期パルス、等化パルス、及び垂
直同期パルスに対応する３つのセグメントに分割するた
めに用いられている。
【００２４】過走査無し（これは実際は通常の６％過走
査にあたる）に対する垂直偏向電流は図４に、対応する
垂直ブランキング信号と同様、点線で示されている。過
走査無しに対する垂直ブランキングパルスの幅はＣであ
る。垂直同期パルスは垂直リセットパルスと同相であ
る。過走査モードに対する垂直偏向電流は図４に、パル
ス幅Ｄを有する対応する垂直ブランキングパルスと同
様、実線で示されている。
査にあたる）に対する垂直偏向電流は図４に、対応する
垂直ブランキング信号と同様、点線で示されている。過
走査無しに対する垂直ブランキングパルスの幅はＣであ
る。垂直同期パルスは垂直リセットパルスと同相であ
る。過走査モードに対する垂直偏向電流は図４に、パル
ス幅Ｄを有する対応する垂直ブランキングパルスと同
様、実線で示されている。
【００２５】底部過走査Ａが上部過走査Ｂに等しい場合
は、表示は図５（ａ）に示すように、中央に位置する。
垂直リセットパルスが、垂直同期パルスより遅れるよう
に生成される場合は、底部過走査Ａが上部過走査Ｂより
小さくなり、図５（ｂ）に示すような表示が得られ、画
面の下側の部分がより多く表示され、上部の多くが消去
される。逆に、垂直リセットパルスが垂直同期パルスよ
り進むように生成されると、底部過走査Ａが上部過走査
Ｂより大きくなり、図５（ｃ）に示すような表示が得ら
れる。この場合、画面の上部がより多く表示され、底部
の多くが消去される。垂直同期信号と垂直リセット信号
の相対位相はワイドスクリーン・プロセッサ３０のマイ
クロプロセッサＷＳＰ μＰによって制御可能で、これ
によって過走査動作モード中の垂直パン動作が可能とな
る。垂直パンの間、過走査されたラスタは映像管即ちス
クリーン上の垂直方向の中心に配置される。即ち、垂直
方向に対称に維持される。底部より上部、または上部よ
りも底部の画面をより多く消去するようにラスタに対し
て垂直方向に動かされる、あるいは、非対称に配置され
るのはブランキング期間である。
は、表示は図５（ａ）に示すように、中央に位置する。
垂直リセットパルスが、垂直同期パルスより遅れるよう
に生成される場合は、底部過走査Ａが上部過走査Ｂより
小さくなり、図５（ｂ）に示すような表示が得られ、画
面の下側の部分がより多く表示され、上部の多くが消去
される。逆に、垂直リセットパルスが垂直同期パルスよ
り進むように生成されると、底部過走査Ａが上部過走査
Ｂより大きくなり、図５（ｃ）に示すような表示が得ら
れる。この場合、画面の上部がより多く表示され、底部
の多くが消去される。垂直同期信号と垂直リセット信号
の相対位相はワイドスクリーン・プロセッサ３０のマイ
クロプロセッサＷＳＰ μＰによって制御可能で、これ
によって過走査動作モード中の垂直パン動作が可能とな
る。垂直パンの間、過走査されたラスタは映像管即ちス
クリーン上の垂直方向の中心に配置される。即ち、垂直
方向に対称に維持される。底部より上部、または上部よ
りも底部の画面をより多く消去するようにラスタに対し
て垂直方向に動かされる、あるいは、非対称に配置され
るのはブランキング期間である。
【００２６】垂直パンを使用する際の１つの問題は、Ｖ
ＣＲ再生の特殊効果モード時に生じる。ビデオを上方に
少量（例えば、４〜５ライン）パン（これは表示画像を
下方にスクロールすることと同じと考えられる）したい
時は、実際には、垂直リセットパルスは垂直同期信号か
ら２６２．５ラインからパン値のライン数だけ差し引い
た量遅延される。ＶＣＲの早送りモードにおいては、テ
ープの線速度が標準から外れるので、１フィールド中の
ライン数は、記録モード（例えば、ＳＰかＳＬＰか）及
びテープの線速度に応じた数だけ少なくなる。ＶＣＲ再
生（ＳＰモード）の早送りモードにおいて含まれるフィ
ールド当たりの正規のライン数は、例えば、２５３．５
ラインである。希望のパンの値が下方へ５ラインである
とすると、遅延の設定は２５７．５ライン分となろう。
しかし、新しいＶＳＹＮＣは２５３．５ライン毎に生起
し、所要パン遅延カウントがカウントされた時に垂直リ
セットを発生する２分の１ラインカウンタをリセットす
る。このモード中、２分の１ラインカウンタは、所要値
がカウントされる前に繰り返しリセットされるので、垂
直リセットは生成されず、垂直ラスタの崩壊が生じ、映
像管が損傷を受ける可能性がある。従って、ＶＳＹＮＣ
の位相及び垂直リセットの遅延の設定には関係なく、垂
直リセットパルスが生成されるようにする必要がある。
ＣＲ再生の特殊効果モード時に生じる。ビデオを上方に
少量（例えば、４〜５ライン）パン（これは表示画像を
下方にスクロールすることと同じと考えられる）したい
時は、実際には、垂直リセットパルスは垂直同期信号か
ら２６２．５ラインからパン値のライン数だけ差し引い
た量遅延される。ＶＣＲの早送りモードにおいては、テ
ープの線速度が標準から外れるので、１フィールド中の
ライン数は、記録モード（例えば、ＳＰかＳＬＰか）及
びテープの線速度に応じた数だけ少なくなる。ＶＣＲ再
生（ＳＰモード）の早送りモードにおいて含まれるフィ
ールド当たりの正規のライン数は、例えば、２５３．５
ラインである。希望のパンの値が下方へ５ラインである
とすると、遅延の設定は２５７．５ライン分となろう。
しかし、新しいＶＳＹＮＣは２５３．５ライン毎に生起
し、所要パン遅延カウントがカウントされた時に垂直リ
セットを発生する２分の１ラインカウンタをリセットす
る。このモード中、２分の１ラインカウンタは、所要値
がカウントされる前に繰り返しリセットされるので、垂
直リセットは生成されず、垂直ラスタの崩壊が生じ、映
像管が損傷を受ける可能性がある。従って、ＶＳＹＮＣ
の位相及び垂直リセットの遅延の設定には関係なく、垂
直リセットパルスが生成されるようにする必要がある。
【００２７】図６はパン回路で、フィールドの長さが等
しくなく、かつ／または標準のライン数と異なる場合に
生じ得るタイミングの問題を示している。上方パン遅延
と下方パン遅延はフィールド１に先行する垂直同期パル
スの前縁を基準にして示されている。下方パン用の垂直
リセットパルスは、信号ＶＲＳＴ−Ａ中に点線で示され
ており、上方パン用の垂直リセットパルスは実線で示さ
れている。当然ながら、パンは一時に一方向にしかでき
ない。
しくなく、かつ／または標準のライン数と異なる場合に
生じ得るタイミングの問題を示している。上方パン遅延
と下方パン遅延はフィールド１に先行する垂直同期パル
スの前縁を基準にして示されている。下方パン用の垂直
リセットパルスは、信号ＶＲＳＴ−Ａ中に点線で示され
ており、上方パン用の垂直リセットパルスは実線で示さ
れている。当然ながら、パンは一時に一方向にしかでき
ない。
【００２８】図６に示すように、フィールド１に対する
上方パン遅延ｄ１は、生成された垂直リセットパルス
を、上方パンに必要とされるように、次の垂直同期パル
スよりも僅かに前におくに充分なものである。しかし、
フィールド２がフィールド１とライン数が同じでない場
合は、ｄ１と同じ量の遅延ｄ２では垂直リセットパルス
の位置は誤ったものとなる。図示の例では、フィールド
２の垂直リセットＶＲＳＴ−Ａはフィールド２に先行す
る垂直同期パルスより後に生じる。垂直同期パルスは基
準点であり、パン遅延を決めるラインカウンタは通常垂
直同期パルスによってリセットされる。何の対策も施さ
なければ、必要とされる遅延期間の経過前に垂直同期パ
ルスによって遅延ラインカウンタが連続してリセットさ
れてしまうことにより、垂直リセット信号がなくなって
しまう可能性がある。
上方パン遅延ｄ１は、生成された垂直リセットパルス
を、上方パンに必要とされるように、次の垂直同期パル
スよりも僅かに前におくに充分なものである。しかし、
フィールド２がフィールド１とライン数が同じでない場
合は、ｄ１と同じ量の遅延ｄ２では垂直リセットパルス
の位置は誤ったものとなる。図示の例では、フィールド
２の垂直リセットＶＲＳＴ−Ａはフィールド２に先行す
る垂直同期パルスより後に生じる。垂直同期パルスは基
準点であり、パン遅延を決めるラインカウンタは通常垂
直同期パルスによってリセットされる。何の対策も施さ
なければ、必要とされる遅延期間の経過前に垂直同期パ
ルスによって遅延ラインカウンタが連続してリセットさ
れてしまうことにより、垂直リセット信号がなくなって
しまう可能性がある。
【００２９】図６のＶＲＳＴ−Ｂに示すように、正しい
垂直リセット信号は、不変の量だけ次の垂直同期パルス
ＶＳＹＮＣに先行している必要がある。垂直リセットＶ
ＲＳＴ−Ｂを強制的に発生させる回路が図７に示されて
いる。基本回路１１００は複数のＤ型フリップフロップ
１１０２、１１０４、１１０６、１１０８及び１１１
０、Ｊ−Ｋフリップフロップ１１１２及びカウンタ１１
１４、さらに、複数のＡＮＤゲート及びＮＯＲゲート及
びインバータを含んでいる。この回路は、クロック信
号、例えば、１０２４ｆH のビデオ信号と同期させるこ
とのできるクロック信号に同期して動作する。基本的な
動作は次の通りである。
垂直リセット信号は、不変の量だけ次の垂直同期パルス
ＶＳＹＮＣに先行している必要がある。垂直リセットＶ
ＲＳＴ−Ｂを強制的に発生させる回路が図７に示されて
いる。基本回路１１００は複数のＤ型フリップフロップ
１１０２、１１０４、１１０６、１１０８及び１１１
０、Ｊ−Ｋフリップフロップ１１１２及びカウンタ１１
１４、さらに、複数のＡＮＤゲート及びＮＯＲゲート及
びインバータを含んでいる。この回路は、クロック信
号、例えば、１０２４ｆH のビデオ信号と同期させるこ
とのできるクロック信号に同期して動作する。基本的な
動作は次の通りである。
【００３０】垂直同期信号は、１水平ライン周期に２回
生じる１クロック幅のパルスである信号ＳＯＬ＿Ｘ＿２
によってサンプルされる。垂直同期信号は、ＳＯＬ＿Ｘ
＿２から、例えば、１ライン周期の１／１６または１／
８だけオフセットするように処理されている。垂直同期
信号をＳＯＬ＿Ｘ＿２でサンプリングすると、垂直同期
信号は再びＳＯＬ＿Ｘ＿２と整列する。ＳＴＲ＿ＲＳＴ
信号は１ライン周期の１／２の長さの正向きのパルスで
ある。このパルスの前縁は所要の垂直リセット期間の開
始点を示す。１フィールド中のライン数がＳＴＲ＿ＲＳ
Ｔ信号を生成するために用いられる遅延設定に等しいか
これより大きい場合には、ＳＴＲ＿ＲＳＴの前縁がカウ
ンタ１１１４をクリアするために用いられ、このカウン
タは所要の垂直リセット長の間カウントし、自動的にデ
ィスエーブルされる。垂直リセット信号ＶＲＳＴはカウ
ンタ１１１４の出力に結合されたゲートによって生成さ
れる。信号ＶＲＳＴは垂直リセットパルスの期間中は高
（カウンタをイネーブルする）である。この例において
は、所要の垂直リセット長は２分の１ライン６本で、ゲ
ートは、２及び４ビットカウンタ出力に結合されてい
る。６本の２分の１ラインの垂直リセット長以外の垂直
リセット長も、対応するカウンタ出力と、その出力を復
号するに必要な任意のゲートとを用いることにより、使
用することができる。
生じる１クロック幅のパルスである信号ＳＯＬ＿Ｘ＿２
によってサンプルされる。垂直同期信号は、ＳＯＬ＿Ｘ
＿２から、例えば、１ライン周期の１／１６または１／
８だけオフセットするように処理されている。垂直同期
信号をＳＯＬ＿Ｘ＿２でサンプリングすると、垂直同期
信号は再びＳＯＬ＿Ｘ＿２と整列する。ＳＴＲ＿ＲＳＴ
信号は１ライン周期の１／２の長さの正向きのパルスで
ある。このパルスの前縁は所要の垂直リセット期間の開
始点を示す。１フィールド中のライン数がＳＴＲ＿ＲＳ
Ｔ信号を生成するために用いられる遅延設定に等しいか
これより大きい場合には、ＳＴＲ＿ＲＳＴの前縁がカウ
ンタ１１１４をクリアするために用いられ、このカウン
タは所要の垂直リセット長の間カウントし、自動的にデ
ィスエーブルされる。垂直リセット信号ＶＲＳＴはカウ
ンタ１１１４の出力に結合されたゲートによって生成さ
れる。信号ＶＲＳＴは垂直リセットパルスの期間中は高
（カウンタをイネーブルする）である。この例において
は、所要の垂直リセット長は２分の１ライン６本で、ゲ
ートは、２及び４ビットカウンタ出力に結合されてい
る。６本の２分の１ラインの垂直リセット長以外の垂直
リセット長も、対応するカウンタ出力と、その出力を復
号するに必要な任意のゲートとを用いることにより、使
用することができる。
【００３１】１フィールド中のライン数がＳＴＲ＿ＲＳ
Ｔ信号を生成するために用いられる遅延の設定よりも少
ない場合は、垂直リセットが確実に生成される。サンプ
ルされた垂直同期信号の前縁で、Ｊ−Ｋフリップフロッ
プ１１１２がセットされる。このフリップフロップの出
力は、次のサンプルされた垂直同期信号ＶＳＹＮＣが生
じた時、即ち、Ｊ−Ｋフリップフロップ１１１２がＳＴ
Ｒ＿ＲＳＴの発生によってリセットされていない場合
に、垂直リセットを行わせるようにトリガ信号を通過さ
せるイネーブル信号として用いられる。フリップフロッ
プ１１１２がセットされてもＳＴＲ＿ＲＳＴパルスが生
じない時は、次のサンプルされた垂直同期信号の前縁が
ＶＲＳＴ信号の生成に用いられるカウンタ１１１４をク
リアする。ゲートによってカウンタの出力に生成された
信号ＶＲＳＴは、カウンタ１１１４に、ＳＯＬ＿Ｘ＿２
から２分の１ラインの所要のカウントが累積されるま
で、高となる。このようにして、ＶＳＹＮＣが存在して
いる限り、フィールド中のライン数及びＳＴＲ＿ＲＳＴ
信号に必要な遅延の設定には関係なく、正しい長さのＶ
ＲＳＴパルスが生成される。ＳＴＲ＿ＲＳＴパルスが生
成されない場合は、その信号の前縁がＪ−Ｋフリップフ
ロップをクリアし、ＳＴＲ＿ＲＳＴパルスに基づいてＶ
ＲＳＴ信号を生成する。
Ｔ信号を生成するために用いられる遅延の設定よりも少
ない場合は、垂直リセットが確実に生成される。サンプ
ルされた垂直同期信号の前縁で、Ｊ−Ｋフリップフロッ
プ１１１２がセットされる。このフリップフロップの出
力は、次のサンプルされた垂直同期信号ＶＳＹＮＣが生
じた時、即ち、Ｊ−Ｋフリップフロップ１１１２がＳＴ
Ｒ＿ＲＳＴの発生によってリセットされていない場合
に、垂直リセットを行わせるようにトリガ信号を通過さ
せるイネーブル信号として用いられる。フリップフロッ
プ１１１２がセットされてもＳＴＲ＿ＲＳＴパルスが生
じない時は、次のサンプルされた垂直同期信号の前縁が
ＶＲＳＴ信号の生成に用いられるカウンタ１１１４をク
リアする。ゲートによってカウンタの出力に生成された
信号ＶＲＳＴは、カウンタ１１１４に、ＳＯＬ＿Ｘ＿２
から２分の１ラインの所要のカウントが累積されるま
で、高となる。このようにして、ＶＳＹＮＣが存在して
いる限り、フィールド中のライン数及びＳＴＲ＿ＲＳＴ
信号に必要な遅延の設定には関係なく、正しい長さのＶ
ＲＳＴパルスが生成される。ＳＴＲ＿ＲＳＴパルスが生
成されない場合は、その信号の前縁がＪ−Ｋフリップフ
ロップをクリアし、ＳＴＲ＿ＲＳＴパルスに基づいてＶ
ＲＳＴ信号を生成する。
【００３２】再び図６を参照すると、上方パン及び下方
パンは両方共、垂直リセット信号を１フィールドに等し
いかまたはそれより少ない量だけ遅延させることによっ
て行うことができる。標準ＮＴＳＣ信号に対しては、下
方へのパンは遅延を２分の１ラインを０乃至２６２．５
本カウントすることにより行われ、上方へのパンは遅延
を２分の１ラインを２６２．５本と５２５本の間でカウ
ントとすることによって行われる。この方法の問題は、
非標準信号の場合、フィールドの長さが等しくない場合
があるという点である。その一例は、２アジマス４ヘッ
ド式ＶＣＲのポーズ（一時停止）モードである。フィー
ルドの長さが等しくない場合は、上方へのパン（下方へ
のスクロール）を行うために２分の１フィールドより多
くをカウントすると、そのフレーム中の２フィールド
が、フィールドの長さの差に等しいライン数だけずれて
しまい、相当なインタラインフリッカが生じてしまう。
パンは両方共、垂直リセット信号を１フィールドに等し
いかまたはそれより少ない量だけ遅延させることによっ
て行うことができる。標準ＮＴＳＣ信号に対しては、下
方へのパンは遅延を２分の１ラインを０乃至２６２．５
本カウントすることにより行われ、上方へのパンは遅延
を２分の１ラインを２６２．５本と５２５本の間でカウ
ントとすることによって行われる。この方法の問題は、
非標準信号の場合、フィールドの長さが等しくない場合
があるという点である。その一例は、２アジマス４ヘッ
ド式ＶＣＲのポーズ（一時停止）モードである。フィー
ルドの長さが等しくない場合は、上方へのパン（下方へ
のスクロール）を行うために２分の１フィールドより多
くをカウントすると、そのフレーム中の２フィールド
が、フィールドの長さの差に等しいライン数だけずれて
しまい、相当なインタラインフリッカが生じてしまう。
【００３３】そこで、下方へのパンのためのパン遅延を
フィールドの開始点におけるＶＳＹＮＣに基準付け、上
方へのパンのためのパン遅延をそのフィールドに続くＶ
ＳＹＮＣに基準付ける回路が必要となる。これは、この
発明によって、ラインカウント信号（例えば、２分の１
ラインカウント）を、各フィールド中のラインの総数を
記憶するラッチとカウンタに供給することによって達成
することができる。新しい各フィールドに対する上方パ
ン遅延は、その前に生じた同じ形式のフィールド中のラ
インの総数から、プロセッサが要求しているパンの可変
量を差し引いたものから計算される。
フィールドの開始点におけるＶＳＹＮＣに基準付け、上
方へのパンのためのパン遅延をそのフィールドに続くＶ
ＳＹＮＣに基準付ける回路が必要となる。これは、この
発明によって、ラインカウント信号（例えば、２分の１
ラインカウント）を、各フィールド中のラインの総数を
記憶するラッチとカウンタに供給することによって達成
することができる。新しい各フィールドに対する上方パ
ン遅延は、その前に生じた同じ形式のフィールド中のラ
インの総数から、プロセッサが要求しているパンの可変
量を差し引いたものから計算される。
【００３４】図８を参照する。ワイドスクリーン・プロ
セッサは、パン遅延回路に垂直リセット位相情報と垂直
ブランキング位相情報を供給する。この位相情報は、例
えば、９ビットの２の補数データの形式のものとするこ
とができ、このデータは、ビデオ信号の最も新しい垂直
同期信号に対する前方への遅延、または、垂直リセット
信号を次のフィールド用の垂直同期信号に先行させるよ
うにする、次の垂直同期信号に対して負の遅延、即ち、
完全な１フィールドよりも幾らか短い遅延のいずれかを
表す。
セッサは、パン遅延回路に垂直リセット位相情報と垂直
ブランキング位相情報を供給する。この位相情報は、例
えば、９ビットの２の補数データの形式のものとするこ
とができ、このデータは、ビデオ信号の最も新しい垂直
同期信号に対する前方への遅延、または、垂直リセット
信号を次のフィールド用の垂直同期信号に先行させるよ
うにする、次の垂直同期信号に対して負の遅延、即ち、
完全な１フィールドよりも幾らか短い遅延のいずれかを
表す。
【００３５】ワイドスクリーン・プロセッサはさらにパ
ルス幅情報も供給する。図８、図１２及び図１３に示す
ように、垂直リセットパルスと垂直ブランキングパルス
の発生には同じ形式の回路を用いることができる。プロ
セッサは垂直リセット及び垂直ブランキングのパルス幅
と遅延ラインのカウントを、互いに相補関係となるよう
に選択する。遅延ラインカウントは、例えば、９ビット
の２分の１ラインカウントとし、パルス幅は６ビット
（リセット用）または８ビット（ブランキング用）とす
ることができる。パルス幅はプロセッサからのこの幅デ
ータをカウンタにロードし、パルス期間中このカウンタ
をカウントダウンすることによって決めることができ
る。そのようにする代わりに、比較器を設けて、カウン
タが所要の数までカウントアップした時にパルスをディ
スエーブルするようにしてもよい。
ルス幅情報も供給する。図８、図１２及び図１３に示す
ように、垂直リセットパルスと垂直ブランキングパルス
の発生には同じ形式の回路を用いることができる。プロ
セッサは垂直リセット及び垂直ブランキングのパルス幅
と遅延ラインのカウントを、互いに相補関係となるよう
に選択する。遅延ラインカウントは、例えば、９ビット
の２分の１ラインカウントとし、パルス幅は６ビット
（リセット用）または８ビット（ブランキング用）とす
ることができる。パルス幅はプロセッサからのこの幅デ
ータをカウンタにロードし、パルス期間中このカウンタ
をカウントダウンすることによって決めることができ
る。そのようにする代わりに、比較器を設けて、カウン
タが所要の数までカウントアップした時にパルスをディ
スエーブルするようにしてもよい。
【００３６】図８において、信号ＳＯＬ＿Ｘ＿２は、１
水平ラインに２回生じる１クロック幅のパルスで、１０
ビットカウンタ１４０４に供給される。その前にＶＳＹ
ＮＣが生じた時からの２分の１ラインの数が１０ビット
カウンタ１４０４によってカウントされ、ＶＳＹＮＣの
前縁で（１クロック幅のパルスＶＳＹＮＣ＿Ｅによっ
て）、そのカウントがラッチ１４０８に記憶される。こ
のラッチ１４０８は各フィールド中の２分の１ラインの
総数を記憶するためのものである。
水平ラインに２回生じる１クロック幅のパルスで、１０
ビットカウンタ１４０４に供給される。その前にＶＳＹ
ＮＣが生じた時からの２分の１ラインの数が１０ビット
カウンタ１４０４によってカウントされ、ＶＳＹＮＣの
前縁で（１クロック幅のパルスＶＳＹＮＣ＿Ｅによっ
て）、そのカウントがラッチ１４０８に記憶される。こ
のラッチ１４０８は各フィールド中の２分の１ラインの
総数を記憶するためのものである。
【００３７】１ビットカウンタ１４１０からなるトグル
回路にＶＳＹＮＣ＿Ｅが結合されており、その時のフィ
ールドが第１フィールドか第２フィールドかを判定す
る。ＶＳＹＮＣ＿Ｅが発生する度に、１ビットフィール
ドカウンタ１４１０はその状態を変え、カウンタ１４０
４の内容のラッチ１４０９へのローディングを可能にす
る。ＶＳＹＮＣ＿Ｅはまた、次のフィールドに備えてカ
ウンタ１４０４をクリアする。
回路にＶＳＹＮＣ＿Ｅが結合されており、その時のフィ
ールドが第１フィールドか第２フィールドかを判定す
る。ＶＳＹＮＣ＿Ｅが発生する度に、１ビットフィール
ドカウンタ１４１０はその状態を変え、カウンタ１４０
４の内容のラッチ１４０９へのローディングを可能にす
る。ＶＳＹＮＣ＿Ｅはまた、次のフィールドに備えてカ
ウンタ１４０４をクリアする。
【００３８】１ビットカウンタ１４１０は、２つのラッ
チ１４０８と１４０９の一方の内容を加算器１４１６に
供給するマルチプレクサ１４１４を制御する。加算器１
４１６及びもう１つのマルチプレクサ１４２０には、希
望の位相データ、これは正（下方パン用）または負（上
方パン用）である、が供給される。位相データの最上位
ビット（これは２の補数ワードが正か負かを示す）がマ
ルチプレクサ１４２０を制御する。位相データの符号ビ
ットは、その位相データが直接用いられるか（下方パン
を示す、位相が正の場合）、そのフィールド用のライン
カウンタに加えられるか（上方パンを示す、位相が負の
場合）を決定する。
チ１４０８と１４０９の一方の内容を加算器１４１６に
供給するマルチプレクサ１４１４を制御する。加算器１
４１６及びもう１つのマルチプレクサ１４２０には、希
望の位相データ、これは正（下方パン用）または負（上
方パン用）である、が供給される。位相データの最上位
ビット（これは２の補数ワードが正か負かを示す）がマ
ルチプレクサ１４２０を制御する。位相データの符号ビ
ットは、その位相データが直接用いられるか（下方パン
を示す、位相が正の場合）、そのフィールド用のライン
カウンタに加えられるか（上方パンを示す、位相が負の
場合）を決定する。
【００３９】マルチプレクサ１４２０の出力は比較器１
４２４の一方の入力に結合される。比較器１４２４の他
方の入力には、カウンタ１４０４からのその時の２分の
１ラインカウントが供給される。その時のフィールドの
２分の１ラインカウントが、上方パン遅延ラインカウン
ト、または、下方へのパンについての、最後に生じたそ
の形式のフィールド中のラインの総数から垂直リセット
パルスと次のＶＳＹＮＣとの間の進相を規定する、ライ
ンの数を減じたもののいずれかに等しくなると、信号Ｓ
ＴＲ＿ＲＳＴが生成されて強制パルス回路１４３０に供
給される。この強制パルス回路は、パルス幅がゲート処
理によって決められずに、プロセッサによって供給され
る点を除けば図６の回路と同様である。
４２４の一方の入力に結合される。比較器１４２４の他
方の入力には、カウンタ１４０４からのその時の２分の
１ラインカウントが供給される。その時のフィールドの
２分の１ラインカウントが、上方パン遅延ラインカウン
ト、または、下方へのパンについての、最後に生じたそ
の形式のフィールド中のラインの総数から垂直リセット
パルスと次のＶＳＹＮＣとの間の進相を規定する、ライ
ンの数を減じたもののいずれかに等しくなると、信号Ｓ
ＴＲ＿ＲＳＴが生成されて強制パルス回路１４３０に供
給される。この強制パルス回路は、パルス幅がゲート処
理によって決められずに、プロセッサによって供給され
る点を除けば図６の回路と同様である。
【００４０】垂直リセットパルスを発生するように働く
パルス発生部と垂直ブランキングパルスを発生するパル
ス発生回路１４３２は、垂直リセットパルスと垂直ブラ
ンキングパルスとでは、位相の遅れ（または進み）を特
定するために必要なビット数が違う点を除けば、実質的
に同じである。
パルス発生部と垂直ブランキングパルスを発生するパル
ス発生回路１４３２は、垂直リセットパルスと垂直ブラ
ンキングパルスとでは、位相の遅れ（または進み）を特
定するために必要なビット数が違う点を除けば、実質的
に同じである。
【００４１】図９乃至図１１はこの発明のある１つの実
施例の詳細を示し、図１２と１３は垂直リセットパルス
発生部と垂直ブランキングパルス発生部を、どの様にし
て同じライン計数手段で駆動するかを示すものである。
図８で説明したものと同じ回路素子には、同じ参照番号
を付してある。
施例の詳細を示し、図１２と１３は垂直リセットパルス
発生部と垂直ブランキングパルス発生部を、どの様にし
て同じライン計数手段で駆動するかを示すものである。
図８で説明したものと同じ回路素子には、同じ参照番号
を付してある。
【００４２】１０ビット２分の１ラインカウンタ１４０
４、ラッチ１４０８、１４０９及びマルチプレクサ１４
１４は図９に示すように実施できるが、１ビットカウン
タはＤ型フリップフロップ１４４０とそれに関連するゲ
ート構成によって実施してトグル回路を形成させてい
る。このトグル回路は、ＶＳＹＮＣ＿Ｅが生じる度に状
態を変えて、ラッチ１４０８、１４０９の一方とマルチ
プレクサ１４１４への入力の１つの組を選択して出力さ
せる。
４、ラッチ１４０８、１４０９及びマルチプレクサ１４
１４は図９に示すように実施できるが、１ビットカウン
タはＤ型フリップフロップ１４４０とそれに関連するゲ
ート構成によって実施してトグル回路を形成させてい
る。このトグル回路は、ＶＳＹＮＣ＿Ｅが生じる度に状
態を変えて、ラッチ１４０８、１４０９の一方とマルチ
プレクサ１４１４への入力の１つの組を選択して出力さ
せる。
【００４３】図１０と１１を参照する。加算器１４１６
はカスケードに接続された３つの４ビット加算器として
実施されている。垂直位相データと総ラインカウントの
和、または、垂直位相データそのままが、位相データの
符号ビットの関数としてマルチプレクサ１４２０によっ
て選択され、選択されたものが比較器１４２４（図１
１）に供給される。カウンタ１４０４によって表示され
るその時のラインカウントが希望のラインカウントに等
しくなると、比較器１４２４の出力から強制パルス回路
１４３０（図１１）にパルスが供給される。強制パルス
回路は、次のＶＳＹＮＣが生じる前にＳＴＲ＿ＲＳＴが
生じない場合に、ＶＳＹＮＣによって垂直リセットパル
スを発生することができるようにしてラスタの崩壊を防
ぐように働く、図７に示すような回路１１００を含んで
いる。
はカスケードに接続された３つの４ビット加算器として
実施されている。垂直位相データと総ラインカウントの
和、または、垂直位相データそのままが、位相データの
符号ビットの関数としてマルチプレクサ１４２０によっ
て選択され、選択されたものが比較器１４２４（図１
１）に供給される。カウンタ１４０４によって表示され
るその時のラインカウントが希望のラインカウントに等
しくなると、比較器１４２４の出力から強制パルス回路
１４３０（図１１）にパルスが供給される。強制パルス
回路は、次のＶＳＹＮＣが生じる前にＳＴＲ＿ＲＳＴが
生じない場合に、ＶＳＹＮＣによって垂直リセットパル
スを発生することができるようにしてラスタの崩壊を防
ぐように働く、図７に示すような回路１１００を含んで
いる。
【００４４】図７において、垂直リセットパルスの幅
は、パルス幅カウンタの出力に結合されているゲーティ
ング構成によって決められ、このゲーティング構成は、
希望のカウントに達した時、カウンタをディスエーブル
し、リセットパルスを終了させる比較器を構成してい
る。図１１において、パルス幅はプロセッサの制御の下
に可変とされている。必要なパルス幅をパルス幅を決め
るためのカウントダウン形カウンタにロードしてもよい
し、あるいは、カウンタ１１１４の内容を必要なパルス
幅と比較するための比較器を設けるようにしてもよい。
後者の場合は、回路は図７に示したと実質的に同じよう
に動作する。
は、パルス幅カウンタの出力に結合されているゲーティ
ング構成によって決められ、このゲーティング構成は、
希望のカウントに達した時、カウンタをディスエーブル
し、リセットパルスを終了させる比較器を構成してい
る。図１１において、パルス幅はプロセッサの制御の下
に可変とされている。必要なパルス幅をパルス幅を決め
るためのカウントダウン形カウンタにロードしてもよい
し、あるいは、カウンタ１１１４の内容を必要なパルス
幅と比較するための比較器を設けるようにしてもよい。
後者の場合は、回路は図７に示したと実質的に同じよう
に動作する。
【００４５】図１２と図１３は、図９、図１０及び図１
１に詳細に示した、２分の１ラインカウンタ、ラッチ、
マルチプレクサ及び加算器を含む構成１４６０の出力に
結合された並列回路１４５２によって垂直リセットパル
スと垂直ブランキングパルスの両方が生成される実施例
を示す。パン用の遅延時間及び垂直リセットパルスと垂
直ブランキングパルスのパルス幅を相補的に変化させる
ことにより、プロセッサは、フィールドの長さが変化す
るような、及び／またはフィールドの長さが互いに異な
っているような非標準動作モード、例えば、ＶＣＲ再生
時のポーズモードあるいはサーチモードなどの動作モー
ドにおいても正確なパン処理ができる。
１に詳細に示した、２分の１ラインカウンタ、ラッチ、
マルチプレクサ及び加算器を含む構成１４６０の出力に
結合された並列回路１４５２によって垂直リセットパル
スと垂直ブランキングパルスの両方が生成される実施例
を示す。パン用の遅延時間及び垂直リセットパルスと垂
直ブランキングパルスのパルス幅を相補的に変化させる
ことにより、プロセッサは、フィールドの長さが変化す
るような、及び／またはフィールドの長さが互いに異な
っているような非標準動作モード、例えば、ＶＣＲ再生
時のポーズモードあるいはサーチモードなどの動作モー
ドにおいても正確なパン処理ができる。
【図１】この発明によるフレーム基準垂直パン制御装置
を有するワイドスクリーンテレビジョン装置の構成要素
を概略的に示す概略図である。
を有するワイドスクリーンテレビジョン装置の構成要素
を概略的に示す概略図である。
【図２】図１の偏向回路を示すブロック回路図である。
【図３】郵便受け検出器を含む垂直サイズ制御回路のブ
ロック図である。
ロック図である。
【図４】垂直パンを説明するタイミング図である。
【図５】図４に関連して垂直パンを説明するために用い
る表示フォーマットを示す図である。
る表示フォーマットを示す図である。
【図６】この発明の動作の説明に供する垂直同期信号と
垂直リセット信号の関係を示すタイミング図である。
垂直リセット信号の関係を示すタイミング図である。
【図７】強制的に垂直リセット信号を発生させる手段の
回路図である。
回路図である。
【図８】測定されたフィールドの長さに従って調整され
る垂直パンを実行するために連続するフィールドの長さ
をモニタし、垂直リセットパルスと垂直ブランキングパ
ルスとを発生するための回路のブロック図である。
る垂直パンを実行するために連続するフィールドの長さ
をモニタし、垂直リセットパルスと垂直ブランキングパ
ルスとを発生するための回路のブロック図である。
【図９】図８の回路におけるカウンタ、ラッチ及びマル
チプレクサの具体例を詳細に示す回路図である。
チプレクサの具体例を詳細に示す回路図である。
【図１０】図８の回路の加算器及びマルチプレクサ部分
の具体例の詳細を示す回路図である。
の具体例の詳細を示す回路図である。
【図１１】図８の回路の比較器部分の具体例の詳細を示
す回路図である。
す回路図である。
【図１２】図８の回路に示される垂直リセットパルスと
垂直ブランキングパルスの両方を発生する並列回路の具
体例の一部を示す回路図である。
垂直ブランキングパルスの両方を発生する並列回路の具
体例の一部を示す回路図である。
【図１３】図８の回路に示される垂直リセットパルスと
垂直ブランキングパルスの両方を発生する並列回路の具
体例の一部を示す回路図である。
垂直ブランキングパルスの両方を発生する並列回路の具
体例の一部を示す回路図である。
２４４ ビデオ信号表示手段 １４０４、１４０８、１４０９、１４１０ 測定手段 １４３０ 垂直リセット信号発生手段 １４１６、１４２０、１４２４ 垂直リセット信号位相
シフト調整手段
シフト調整手段
───────────────────────────────────────────────────── フロントページの続き (72)発明者 テイモシー ウイリアム セイガー アメリカ合衆国 インデイアナ州 46260 インデイアナポリス ナシユア・ドライ ブ 8318 (72)発明者 デイビツド ジエイ ダフイールド アメリカ合衆国 インデイアナ州 46205 インデイアナポリス ノース・ペンシル バニア 4601
Claims (3)
- 【請求項１】 画像を表し、ある動作条件下では、１垂
直走査期間当たりの水平ライン数が標準の水平ライン数
と異なることもある連続した垂直走査期間を画定する垂
直同期成分を有するビデオ信号を表示するための手段
と、 上記連続した垂直走査期間の長さを測定する手段と、 上記画像を上記ビデオ信号表示手段上である予め定めら
れた量だけ垂直方向にパンするために、上記ビデオ信号
の上記垂直同期成分に対して位相シフトされた垂直リセ
ット信号を生成する手段と、 上記ある動作条件下においても垂直パンの上記予め定め
られた量を維持するために、上記位相シフトを上記垂直
走査期間の上記測定された長さに応じて調整するための
手段と、 を備えたテレビジョン装置。 - 【請求項２】 画像を表し、ある動作条件下では、１フ
ィールド当たりの水平ライン数が標準の水平ライン数と
異なることもある水平ラインからなるフィールドを画定
する垂直同期成分を有するビデオ信号を表示するための
手段と、 上記フィールドの各々における水平ラインの数を測定す
る手段と、 上記画像を上記ビデオ信号表示手段上で垂直方向にパン
するために、ある選択された水平ライン数だけ上記ビデ
オ信号の上記垂直同期成分に対してシフトされた垂直リ
セット信号を発生するパン手段と、 上記ある動作条件下においても選択された水平ライン数
の上記垂直パンを維持するために、上記測定された上記
フィールドの長さに応じて上記選択された水平ラインの
数を調整するための手段と、 を備えたテレビジョン装置。 - 【請求項３】 画像を表すビデオ信号を表示する手段
と、 上記画像を上記ビデオ信号表示手段上で垂直方向にパン
するために、上記ビデオ信号の垂直同期成分に対して位
相シフトされた垂直リセット信号を生成する手段と、 上記ビデオ信号の走査期間の変化する長さに応じて上記
位相シフトを調整する手段と、 を備えたテレビジョン装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/911,648 US5294987A (en) | 1992-07-10 | 1992-07-10 | Field to field vertical panning system |
| US911648 | 1992-07-10 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001162287A Division JP3768414B2 (ja) | 1992-07-10 | 2001-05-30 | 画像を垂直方向にパンする方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06105177A true JPH06105177A (ja) | 1994-04-15 |
| JP3384842B2 JP3384842B2 (ja) | 2003-03-10 |
Family
ID=25430638
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19534793A Expired - Fee Related JP3384842B2 (ja) | 1992-07-10 | 1993-07-12 | テレビジョン装置 |
| JP2001162287A Expired - Fee Related JP3768414B2 (ja) | 1992-07-10 | 2001-05-30 | 画像を垂直方向にパンする方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001162287A Expired - Fee Related JP3768414B2 (ja) | 1992-07-10 | 2001-05-30 | 画像を垂直方向にパンする方法 |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US5294987A (ja) |
| EP (1) | EP0578162B1 (ja) |
| JP (2) | JP3384842B2 (ja) |
| KR (1) | KR0181975B1 (ja) |
| CN (1) | CN1050024C (ja) |
| DE (1) | DE69321527T2 (ja) |
| ES (1) | ES2121902T3 (ja) |
| MX (1) | MX9304157A (ja) |
| MY (1) | MY107772A (ja) |
| SG (1) | SG76453A1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9508289D0 (en) * | 1995-04-24 | 1995-06-14 | Rca Thomson Licensing Corp | Deflection circuits for changing display format on wide screen picture tubes |
| US5838327A (en) * | 1996-11-01 | 1998-11-17 | Woo Bo Electronics Co., Ltd. | Controller for converting digital plane image data to virtual three-dimensional image data |
| KR100331460B1 (ko) * | 1999-05-04 | 2002-04-09 | 김형섭 | 호떡 제조기 |
| JP2001100710A (ja) * | 1999-07-23 | 2001-04-13 | Seiko Epson Corp | 電気光学装置、その駆動方法、その走査線駆動回路および電子機器 |
| JP2004356939A (ja) * | 2003-05-29 | 2004-12-16 | Fujitsu Component Ltd | 遠隔ユニット及び遠隔システム |
| JP3968587B2 (ja) * | 2004-03-30 | 2007-08-29 | 船井電機株式会社 | 液晶テレビジョン、バックライト制御装置およびバックライト制御方法 |
| JP5506180B2 (ja) * | 2007-11-21 | 2014-05-28 | 富士通テン株式会社 | 映像信号処理装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5068411A (ja) * | 1973-10-17 | 1975-06-07 | ||
| JPH043662A (ja) * | 1990-04-20 | 1992-01-08 | Matsushita Electric Ind Co Ltd | 垂直シフト回路 |
| JPH0420175A (ja) * | 1990-05-15 | 1992-01-23 | Matsushita Electric Ind Co Ltd | 垂直画面位置制御装置 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1547598A (en) * | 1975-07-29 | 1979-06-20 | Seiko Instr & Electronics | Combined electronic timepieces and television receivers |
| JPS5341922A (en) * | 1976-09-29 | 1978-04-15 | Toshiba Corp | Vertical deflection device |
| JPS6011875B2 (ja) * | 1977-08-17 | 1985-03-28 | 日本電気株式会社 | クロマキ−トラツキング装置 |
| US4249213A (en) * | 1978-09-14 | 1981-02-03 | Hitachi, Ltd. | Picture-in-picture television receiver |
| JPS56119579A (en) * | 1980-02-25 | 1981-09-19 | Sony Corp | Digital type vertical synchronizing circuit |
| GB2132846A (en) * | 1982-12-22 | 1984-07-11 | Philips Electronic Associated | Television transmission system |
| GB8422548D0 (en) * | 1984-09-06 | 1984-10-10 | Rediffusion Simulation Ltd | Field blanking pulse modifier |
| JPH0712206B2 (ja) * | 1984-10-01 | 1995-02-08 | 日本放送協会 | 映像信号処理用基本装置 |
| US4746981A (en) * | 1986-06-16 | 1988-05-24 | Imtech International, Inc. | Multiple screen digital video display |
| JPS63282790A (ja) * | 1987-02-14 | 1988-11-18 | 株式会社リコー | 表示制御装置 |
| US4821086A (en) * | 1987-10-28 | 1989-04-11 | Rca Licensing Corporation | TV receiver having in-memory switching signal |
| EP0318986B1 (en) * | 1987-11-30 | 1996-03-06 | Nec Corporation | Apparatus for generating a picture signal at precise horizontal position |
| JPH02162874A (ja) * | 1988-12-15 | 1990-06-22 | Canon Inc | 投写型テレビジョン装置 |
| GB9012326D0 (en) * | 1990-06-01 | 1990-07-18 | Thomson Consumer Electronics | Wide screen television |
-
1992
- 1992-07-10 US US07/911,648 patent/US5294987A/en not_active Expired - Lifetime
-
1993
- 1993-06-30 MY MYPI93001279A patent/MY107772A/en unknown
- 1993-07-05 SG SG1996002322A patent/SG76453A1/en unknown
- 1993-07-05 ES ES93110697T patent/ES2121902T3/es not_active Expired - Lifetime
- 1993-07-05 DE DE69321527T patent/DE69321527T2/de not_active Expired - Lifetime
- 1993-07-05 EP EP93110697A patent/EP0578162B1/en not_active Expired - Lifetime
- 1993-07-09 CN CN93108594A patent/CN1050024C/zh not_active Expired - Fee Related
- 1993-07-09 KR KR1019930012902A patent/KR0181975B1/ko not_active IP Right Cessation
- 1993-07-09 MX MX9304157A patent/MX9304157A/es active IP Right Grant
- 1993-07-12 JP JP19534793A patent/JP3384842B2/ja not_active Expired - Fee Related
-
2001
- 2001-05-30 JP JP2001162287A patent/JP3768414B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5068411A (ja) * | 1973-10-17 | 1975-06-07 | ||
| JPH043662A (ja) * | 1990-04-20 | 1992-01-08 | Matsushita Electric Ind Co Ltd | 垂直シフト回路 |
| JPH0420175A (ja) * | 1990-05-15 | 1992-01-23 | Matsushita Electric Ind Co Ltd | 垂直画面位置制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3384842B2 (ja) | 2003-03-10 |
| MX9304157A (es) | 1995-01-31 |
| ES2121902T3 (es) | 1998-12-16 |
| US5294987A (en) | 1994-03-15 |
| CN1085714A (zh) | 1994-04-20 |
| CN1050024C (zh) | 2000-03-01 |
| MY107772A (en) | 1996-06-15 |
| KR940003359A (ko) | 1994-02-21 |
| JP2002027279A (ja) | 2002-01-25 |
| JP3768414B2 (ja) | 2006-04-19 |
| KR0181975B1 (ko) | 1999-05-01 |
| DE69321527T2 (de) | 1999-03-11 |
| EP0578162A1 (en) | 1994-01-12 |
| EP0578162B1 (en) | 1998-10-14 |
| SG76453A1 (en) | 2000-11-21 |
| DE69321527D1 (de) | 1998-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0183367B1 (ko) | 기록/판독 포인터 제어 장치를 구비한 필드 동기화 시스템 | |
| US5249049A (en) | Managing letterbox displays | |
| US5309234A (en) | Adaptive letterbox detector | |
| US5576769A (en) | Automatic synchronization switch for side-by-side displays | |
| KR100191408B1 (ko) | 수직 리세트 발생 시스템 | |
| JP3703544B2 (ja) | インターレース形ビデオの垂直パン装置 | |
| JP3384842B2 (ja) | テレビジョン装置 | |
| JP3019126B2 (ja) | テレビジョン装置 | |
| EP0685139B1 (en) | Adaptive letterbox detection | |
| EP0685142B1 (en) | Viedeodisplay control system and method | |
| US6577321B2 (en) | Image display apparatus and display control method | |
| KR100310182B1 (ko) | 레터박스검출기 | |
| JP2964490B2 (ja) | テレビジョン受像機 | |
| JP2844675B2 (ja) | テレビジョン受像機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010130 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071227 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081227 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091227 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101227 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |