JP3091700B2 - テレビジョン受像機 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、複数のテレビジ
ョン信号を切り換えて表示できるようにしたノンインタ
ーレーステレビジョン受像機に関する。

【０００２】

【従来の技術】近年のディジタル技術の発展はめざまし
く、ＩＤＴＶ（Ｉｍｐｒｏｖｅｄ Ｄｅｆｉｎｉｔｉｏ
ｎ ＴＶ）、ＥＤＴＶ（Ｅｘｔｅｎｄｉｄ Ｄｅｆｉｎ
ｉｔｉｏｎ ＴＶ）等の多くの高精細テレビジョン受像
機（以下、「高精細テレビ」という）が提案されてい
る。

【０００３】この高精細テレビにおいては、例えば、５
２５／２９．９７／５９．９４／２：１信号（１フレー
ムの走査線数が５２５本、フレーム周波数が２９．９７
Ｈｚ、フィールド周波数が５９．９４Ｈｚである２：１
インターレース信号）を、５２５／５９．９４／５９．
９４／１：１信号（１フレームの走査線数が５２５本、
フレーム周波数が５９．９４Ｈｚであるノンインターレ
ース信号）に変換して表示するものである。（例えば、
日経エレクトロニクス１９８６年９月８日号、”次期家
電の柱として期待の高まるディジタル技術を使った高解
像度テレビ”などを参照） 高精細テレビでは、ラインフリッカやラインスクロール
等の妨害による画質劣化を改善するため、ノンインター
レース表示が行なわれる。

【０００４】このノンインターレース表示をするため、
例えば動き適応型の走査線補間処理によって補間走査線
信号が形成され、この補間走査線信号が主走査線信号の
間に挿入されてノンインターレース方式の映像信号が形
成される。

【０００５】例えば、静止画では、前後フィールドの主
走査線信号の平均値が補間走査線信号とされ、一方、動
画では、前後フィールドの信号では時間差が大きく利用
できないため、上下ラインの主走査線信号の平均値が補
間走査線信号とされる。

【０００６】図１４は、上述したようにノンインターレ
ース表示が行なわれる高精細テレビの一例の構成を示し
ている。

【０００７】同図において、入力端子１に供給される、
例えばＮＴＳＣ方式のカラー映像信号ＳＶはＡ／Ｄ変換
器２でディジタル信号に変換されたのち動き適応型のＹ
／Ｃ分離回路（輝度信号／色信号分離回路）３に供給さ
れる。

【０００８】このＹ／Ｃ分離回路３では、１水平期間
（１Ｈ）前の信号を用いてライン間処理によるＹ／Ｃ分
離が行なわれると共に、１フレーム期間前の信号を用い
てフレーム間処理によるＹ／Ｃ分離が行なわれる。

【０００９】Ａ／Ｄ変換器２の出力信号は動き検出回路
４に供給される。この動き検出回路４では、例えば１フ
レーム間差信号から動き情報Ｋが形成される。この動き
情報Ｋは、例えば静止画部分では高レベル“１”とな
り、動画部分では低レベル“０”となる。

【００１０】動き検出回路４からの動き情報ＫはＹ／Ｃ
分離回路３に供給され、このＹ／Ｃ分離回路３からは、
動き情報Ｋが高レベル“１”のときにはフレーム間処理
によって分離された輝度信号Ｙおよび色信号Ｃが出力さ
れ、一方、動き情報Ｋが低レベル“０”のときにはライ
ン間処理によって分離された輝度信号Ｙおよび色信号Ｃ
が出力される。

【００１１】Ｙ／Ｃ分離回路３より出力される輝度信号
Ｙは主補信号形成回路５に供給され、この輝度信号Ｙの
主走査線信号より補間走査線信号が形成される。この場
合、フィールド内処理およびフィールド間処理によって
補間走査線信号が形成される。フィールド内処理では、
例えば同一フィールドの上下ラインの主走査線信号の平
均値が補間走査線信号とされ、一方、フィールド間処理
では、例えば前後フィールドの同じ垂直位置にある主走
査線信号の平均値が補間走査線信号とされる。

【００１２】図１５は、このような主補信号形成回路５
を示している。この図１５は輝度信号Ｙに係る部分のみ
を示している。

【００１３】同図において、Ｙ／Ｃ分離回路３からの輝
度信号Ｙは、遅延時間が１フィールド期間（２６２水平
期間）の遅延素子を構成するフィールドメモリ５１、遅
延時間が１水平期間の遅延素子を構成するラインメモリ
５２および遅延時間が１フィールド期間（２６２水平期
間）の遅延素子を構成するフィールドメモリ５３の直列
回路に供給される。

【００１４】フィールドメモリ５１およびラインメモリ
５２の出力信号は加算器５４で加算平均され、その加算
平均信号はフィールド内処理による補間走査線信号とし
て切換スイッチ５５のｍ側の固定端子に供給される。

【００１５】Ｙ／Ｃ分離回路３からの輝度信号Ｙおよび
フィールドメモリ５３の出力信号は加算器５６で加算平
均され、その加算平均信号はフィールド間処理による補
間走査線信号として切換スイッチ５５のｓ側の固定端子
に供給される。

【００１６】切換スイッチ５５には、動き検出回路４よ
り動き情報Ｋが供給され、動き情報Ｋが高レベル“１”
となる静止画部分ではｓ側に接続され、一方、動き情報
Ｋが低レベル“０”となる動画部分ではｍ側に接続され
る。すなわち、動き情報Ｋが高レベル“１”のときには
フィールド間処理によって形成された補間走査線信号が
選択され、一方、動き情報Ｋが低レベル“０”のときに
はフィールド内処理によって形成された補間走査線信号
が選択される。

【００１７】そして、切換スイッチ５５の出力信号は補
間走査線信号Ｙｉとして出力される。なお、フィールド
メモリ５１の出力信号が主走査線信号Ｙｒとして出力さ
れる。

【００１８】図１４に戻って、Ｙ／Ｃ分離回路３より出
力される色信号Ｃは色復調回路６に供給される。この色
復調回路６より出力される赤色差信号Ｒ−Ｙ、青色差信
号Ｂ−Ｙは主補信号形成回路５に供給され、これら色差
信号の点順次信号Ｒ−Ｙ／Ｂ−Ｙが形成される。

【００１９】主補信号形成回路５より出力される信号Ｙ
ｒ、ＹｉおよびＲ−Ｙ／Ｂ−Ｙは順次走査変換回路７に
供給される。順次走査変換回路７では、主走査線信号Ｙ
ｒおよび補間走査線信号Ｙｉを用いて順次走査変換処理
が行なわれる。

【００２０】つまり、補間走査線信号Ｙｉが主走査線信
号Ｙｒの間に挿入され、水平期間がＨ／２とされた順次
走査方式（５２５本／フィールド）の輝度信号Ｙ′が形
成される。

【００２１】また、順次走査変換回路７では、点順次信
号Ｒ−Ｙ／Ｂ−Ｙより赤色差信号Ｒ−Ｙ、青色差信号Ｂ
−Ｙが分離され、それぞれにおいて同一走査線信号が２
回連続され、水平期間がＨ／２とされた順次走査方式の
色差信号Ｒ′−Ｙ′，Ｂ′−Ｙ′が形成される。

【００２２】この場合、あるフィールド、例えば奇数フ
ィールドでは、図１６Ａに示すように、１番目の走査線
の信号は主走査線信号となり、この主走査線信号と同時
に主補信号形成回路５より出力される補間走査線信号は
２番目の走査線の信号となる。また、３番目の走査線の
信号は主走査線信号となり、この主走査線信号と同時に
主補信号形成回路５より出力される補間走査線信号は４
番目の走査線の信号となる。以下、この手順が繰り返さ
れる。

【００２３】次のフィールド、例えば偶数フィールドで
は、図１６Ｂに示すように、１番目の走査線の信号は、
前のフィールドの５２５番目の走査線の信号となる主走
査線信号と同時に主補信号形成回路５より出力される補
間走査線信号となる。

【００２４】また、２番目の走査線の信号は主走査線信
号となり、この主走査線信号と同時に主補信号形成回路
５より出力される補間走査線信号は３番目の走査線の信
号となる。また、４番目の走査線の信号は主走査線信号
となり、この主走査線信号と同時に主補信号形成回路５
より出力される補間走査線信号は５番目の走査線の信号
となる。以下、この手順が繰り返される。

【００２５】順次走査変換回路７からの輝度信号Ｙ′、
色差信号Ｒ′−Ｙ′，Ｂ′−Ｙ′はマトリックス回路８
に供給され、このマトリックス回路８より出力される順
次走査方式の赤，緑，青の原色信号Ｒ′，Ｇ′，Ｂ′は
Ｄ／Ａ変換器９でアナログ信号とされたのちカラー受像
管１０に供給される。

【００２６】また、入力端子１に供給される映像信号Ｓ
Ｖは同期分離回路１１に供給され、水平同期信号ＰＨお
よび垂直同期信号ＰＶが分離され、これら同期信号Ｐ
Ｈ，ＰＶは偏向回路１２に供給される。受像管１０の水
平および垂直の偏向制御は、この偏向回路１２によって
行なわれ、受像管１０の画面上にはノンインターレース
方式の画像が表示される。

【００２７】このように高精細テレビでは、例えば、５
２５／２９．９７／５９．９４／２：１信号を５２５／
５９．９４／５９．９４／１：１信号に変換して表示す
る機能を有している。

【００２８】ところで、このような高精細テレビにおい
て、複数のテレビジョン信号を切り換えて表示させたい
という要求がある。

【００２９】以下、複数のテレビジョン信号を切り換え
る最も一般的な例として、２つのテレビジョン信号を切
り換えて表示する場合について述べる。

【００３０】図１７に示す方法は、高精細テレビに供給
するテレビジョン信号を切り換える方法である。この方
法は、高精細テレビに２つのテレビジョン信号を切り換
えて表示させる場合のもっとも基本的な方法である。

【００３１】同図において、入力端子２１および２２に
供給される第１および第２のテレビジョン信号ＳＶ１お
よびＳＶ２は、それぞれ切換スイッチ２３のａ側および
ｂ側の固定端子に供給される。そして、この切換スイッ
チ２３で選択されるテレビジョン信号は高精細テレビ２
４に供給される。

【００３２】

【発明が解決しようとする課題】ところで、図１７にお
ける切り換えには、いずれかのテレビジョン信号の同期
タイミングなどで高速に切り換える場合も含まれる。

【００３３】２つのテレビジョン信号を高速に切り換え
る場合の例として、２画面テレビがある。図１９は、図
１７例の接続法に係る２画面テレビの構成例である。

【００３４】同図において、入力端子２１に供給される
第１のテレビジョン信号ＳＶ１は親画面用映像信号とし
て切換スイッチ２３のａ側の固定端子に供給される。

【００３５】また、入力端子２２に供給される第２のテ
レビジョン信号ＳＶ２は２画面プロセッサ２５に供給さ
れる。

【００３６】２画面プロセッサ２５では、例えば、５２
５／２９．９７／５９．９４／２：１信号から、１６０
／２９．９７／５９．９４／２：１信号（１フレームの
走査線数が１６０本、フレーム周波数２９．９７Ｈｚ、
フィールド周波数が５９．９４Ｈｚである２：１インタ
ーレース信号）といった子画面用映像信号が形成され
る。（例えば、日経エレクトロニクス １９８０年４月
１４日号などを参照）すなわち、親画面用映像信号と子
画面用の映像信号の時間差を吸収するための画像メモリ
を備え、走査線数を間引いた子画面用映像信号をその同
期にしたがって画像メモリに書き込み、親画面用映像信
号の同期にしたがって読み出すように構成されている。

【００３７】２画面プロセッサ２５からの子画面用映像
信号は切換スイッチ２３のｂ側の固定端子に供給され
る。

【００３８】切換スイッチ２３は、親画面用映像信号の
同期にしたがって切り換えられ、この切換スイッチ２３
からは親画面用映像信号に子画面用映像信号の挿入され
た２画面テレビ用映像信号が出力される。

【００３９】そして、この２画面テレビ用映像信号が高
精細テレビ２４に供給されて、親画面の所定位置に子画
面が表示される。

【００４０】ところで、図１９例のように接続して２画
面テレビを構成すると、５２５／２９．９７／５９．９
４／２：１信号が、いったん１６０／２９．９７／５
９．９４／２：１信号といった子画面映像信号に変換さ
れたのち高精細テレビに入力され、この高精細テレビで
１６０／５９．９４／５９．９４／１：１信号（１フレ
ームの走査線数が１６０本、フレーム周波数５９．９４
Ｈｚのノンインターレース信号）に再度変換される。

【００４１】最初の変換過程を情報量の変化という面か
ら説明する。

【００４２】図２０は、縦軸に垂直空間周波数、横軸に
時間周波数をとった時空間周波数平面であり、同図の斜
線領域は、５２５／５９．９４／５９．９４／１：１信
号を表示をする高精細テレビの通過帯域を示している。
この帯域内にある情報が高精細テレビによって表示され
る。（例えば、テレビジョン学会誌、１９８６年５月、
ｐｐ．３５７−３６５、”ＥＤＴＶ、ＩＤＴＶにおける
信号処理”吹抜などを参照） 図２１で斜線領域は、５２５／２９．９７／５９．９４
／２：１信号の情報が存在する帯域を示している。

【００４３】ところで、５２５／２９．９７／５９．９
４／２：１信号を１６０／２９．９７／５９．９４／
２：１信号に変換する図１９例の２画面プロセッサ２５
は、図２２の斜線領域の通過帯域を有する。同図には、
図２１に斜線で示した５２５／２９．９７／５９．９４
／２：１信号の情報が存在する帯域を点線で示した。こ
のように２画面プロセッサ２５では、５２５／２９．９
７／５９．９４／２：１信号のうち、領域で示す大部
分の情報が削除される。

【００４４】このように大きく情報の削除された信号
を、図２０の通過帯域を有する高精細テレビに入力した
としても、図２２に斜線で示した領域の情報しか表示さ
れず、高画質の子画面を表示することができない。

【００４５】このように、図１７例の接続法に係る２画
面テレビの構成では、大きく情報の削除された信号を高
精細テレビに入力して子画面を表示するので、子画面の
画質は大きく劣化する。

【００４６】このような問題は、２画面処理に限って発
生するわけではない。図１７例のように接続する限り、
高精細テレビの入力端でテレビジョン信号に何らかの信
号処理を施そうとすると、必ず情報が削減されてしま
う。

【００４７】もちろん、２つのテレビジョン信号に限る
こともなく、多くのテレビジョン信号を扱う場合でも同
様である。

【００４８】以上説明したように、図１７例の構成で
は、複数のテレビジョン信号を切り換えて表示できる高
画質の高精細テレビを構成することが難しかった。

【００４９】この発明の目的は、上述したような欠点の
ないテレビジョン受像機を提供することにある。

【００５０】

【課題を解決するための手段】この発明は、第１のテレ
ビジョン信号をノンインターレース変換する第１の信号
処理回路と、第２のテレビジョン信号をノンインターレ
ース変換する第２の信号処理回路と、前記第２の信号処
理回路の出力信号を前記第１のテレビジョン信号のタイ
ムベースに同期させるタイムベース変換回路と、前記第
１の信号処理回路の出力と前記タイムベース変換回路の
出力を切り替える切り替えスイッチを有するテレビジョ
ン受像機であって、 前記第２の信号処理回路は、複数
のフィールドメモリと、前記第２のテレビジョン信号を
複数の走査線にわたって加重平均する複数の加重平均手
段と、前記複数の加重平均手段の出力のうち一つを選択
する選択手段と、前記複数のフィールドメモリに前記選
択手段によって選択された信号をノンインターレース状
に書き込む書き込み手段とで構成され、前記タイムベー
ス変換回路は、前記フィールドメモリにノンインターレ
ース状に書き込まれた前記第２のテレビジョン信号を前
記第１の映像信号に同期して読み出すように制御する読
み出し制御手段で構成されている。

【００５１】上述したように、高精細テレビの入力端で
テレビジョン信号に何らかの信号処理を施そうとする
と、必ず情報が削減され、切り換えた後に表示される画
像に画質劣化を生ずる。

【００５２】この発明の構成によれば、動き適応Ｙ／Ｃ
分離回路、主補信号形成回路、走査変換回路等の高精細
テレビの重要な信号処理部を複数組有するため、それぞ
れにおいて最適な信号処理が行なわれるため、処理過程
で削減される情報を少なくし得る。

【００５３】例えば、２画面テレビの通過帯域の例で
は、上述構成にすることにより、出力信号は１６０／５
９．９４／５９．９４．１：１信号（１フレームの走査
線数が１６０本、フレーム周波が５９．９４Ｈｚである
ノンインターレース信号）とすることができる。この処
理に係る通過帯域は、図２３に斜線で示すようになり、
図２２に示したものに比べ領域 の部分が増加して、約
２倍の情報量となる。

【００５４】なお、５２５／２９．９７／５９．９４／
２：１信号の情報が存在する領域を考慮すると、この処
理によって通過する情報は、図２４に斜線で示すように
なる。

【００５５】このように、この発明の構成によれば、削
減される情報量を最少にし得る。

【００５６】

【発明の実施の形態】以下、図１を参照しながら、この
発明の一実施例について説明する。本例は、親画面用映
像信号と子画面用映像信号とを切り換えて表示する２画
面テレビの例である。この図１において、図１４と対応
する部分には同一符号を付し、その詳細説明は省略す
る。

【００５７】同図において、入力端子１に供給されるテ
レビジョン信号は、図１４例と同様の処理がされ、主補
信号形成回路５より輝度信号の主走査線信号Ｙｒ、補間
走査線信号Ｙｉおよび色差信号の点順次信号Ｒ−Ｙ／Ｂ
−Ｙが出力される。これらの信号Ｙｒ、ＹｉおよびＲ−
Ｙ／Ｂ−Ｙは親画面用映像信号として切換スイッチ１３
のｍ側の固定端子に供給される。

【００５８】また、入力端子１４に供給される、例えば
ＮＴＳＣ方式のカラー映像信号ＳＶｓは２画面テレビ信
号処理部１５に供給される。この信号処理部１５より出
力される輝度信号の主走査線信号ｙｒ、補間走査線信号
ｙｉおよび色差信号の点順次信号ｒ−ｙ／ｂ−ｙが出力
される。これらの信号ｙｒ、ｙｉおよびｒ−ｙ／ｂ−ｙ
は子画面用映像信号として切換スイッチ１３のｓ側の固
定端子に供給される。

【００５９】切換スイッチ１３の切り換えは、信号処理
部１５より出力される切換制御信号ＳＷによって制御さ
れる。即ち、切換スイッチ１３は、子画面を表示すべき
期間ではｓ側に接続され、一方親画面を表示すべき期間
ではｍ側に接続される。このように、切換スイッチ１３
は、子画面の表示期間でのみｓ側に接続されるので、親
画面用映像信号に子画面用映像信号が挿入されるように
なる。

【００６０】そして、この切換スイッチ１３の出力信号
は順次走査変換回路７に供給されて、以下図１４例と同
様の処理がなされ、受像管１０の画面上には、親画面の
所定位置に子画面が挿入された画像がノンインターレー
ス表示される。

【００６１】図２は信号処理部１５の具体構成を示すも
のである。

【００６２】同図において、入力端子１５１には映像信
号ＳＶｓが供給される。この映像信号ＳＶｓはＡ／Ｄ変
換器１５２でディジタル信号に変換されたのちＹ／Ｃ分
離回路１５３に供給される。Ｙ／Ｃ分離回路１５３で分
離される輝度信号Ｙは間引き回路１５４に供給される。

【００６３】Ｙ／Ｃ分離回路１５３で分離される色信号
Ｃは色復調回路１５５で復調され、この色復調回路１５
５からは赤色差信号Ｒ−Ｙおよび青色差信号Ｂ−Ｙの点
順次信号Ｒ−Ｙ／Ｂ−Ｙが出力され、この点順次信号Ｒ
−Ｙ／Ｂ−Ｙは間引き回路１５４に供給される。この間
引き回路１５４の動作は間引き制御回路１５６によって
制御される。

【００６４】そして、間引き回路１５４の出力信号は、
例えばＲＡＭで構成されるフレームメモリ１５７に書き
込み信号として供給される。このフレームメモリ１５７
における書き込み動作は、書き込み制御回路１５８によ
って制御される。

【００６５】また、入力端子１５１に供給される映像信
号ＳＶｓは同期分離回路１５９に供給され、この分離回
路１５９で分離される垂直同期信号ＷＶＤおよび水平同
期信号ＷＨＤは間引き制御回路１５６、書き込み制御回
路１５８に供給される。

【００６６】また、１６０は、例えばＰＬＬ回路をもっ
て構成される書き込みクロック発生回路であり、この発
生回路１６０より出力されるクロックＷＣＫはＡ／Ｄ変
換器１５２、Ｙ／Ｃ分離回路１５３、色復調回路１５
５、間引き回路１５４、間引き制御回路１５６、フレー
ムメモリ１５７、書き込み制御回路１５８に供給され
る。

【００６７】上述した間引き回路１５４では、親画面に
対する子画面の表示面積比に応じて垂直方向のサンプル
レートの低減が行なわれる。この場合、走査線が間引か
れる。なお、サンプルレートを低減する際には、予め低
減したレートに応じたローパスフィルタが挿入され、ナ
イキスト周波数以上の信号成分が存在しないようにされ
る。

【００６８】間引き回路１５４では、上述したサンプル
レートの低減処理の他に、走査線信号を補間してノンイ
ンターレース信号を形成する処理を行い、フレームメモ
リ１５７に書き込む信号が作成される。この処理は輝度
信号Ｙおよび点順次信号Ｒ−Ｙ／Ｂ−Ｙのそれぞれに対
して行なわれる。

【００６９】ところで、図３Ａはインターレース信号の
各フィールドｆ１，ｆ２，・・・ごとの走査線位置を示
している。同図において、「○」印は走査線を表してお
り、フィールドごとにその位置が垂直方向に１ライン分
ずれている。同図Ｂはノンインターレース信号の各フィ
ールドごとの走査線位置を示している。同図において、
「○」印、「×」印は走査線を表しており、「○」印は
インターレース信号に対応した走査線であり、「×」印
はインターレース信号から補間された走査線であり、全
てのフィールドで同じ位置に走査線が存在する。

【００７０】なお、図３において、横軸はフィールド周
期を単位とした時間方向を、縦軸は走査線間隔を単位と
した垂直方向を示している。

【００７１】次に、サンプルレートの低減処理およびノ
ンインターレース信号の形成処理について説明する。以
下では、子画面の表示面積比が１／９の場合を例にとっ
て説明する。

【００７２】映像信号ＳＶｓの１フィールドのライン数
を、便宜上ｌｎ本とすると、フレームメモリ１５７に書
き込まれるべきノンインターレース信号の１フィールド
のライン数は、 ｌｎ÷３×２＝２ｌｎ／３［本］ となる。ここで、「÷３」は表示面積比が１／９である
ので、子画面の垂直方向の画面高が１／３となること
を、「×２」はノンインターレース化によって走査線数
が２倍となることを表している。

【００７３】このように、フレームメモリ１５７に書き
込まれるべき１フィールドのライン数は、映像信号ＳＶ
ｓの１フィールドのライン数の２／３となるので、映像
信号ＳＶｓの１フレームのライン数に応じて、次のよう
に走査変換される。

【００７４】図４Ａは映像信号ＳＶｓを示しており、
「○」印は入力信号の走査線である。また、同図Ｂは走
査変換されてフレームメモリ１５７に書き込まれるノン
インターレース信号を示しており、「×」印は走査線で
ある。この場合、ノンインターレース信号の各走査線信
号は、すべて映像信号ＳＶｓの複数の走査線信号より演
算されて形成される。

【００７５】例えば、映像信号ＳＶｓの１フレームのラ
イン数が６ｋ＋３本（５２５本など）である場合には、
垂直同期信号ＷＶＤを１／２分周して得られるフレーム
パルスを基準にして、各フレーム期間で３ラインごとに
制御が繰り返されてノンインターレース信号の走査線信
号が形成される。

【００７６】例えば、各フレーム期間で３ラインごと
に、以下の制御が繰り返される。

【００７７】すなわち、フレームパルスから３ｎ＋０
（０，３，６，・・・）番目のラインでは、図５Ａに破
線で囲んで示した現在の走査線信号および１ライン前の
走査線信号が、それぞれ１／２の割合で加算されてノン
インターレース信号の走査線信号が形成される。

【００７８】また、３ｎ＋１（１，４，７，・・・）番
目のラインでは、ノンインターレース信号の走査線信号
は形成されない。

【００７９】また、３ｎ＋２（２，５，８，・・・）番
目のラインでは、同図Ａに実線で囲んで示した現在の走
査線信号、１ライン前の走査線信号および２ライン前の
走査線信号が、それぞれ１／４、１／２および１／４の
割合で加算されてノンインターレース信号の走査線信号
が形成される。

【００８０】なお、同図Ａにおいて、「ｘ（ｘ＝０〜１
４）」は走査線である。

【００８１】また、同図Ｂは以上の制御が繰り返されて
形成されたノンインターレース信号を示しており、
「×」印は走査線である。この場合、各走査線の垂直方
向の位置を同図Ａに揃えて書くことで、各走査線の位置
が映像信号ＳＶｓではどの位置に対応するかを分かり易
くしている。

【００８２】つまり、ノンインターレース信号のｌ１の
走査線は映像信号ＳＶｓのｌ２の位置に、ノンインター
レース信号のｌ２の走査線は映像信号ＳＶｓのｌ３′の
位置に、以下同様の位置に対応するように演算処理がさ
れてノンインターレース信号が形成される。

【００８３】ところで、上述したようにフレームパルス
を基準としているが、フレームパルスの位相が反転する
場合には、図６Ａに示すように処理が行なわれ、同図Ｂ
に示すように、ノンインターレース信号が形成される。
この場合、ノンインターレース信号のｌ１の走査線は、
映像信号ＳＶｓのｌ１の位置に、ノンインターレース信
号のｌ２の走査線は、映像信号ＳＶｓのｌ２′の位置
に、以下同様の位置に対応するようになり、図５例の場
合に比べて２ライン分ずつずれるが、各フィールドごと
の走査線位置は一定しており、同様にノンインターレー
ス信号が形成される。

【００８４】なお、図４〜図６では映像信号ＳＶｓの走
査線数を１５本として説明したが、例えば５２５本、６
２７本、１１２５本など、一般に走査線数が６ｋ＋３本
の場合には同様にしてノンインターレース信号が形成さ
れる。

【００８５】図７は、間引き回路１５４および間引き制
御回路１５６の具体構成例を示すものである。

【００８６】同図において、Ｙ／Ｃ分離回路１５３から
得られた輝度信号Ｙは１水平期間の遅延時間を有する遅
延素子を構成するラインメモリ５３１および５３２の直
列回路に供給される。ラインメモリ５３１および５３２
の出力信号は加算器５３３に供給されて、それぞれ１／
２の割合で加算されたのち切換スイッチ５３４のｃ側の
固定端子に供給される。また、Ｙ／Ｃ分離回路１５３か
らの輝度信号Ｙ、ラインメモリ５３１の出力信号および
ラインメモリ５３２の出力信号は加算器５３５に供給さ
れて、それぞれ１／４、１／２および１／４の割合で加
算されたのち切換スイッチ５３４のｂ側の固定端子に供
給される。

【００８７】さらに、Ｙ／Ｃ分離回路１５３からの輝度
信号Ｙ、およびラインメモリ５３１の出力信号は加算器
５３６に供給されて、それぞれ１／２の割合で加算され
たのち切換スイッチ５３４のａ側の固定端子に供給され
る。

【００８８】なお、図７には、図面の簡単化のため、間
引き回路１５４として輝度信号Ｙに係る部分のみを示し
ている。説明は省略するが、点順次信号Ｒ−Ｙ／Ｂ−Ｙ
に係る部分も同様に構成され、同様の処理が行なわれ
る。

【００８９】また、同期分離回路１５９からの垂直同期
信号ＷＶＤは、例えばＴフリップフロップ、ゲート回路
等で構成されるフレーム順位回路５６１に供給される。
このフレーム順位回路５６１では、垂直同期信号ＷＶＤ
を１／２に分周してフレームパルスＷＦＰが形成され
る。

【００９０】このフレームパルスＷＦＰは、例えばカウ
ンタで構成されるラインタイミング表示回路５６２に供
給されると共に、このタイミング表示回路５６２には同
期分離回路１５９からの水平同期信号ＷＨＤが供給され
る。そして、このタイミング表示回路５６２では、現在
のラインがフレームパルスＷＦＰから数えて何本目であ
るかが計数され、その値を３で割った余りが出力され
る。

【００９１】上述したフレームパルスＷＦＰ、およびタ
イミング表示回路５６２からの余りのデータは、間引き
回路１５４の切換スイッチ５３４に供給される共に、ラ
インアドレス制御回路５６３に供給され、切換スイッチ
５３４の切り換え制御およびフレームメモリ１５７への
書き込みが制御される。

【００９２】この制御は、以下のように行なわれる。

【００９３】フレームパルスＷＦＰから３ｎ＋０番目の
ラインでは切換スイッチ５３４はａ側に接続されると共
に、ラインアドレス制御回路５６３よりインクリメント
信号ＩＮＣが出力されて切換スイッチ５３４の出力信号
がフレームメモリ１５７に書き込まれ、フレームパルス
ＷＦＰから３ｎ＋１番目のラインでは切換スイッチ５３
４は不定とされると共に、ラインアドレス制御回路５６
３よりインクリメント信号ＩＮＣは出力されずフレーム
メモリ１５７への書き込みが禁止され、３ｎ＋２番目の
ラインでは切換スイッチ５３４はｂ側に接続されると共
に、ラインアドレス制御回路５６３よりインクリメント
信号ＩＮＣが出力されて切換スイッチ５３４の出力信号
がフレームメモリ１５７に書き込まれる。

【００９４】ところで、上述の制御では、フレームパル
スの位相に拘らず、良好にノンインターレース信号が形
成される。これは、制御が偶奇、いずれのフィールドか
らはじまっても構わないことを意味している。この結
果、書き込み側での映像信号ＳＶｓのフィールド判定を
行なわなくても、インターレース信号からノンインター
レース信号への変換をすることができる。

【００９５】図２に戻って、間引き回路１５４より出力
される輝度信号Ｙおよび点順次信号Ｒ−Ｙ／Ｂ−Ｙに係
るノンインターレース信号の各走査線信号はフレームメ
モリ１５７に書き込まれる。

【００９６】図８は、書き込み制御回路１５８の具体構
成例を示す図である。

【００９７】同図において、書き込みクロックＷＣＫは
カウンタ５８１に供給され、このカウンタ５８１には同
期分離回路１５９からの水平同期信号ＷＨＤがリセット
信号として供給される。そして、このカウンタ５８１の
カウント出力が水平方向アドレスとしてフレームメモリ
１５７に供給される。

【００９８】また、同期分離回路１５９からの水平同期
信号ＷＨＤはカウンタ５８２にクロックとして供給され
ると共に、このカウンタ５８２には同期分離回路１５９
からの垂直同期信号ＷＶＤがリセット信号として供給さ
れる。また、このカウンタ５８２には間引き制御回路１
５６からのインクリメント信号ＩＮＣがカウンタイネー
ブル信号として供給される。

【００９９】そして、カウンタ５８２のカウント出力の
ＭＳＢ−１〜ＬＳＢはラインアドレス（垂直方向アドレ
ス）のＭＳＢ−１〜ＬＳＢとしてフレームメモリ１５７
に供給される。

【０１００】また、カウンタ５８２のカウント出力のＭ
ＳＢはエクスクルーシブオア回路５８３の一方の入力端
子に供給され、このエクスクルーシブオア回路５８３の
他方の入力端子には追い越し判定回路１６１からの反転
信号ＩＮＶが供給される。そして、このエクスクルーシ
ブオア回路５８３の出力信号がラインアドレスのＭＳＢ
としてフレームメモリ１５７に供給される。

【０１０１】この場合、追い越し制御回路１６１より反
転信号ＩＮＶが供給されると、エクスクルーシブオア回
路５８３の出力信号、したがってラインアドレスのＭＳ
Ｂの状態が反転し、これにより書き込み側のフィールド
が反転される。また、間引き制御回路１５６よりインク
リメント信号ＩＮＣが供給されると、カウンタ５８２は
カウント可能な状態となってラインアドレスがインクリ
メントされる。このとき、フレームメモリ１５７に書き
込みイネーブル信号ＷＥが供給されるので、フレームメ
モリ１５７は書き込み可能な状態となる。

【０１０２】また、カウンタ５８２のカウント出力のＭ
ＳＢは追い越し判定回路１６１に供給され、追い越し判
定回路１６１では、後述するように読み出しラインアド
レスのＭＳＢとの比較から反転信号ＩＮＶが形成され
る。

【０１０３】なお、図８例の書き込み制御回路１５８
は、フレームメモリ１５７を通常のＲＡＭを用いて構成
する場合の例であるが、フレームメモリ１５７はフィー
ルドメモリ専用のＩＣなどを用いて構成してもよく、そ
の場合にはより簡単に構成することができる。

【０１０４】このように書き込み制御回路１５８で形成
される書き込みアドレスによって、フレームメモリ１５
７の各々のフィールド部分には、図９に示すようにノン
インターレース信号が書き込まれる。図９は、簡単のた
め１フィールドのライン数が９本の場合を示している。

【０１０５】次に、このようにフレームメモリ１５７に
書き込まれた輝度信号および点順次色差信号に係るノン
インターレース信号を、どのように読み出すかについて
説明する。同時に、どのようにして主走査線信号と補間
走査線信号を作成するか説明する。

【０１０６】図２において、１６２はＰＬＬ回路等を用
いて構成された読み出しクロック発生回路である。この
クロック発生回路１６２で発生される読み出しクロック
ＲＣＫの周波数は、子画面の水平方向の長さに影響す
る。例えば、ここで述べているように、表示面積比を１
／９にする場合であれば、書き込みクロックＷＣＫの３
倍程度の周波数に設定すればよい。

【０１０７】なお、読み出しクロックＲＣＫは、図１に
おいて、カラー映像信号ＳＶを処理する回路に用いられ
るクロックと同一のものであることが望ましい。

【０１０８】この読み出しクロックＲＣＫは、フレーム
メモリ１５７に供給される。ここにおいて、フレームメ
モリ１５７は、時間軸圧縮手段として動作することにな
る。

【０１０９】また、図１において、同期分離回路１１で
分離された、カラー映像信号ＳＶの垂直同期信号ＰＨお
よび水平同期信号ＰＶがフィールド判定回路１６３に供
給される。このフィールド判定回路１６３では、同期信
号ＰＶ，ＰＨの位相に基づいて親画面用映像信号の偶奇
フィールドの判定が行なわれる。

【０１１０】例えば、水平同期信号ＰＨおよび垂直同期
信号ＰＶの位相が、それぞれ図１０ＡおよびＢに示すよ
うに一致しているフィールドは奇数フィールドと判定さ
れ、一方、水平同期信号ＰＨおよび垂直同期信号ＰＶの
位相が、同図ＣおよびＤに示すように１／２水平期間
（Ｈ／２）だけずれているフィールドは偶数フィールド
と判定される。この場合、図１１に示すように、偶数フ
ィールドの走査線が、奇数フィールドの同一番目の走査
線より上にあるものとする。なお、図１１では、１フレ
ームの走査線数が９本の場合を示している。

【０１１１】このフィールド判定回路１６３からの判定
信号ＦＤは読み出し制御回路１６４に供給される。この
読み出し制御回路１６４には同期信号ＰＶ，ＰＨが供給
されると共に、クロック発生回路１６２からの読み出し
クロックＲＣＫが供給される。そして、これらに基づい
てフレームメモリ１５７の読み出しアドレスが形成さ
れ、フレームメモリ１５７に書き込まれているノンイン
ターレース信号が、親画面用映像信号のインターレース
順位に一致するインターレース信号に変換されて読み出
される。インターレース順位の意味は後述する。

【０１１２】フレームメモリ１５７より読み出される輝
度信号および点順次色差信号に係る子画面用映像信号は
遅延回路１６５に供給される。遅延回路１６５は、子画
面の表示面積比が１／９の場合には、１水平期間の１／
３程度の遅延時間を持つ遅延線で構成される。

【０１１３】輝度信号に係る遅延回路１６５の入力信号
および出力信号は、それぞれ輝度信号の補間走査線信号
ｙｉおよび主走査線信号ｙｒとして出力端子１６６およ
び１６７に供給される。点順次色差信号に係る遅延回路
１６５の出力信号は、点順次信号ｒ−ｙ／ｂ−ｙとして
出力端子１６８に供給される。

【０１１４】これらの信号ｙｉ、ｙｒおよびｒ−ｙ／ｂ
−ｙは、上述したように図１に示す切換スイッチ１３の
ｓ側の固定端子に供給されて、親画面用映像信号Ｙｉ、
ＹｒおよびＲ−Ｙ／Ｂ−Ｙに挿入されたのち順次挿走査
変換回路７に供給される。

【０１１５】ところで、順次走査変換回路７における順
次走査変換は、図１６を用いて説明したように行なわれ
る。ここで、フレームメモリ１５７に書き込まれている
ノンインターレース信号をいかにして親画面用映像信号
のインターレース順位に一致するように読み出すかを説
明する。

【０１１６】ここで、インターレース順位とは、親画面
用映像信号では、あるフィールドの最初の主走査線信号
が、第１番目の走査線に変換されて表示されるのか、第
２番目の走査線に変換されて表示されるのかの区別をい
う。

【０１１７】また、インターレース順位を一致させる操
作とは、親画面用映像信号の第１番目の走査線が主走査
線信号であるフィールドでは子画面用映像信号の第１番
目の走査線も主走査線信号であるように操作し、親画面
用映像信号の第２番目の走査線が主走査線信号であるフ
ィールドでは、子画面用映像信号の第２番目の走査線が
主走査線信号であるように操作することをいう。

【０１１８】さらに、順次走査変換回路７は、図１６Ａ
の変換が奇数フィールドで、また図１６Ｂの変換が偶数
フィールドで、それぞれなされるよう構成されているも
のとする。

【０１１９】フレームメモリ１５７からの信号の読み出
しにおいては、フレームメモリ１５７上には、図９に示
すように、図１１の偶数フィールドの第１番目の走査線
に相当する走査線信号が書き込まれていないことに注意
する必要がある。

【０１２０】すなわち、親画面用映像信号とのインター
レース順位を一致させるためには、子画面用映像信号は
奇数フィールドでは主走査線信号ｙｒ として、図９の
１，３，５，・・・の走査線信号を読み出し、また補間
走査線信号ｙｉ として、２，４，６，・・・の走査線
信号を読み出す必要がある。一方、偶数フィールドでは
主走査線信号ｙｒ として、図９の２，４，６，・・・
の走査線信号を読み出し、また補間走査線信号ｙｉ と
して、３，５，７，・・・の走査線信号を読み出す必要
がある。

【０１２１】つまり、奇数フィールドで最初に読む主走
査線信号ｙｒは図９の１番目の走査線であり、偶数フィ
ールドで最初に読む主走査線信号ｙｒは同図の２目番の
走査線にするよう制御される。

【０１２２】この場合、フレームメモリ１５７にはノン
インターレース信号が２フィールド分書き込まれている
ので、どちらのフィールド部分を親画面用映像信号のど
ちらのフィールドに割り当ててもよい。つまり、フレー
ムメモリ１５７の２つのフィールド部分から、交互に親
画面用映像信号のフィールド判定結果にしたがって、上
述したように信号を読み出すようにすればよい。

【０１２３】ここで、読み出し制御回路１６４の具体構
成例を図１２を用いて説明する。同図において、読み出
しクロック発生回路１６２からの読み出しクロックＲＣ
Ｋはカウンタ６４１に供給される。このカウンタ６４１
には、遅延回路６４２、遅延回路６４３およびオア回路
６４４を介して、水平同期信号ＰＨがリセット信号とし
て供給される。そして、このカウンタ６４１のカウント
出力は水平方向アドレスとしてフレームメモリ１５７に
供給される。

【０１２４】この場合、カウンタ６４１は、子画面水平
位置調整回路６４５で設定した時間だけ遅延された読み
出し開始信号Ｈｓ１と、読み出し開始信号Ｈｓ１をさら
に遅延回路６４３で約１／３水平期間だけ遅延した読み
出し開始信号Ｈｓ２でリセットされる。つまり、これら
２つのリセットタイミングからフレームメモリ１５７の
水平方向の読み出しが開始される。

【０１２５】後述するが、遅延回路６４３で遅延された
読み出し開始信号Ｈｓ２のタイミングが、子画面の水平
方向の表示開始位置となる。

【０１２６】なお、遅延回路６４２の遅延量は、例えば
読み出しクロックＲＣＫの１周期を単位として調整でき
るように構成される。ここで、遅延量が大きくなるほ
ど、例えば子画面の表示位置は右側となる。

【０１２７】また、オア回路６４４の出力信号はカウン
タ６４６にクロックとして供給される。このカウンタ６
４６には垂直同期信号ＰＶが遅延回路６４７を介してロ
ード信号として供給される。

【０１２８】また、フィールド判定回路１６３からのフ
ィールド判定信号ＦＤはカウンタ６４６にロードデータ
のＬＳＢとして供給される。ロードデータのその他のビ
ットは、例えば低レベル“０”とされる。上述せずも、
フィールド判定信号ＦＤは、例えば奇数フィールドのと
きには低レベル“０”とされ、偶数フィールドのときに
は高レベル“１”とされている。そして、カウンタ６４
６のカウント出力はラインアドレス（垂直方向アドレ
ス）のＭＳＢ−１〜ＬＳＢとしてフレームメモリ１５７
に供給される。

【０１２９】また、フィールド判定回路１６３からのフ
ィールド判定信号ＦＤはインバータ６４８に供給され、
このインバータ６４８の出力信号はラインアドレスのＭ
ＳＢとしてフレームメモリ１５７に供給される。

【０１３０】この場合、フィールド判定信号ＦＤに応じ
てラインアドレスのＭＳＢの状態が変化するので、親画
面用映像信号の偶奇フィールドに応じて、フレームメモ
リ１５７の２つのフィールド部分より交互に読み出しが
行なわれる。

【０１３１】また、奇数フィールドの場合には、ライン
アドレスのＬＳＢが最初「０」となるので、遅延回路６
４２から出力される読み出し開始信号Ｈｓ１のタイミン
グで、１，３，５，・・・の走査線信号が順次読み出さ
れ、遅延回路６４３から出力される読み出し開始信号Ｈ
ｓ２のタイミングで、２，４，６，・・・の走査線信号
が順次読み出される。

【０１３２】一方、偶数フィールドの場合には、ライン
アドレスのＬＳＢが最初「１」となるので、遅延回路６
４２から出力される読み出し開始信号Ｈｓ１のタイミン
グで、２，４，６，・・・の走査線信号が順次読み出さ
れ、遅延回路６４３から出力される読み出し開始信号Ｈ
ｓ２のタイミングで、３，５，７，・・・の走査線信号
が順次読み出される。

【０１３３】またこの場合、垂直同期信号ＰＶは、子画
面垂直位置調整回路６４９で設定した時間だけ遅延され
たのちカウンタ６４６に供給され、カウンタ６４６にロ
ードデータがロードされる。つまり、このロードタイミ
ングからフレームメモリ１５７の垂直方向の読み出しが
開始され、子画面の垂直方向の表示開始位置が決められ
る。

【０１３４】また、遅延回路６４３から出力される読み
出し開始信号Ｈｓ２は子画面長作成回路６５０に供給さ
れる。子画面長作成回路６５０からは、読み出し開始信
号Ｈｓ２のタイミングより子画面を表示する期間（例え
ば、表示面積比が１／９のときには１／３水平期間）だ
け、例えば高レベル“１”となり、その他の期間は低レ
ベル“０”となる信号が出力される。そして、この作成
回路６５０の出力信号はアンド回路６５１に供給され
る。

【０１３５】また、遅延回路６４７で遅延された垂直同
期信号ＰＶは子画面高作成回路６５２に供給され、この
作成回路６５２からは、垂直同期信号ＰＶのタイミング
より子画面を表示する期間（例えば、表示面積比が１／
９のときには１／３フィールド期間等）だけ、例えば高
レベル“１”となり、その他の期間は低レベル“０”と
なる信号が出力される。そして、この作成回路６５２の
出力信号はアンド回路６５１に供給される。

【０１３６】アンド回路６５１からは子画面の表示期間
は高レベル“１”となり、その他の期間は低レベル
“０”となる信号が出力される。そして、このアンド回
路６５１の出力信号は、図２に示す出力端子１６９を介
して、図１の切換スイッチ１３に切り換え制御信号ＳＷ
として供給される。

【０１３７】また、インバータ６４８より出力される読
み出しラインアドレスのＭＳＢは追い越し判定回路１６
１に供給される。上述せずも、追い越し判定回路１６１
では読み出しラインアドレスのＭＳＢおよび書き込みラ
インアドレス（図８参照）のＭＳＢが常に監視され、こ
れらが同一極性となるときには、書き込みフィールドを
反転する高レベル“１”の反転信号ＩＮＶが出力され
る。

【０１３８】なお、図１２例の読み出し制御回路１６４
は、フレームメモリ１５７として、通常のＲＡＭを用い
て構成する場合の例を示したが、フィールドメモリ専用
のＩＣなどを用いてフレームメモリ１５７を構成しても
よく、その場合にはより簡単な構成とすることができ
る。

【０１３９】さて、以上のようにしてインターレース順
位が一致するように読み出された信号は、次のように主
走査線信号ｙｒと、補間走査線信号ｙｉのペアとして切
換スイッチ１３に出力される。

【０１４０】すなわち、偶数フィールドでは、主走査線
信号ｙｒとして読み出される、１，３，５，・・・の走
査線信号と、補間走査線信号ｙｉ として読み出され
る、２，４，６，・・・の走査線信号は、１と２、３と
４、５と６をペアとして同時に切換スイッチ１３に供給
され、また、奇数フィールドでは、主走査線信号ｙｒと
して読み出される、２，４，６，・・・の走査線信号
と、補間走査線信号ｙｉとして読み出される３，５，
７，・・・の走査線信号は、２と３、４と５、６と７を
ペアとして同時に切換スイッチ１３に供給されなければ
ならない。

【０１４１】このようにペアとして出力するのは、図１
の順次走査変換回路７が、同時に入力される主走査線信
号、および、補間走査線信号を対象として、図１６のよ
うにノンインターレース走査変換するよう構成されてい
るからである。

【０１４２】ここにおいて遅延回路１６５は、フレーム
メモリ１５７から順次読み出される、１，２，３，４，
５，・・・などの走査線信号を時間軸変換して、１と
２、３と４、５と６などのペアを作成する目的で用いら
れている。

【０１４３】この様子を図１３を用いて説明する。図１
３は、読み出し開始信号Ｈｓ１（同図Ａに図示）と、読
み出し開始信号Ｈｓ２（同図Ｂに図示）を基準にしたタ
イミングチャートである。

【０１４４】同図では、奇数フィールドを例に示してい
る。先に述べたように、奇数フィールドの場合には、読
み出し開始信号Ｈｓ１のタイミングで、１，３，５，・
・・の走査線信号が順次読み出され、遅延回路６２３か
ら出力される読み出し開始信号Ｈｓ２のタイミングで、
２，４，６，・・・の走査線信号が順次読み出される。
そして、読み出された信号は、図２に示す遅延回路１６
５に供給される。（同図Ｃ参照） 上述したように、遅延回路１６５の遅延量は、読み出し
開始信号Ｈｓ１と読み出し開始信号Ｈｓ２の差、すなわ
ち遅延回路６４３の遅延量（約１／３水平期間）と等し
くされる。したがって、遅延回路１６５の出力には、読
み出し開始信号Ｈｓ２のタイミングに基づき、２，４，
６，・・・の走査線信号が読み出されるのと同一タイミ
ングで、読み出し開始信号Ｈｓ１のタイミングにしたが
って入力された、１，３，５，・・・の走査線信号が得
られることになる。（同図Ｄ参照） そこで、この遅延回路１６５の入力信号および出力信号
を、それぞれ子画面用映像信号の補間走査線信号ｙｉお
よび主走査線信号ｙｒとして切換スイッチ１３のｓ側の
固定端子に供給すれば、インターレース順位と、主走査
線信号ｙｒ、補間走査線信号ｙｉのペアが正しく制御さ
れた信号が出力されることになる。

【０１４５】なお、信号が正しく出力されるのは、図１
３からも明らかなように、読み出し開始信号Ｈｓ２から
約１／３水平期間の間Ｔ０である。

【０１４６】そのため、図１２の子画面長作成回路６５
０からは、読み出し開始信号Ｈｓ２のタイミングより約
１／３水平期間だけ、例えば高レベル”１”の信号がア
ンド回路６５１に供給されることとなる。すなわち、こ
の期間だけ切換スイッチ１３がｓ側に切り換えられ、子
画面用映像信号が親画面用映像信号に挿入されるように
なる。

【０１４７】このように切り換えられた信号は、図１の
順次走査変換回路７に供給され、上述したように順次変
換が行なわれて、親画面と、親画面の所定の位置に挿入
された子画面がノンインターレースで表示される。

【０１４８】なお、上述実施例の信号処理部１５では、
色差信号に関しては線順次信号ｒ−ｙ／ｂ−ｙが出力さ
れ、輝度信号に係る補間走査線信号ｙｉに相当するもの
は出力されないようにしたものであるが、輝度信号と同
様に補間走査線信号に相当するものも出力されるように
して、順次走査変換回路７では、輝度信号と同様に順次
走査変換を行なうように構成してもよい。

【０１４９】このように本例においては、子画面用の映
像信号ＳＶｓがインターレースしているか否かに拘らず
フレームメモリ１５７の各フィールド部分にはノンイン
ターレース状に書き込まれる。そして、親画面用映像信
号のフィールド判定結果に基づいて、子画面用映像信号
が、親画面用映像信号に対して正しいインターレース順
位となるようにフレームメモリ１５７よりインターレー
ス変換をしながら読み出される。さらに、出力される信
号が、このようなインターレース順位に注意して作成さ
れた主走査線信号ｙｒと補間走査線信号ｙｉとなるよう
制御される。

【０１５０】ところで、この処理に係る通過帯域は、図
２３に示すようになり、図２２に示したものに比べ領域
の部分が増加する。この結果、表示される情報量も、
図１７例に比較して約２倍にできる。

【０１５１】以上のように、この例では、図１７例の構
成より高画質化を期待できる。同様の作用は、何も２画
面処理に限ったものではない。図１７例のように接続し
て、高精細テレビの入力端でテレビジョン信号に何らか
の信号処理を行なおうとするものに比較すると、必ず削
減される情報量が減少して高画質化を実現できる。

【０１５２】それは、本例の構成では、Ｙ／Ｃ分離回
路、補間走査線信号形成部など、高精細テレビとして重
要な信号処理部を２組持っているので、それぞれの処理
部において目的に見合った最適な信号処理を行なうこと
ができるからである。

【０１５３】また、ノンインターレース状に書かれたメ
モリから信号を読み出して切換表示させたい場合であれ
ば、ここに述べた２画面テレビの例以外の場合（例え
ば、チャンネルサイン等の文字を表示させる場合）で
も、本例に述べた手法で主走査線信号、補間走査線信号
を作成し、別々に切り換えることで目的を達することが
できる。

【０１５４】また、本例では、信号の切換は順次走査変
換される前の、主走査線信号、補間走査線信号を用いて
行なうので、動作速度の速い高価な部品を多く使う必要
もなく、技術的問題も少なくできる。

【０１５５】次に、高画質の２画面テレビを実現する別
の方法を説明する。図１８は、これを説明する原理説明
図である。順次走査変換処理までの回路を２系統持ち、
順次走査変換処理後に２つの信号を切り換えるように構
成する。

【０１５６】同図において、入力端子３１および３２に
供給される第１および第２のテレビジョン信号ＳＶ１お
よびＳＶ２は、それぞれ信号処理回路３３および３４に
供給される。これら信号処理回路３３および３４は、例
えば図１４において順次走査変換回路７までを含むもの
である。

【０１５７】信号処理回路３４から出力される信号は、
タイムベース変換回路３４４で、第１のテレビジョン信
号の同期信号に同期するようタイムベース変換が行われ
る。タイムベース変換回路は、既存のタイムベースコレ
クタと同様の構成で実現する。

【０１５８】信号処理回路３３より出力される順次走査
方式の輝度信号Ｙ１′、色差信号Ｒ１′−Ｙ１′，Ｂ
１′−Ｙ１′は切換スイッチ３５のａ側の固定端子に供
給されると共に、タイムベース変換回路３４４より出力
される順次走査方式の輝度信号Ｙ２′、色差信号Ｒ２′
−Ｙ２′，Ｂ２′−Ｙ２′は切換スイッチ３５のｂ側の
固定端子に供給される。

【０１５９】切換スイッチ３５は、親画面用映像信号の
同期にしたがって切り換えられ、この切換スイッチ３５
からは親画面用映像信号に子画面用映像信号の挿入され
た２画面テレビ用順次走査方式の映像信号が出力され
る。そして、この２画面テレビ用映像信号が第１４図に
おいてマトリックス回路８以降を含む信号処理回路３６
に供給されて、親画面の所定位置に子画面が表示され
る。

【０１６０】図１８例の構成でも、どの様な処理を施し
たとしても、図１７例のような大きな情報削減が生じる
ことはない。それは、この構成では、動き適応Ｙ／Ｃ分
離回路３、主補信号形成回路５、順次走査変換回路７な
ど、高精細テレビの最も重要な信号処理部を独立して２
組持っていることによる。

【０１６１】つまり、この構成は高精細テレビを２組持
っていることと等価であり、それぞれの処理部において
高精細テレビとして最適な信号処理を行なうことができ
る構成になっているからである。

【０１６２】また、信号の切り換えという点に注目すれ
ば、図１８例の方法は、いかなる信号処理を行なってい
るかに依らず、要するにノンインターレース走査変換さ
れた信号を切り換えるという点に特徴がある。

【０１６３】そのような立場からとらえると、図１８例
の構成は、第１のテレビジョン信号中に、ノンインター
レース状に記憶されたメモリから読みだした情報（例え
ば、チャンネルサインなどの文字データ）を多重して表
示する場合などにも応用できることがわかる。

【０１６４】例えば、チャンネルサインを表示する場合
であれば、ノンインターレース状に文字信号が記憶され
たＲＯＭから信号を読みだして、ノンインターレース走
査変換された第１のテレビジョン信号と文字の部分だけ
置き換えて表示するよう構成することになる。このよう
に、応用上はきわめてわかりやすい方法である利点があ
る。

【０１６５】図１８の方法を利用して子画面表示する場
合について図２５を用いて説明する。図２５は図１８の
信号入力端子３２を子画面の入力端子であるとして、信
号処理回路３４を子画面表示用信号処理回路とする場合
について詳しく説明する説明図である。

【０１６６】この回路は、Ｙ／Ｃ分離回路３４１、順次
走査変換回路３４２、走査線間引き回路３４３と、図１
９で説明した親画面と子画面の映像信号の時間差を吸収
して親画面の同期信号に従って信号を出力するタイミン
グ回路３４４を含む。

【０１６７】タイミング回路３４４は、日経エレクトロ
ニクス １９８０年４月１４日号などを引用して先に説
明したように、親画面用映像信号と子画面用映像信号の
時間差を吸収するための画像メモリを備え、走査線数を
間引いた子画面用映像信号をその同期にしたがって画像
メモリに書き込み、親画面用映像信号の同期にしたがっ
て読み出すように構成されている。

【０１６８】この回路は、子画面を表示するために用い
るための信号処理回路であるので、Ｙ／Ｃ分離回路３４
１や順次走査変換３４２は動き適応処理を省略した、簡
略なものであっても構わない。図２１に示す周波数帯域
を有したノンインターレース信号が得られさえすればよ
い。

【０１６９】このような信号を、走査線間引き回路３４
３で信号処理して図２４に示すような信号帯域の信号と
し、これをタイミング調整して親画面の任意の位置に挿
入して映出する。これらの動作は前に説明したとおりで
ある。

【０１７０】以上まとめると、高精細テレビの入力端で
テレビジョン信号に何らかの信号処理を施そうとする
と、必ず情報が削減され、切り換えた後に表示される画
像に画質劣化を生ずる。

【０１７１】この発明の構成によれば、動き適応Ｙ／Ｃ
分離回路、主補信号形成回路、走査変換回路等の高精細
テレビの重要な信号処理部を複数組有するため、それぞ
れにおいて最適な信号処理が行なわれるため、処理過程
で削減される情報を少なくし得る。

【０１７２】例えば、２画面テレビの通過帯域の例で
は、上述構成にすることにより、出力信号は１６０／５
９．９４／５９．９４．１：１信号（１フレームの走査
線数が１６０本、フレーム周波が５９．９４Ｈｚである
ノンインターレース信号）とすることができる。この処
理に係る通過帯域は、図２３に斜線で示すようになり、
図２２に示したものに比べ領域の部分が増加して、約
２倍の情報量となる。

【０１７３】このように、この発明の構成によれば、削
減される情報量を最少にし得る効果がある。

【０１７４】

【発明の効果】以上説明したように、この発明によれ
ば、高精細テレビの基本的な信号処理部を複数組有する
ため、それぞれの信号処理部において、目的に見合った
最適信号処理を行なうことができる。

【０１７５】その結果、信号処理過程で削減される情報
量を最少にすることができる。したがって本発明によれ
ば、多機能で、最高画質の多画面高精細テレビを提供で
きる効果がある。

【図面の簡単な説明】

【図１】この発明の一実施例を示す構成図である。

【図２】２画面テレビ信号処理部の構成図である。

【図３】表示面積比が１／９の場合のインターレース化
の説明図である。

【図４】表示面積比が１／９の場合のインターレース化
の説明図である。

【図５】表示面積比が１／９の場合のインターレース化
の説明図である。

【図６】表示面積比が１／９の場合のインターレース化
の説明図である。

【図７】表示面積比が１／９の場合の間引き回路および
間引き制御回路の構成図である。

【図８】書き込み制御回路の構成図である。

【図９】フレームメモリの書き込み状態を示す図であ
る。

【図１０】偶奇フィールドの判定の説明図である。

【図１１】偶奇フィールドの判定の説明図である。

【図１２】読み出し制御回路の構成図である。

【図１３】主補間走査線信号のペア作成の説明図であ
る。

【図１４】高精細テレビの一例の構成図である。

【図１５】主補信号形成回路の構成図である。

【図１６】順次走査変換処理の説明図である。

【図１７】従来例の構成図である。

【図１８】２画面信号処理の構成図である。

【図１９】従来例の構成図である。

【図２０】時空間領域での信号帯域の説明図である。

【図２１】時空間領域での信号帯域の説明図である。

【図２２】時空間領域での信号帯域の説明図である。

【図２３】時空間領域での信号帯域の説明図である。

【図２４】時空間領域での信号帯域の説明図である。

【図２５】子画面信号処理の構成図である。

【符号の説明】

１，１４ 入力端子 ２ Ａ／Ｄ変換器 ３ Ｙ／Ｃ分離回路 ４ 動き検出回路 ５ 主補信号形成回路 ６ 色復調回路 ７ 順次走査変換回路 ８ マトリックス回路 ９ Ｄ／Ａ変換器 １０ カラー受像管 １１ 同期分離回路 １２ 偏向回路 １３ 切換スイッチ １５ ２画面テレビ信号処理部

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 第１のテレビジョン信号をノンインター
   レース変換する第１の信号処理回路と、第２のテレビジ
   ョン信号をノンインターレース変換する第２の信号処理
   回路と、前記第２の信号処理回路の出力信号を前記第１
   のテレビジョン信号のタイムベースに同期させるタイム
   ベース変換回路と、前記第１の信号処理回路の出力と前
   記タイムベース変換回路の出力を切り替える切り替えス
   イッチを有するテレビジョン受像機であって、 前記第
   ２の信号処理回路は、複数のフィールドメモリと、前記
   第２のテレビジョン信号を複数の走査線にわたって加重
   平均する複数の加重平均手段と、前記複数の加重平均手
   段の出力のうち一つを選択する選択手段と、前記複数の
   フィールドメモリに前記選択手段によって選択された信
   号をノンインターレース状に書き込む書き込み手段とで
   構成され、前記タイムベース変換回路は、前記フィール
   ドメモリにノンインターレース状に書き込まれた前記第
   ２のテレビジョン信号を前記第１の映像信号に同期して
   読み出すように制御する読み出し制御手段で構成される
   ことを特徴とするテレビジョン受像機。