JPH01126012A - 発振出力制御回路 - Google Patents
発振出力制御回路Info
- Publication number
- JPH01126012A JPH01126012A JP62286108A JP28610887A JPH01126012A JP H01126012 A JPH01126012 A JP H01126012A JP 62286108 A JP62286108 A JP 62286108A JP 28610887 A JP28610887 A JP 28610887A JP H01126012 A JPH01126012 A JP H01126012A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- delay
- selection
- trigger
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010355 oscillation Effects 0.000 title claims description 20
- 230000003111 delayed effect Effects 0.000 claims description 25
- 230000001360 synchronised effect Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Synchronizing For Television (AREA)
- Studio Circuits (AREA)
- Pulse Circuits (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は発振出力制御回路に関し、特にテレビジョン受
信機のような走査型表示装置の表示面に放送画像とは異
なる画像を放送画像と共に表示さ〔従来の技術〕 従来、テレビジ１ン受信機のような走査形表示装置の表
示面に放送画像とは異なる画像（以下、異種画像という
）を放送画像と共に表示させる場合、異種画像を表示装
置の画面の定まった位ｆｉｉＫ表示するためには、画面
における異種画像の水平位置を決めなければならない。
信機のような走査型表示装置の表示面に放送画像とは異
なる画像を放送画像と共に表示さ〔従来の技術〕 従来、テレビジ１ン受信機のような走査形表示装置の表
示面に放送画像とは異なる画像（以下、異種画像という
）を放送画像と共に表示させる場合、異種画像を表示装
置の画面の定まった位ｆｉｉＫ表示するためには、画面
における異種画像の水平位置を決めなければならない。
このため、放送画像の水平同期信号に異種画像の水平同
期信号を同期させる必要がある。
期信号を同期させる必要がある。
第３図はかかる従来の一例を説明するための発振出力制
御回路図である。
御回路図である。
第３図に示すように、かかる発振出力制御回路は発振回
路２５から出力された基本クロック２６に基づき遅延回
路２７において位相をそれぞれ異ならせた遅延信号群２
８を作成し、水平同期信号３１に基づきトリガ発生回路
３２において発生させたト１１ガ信号３３と発振回路２
５から遅延回路２７を介して発生させた遅延信号群２８
の各々との位相を比較して最っとも位相差の小さい遅延
信号を位相比較回路２９にて選び出し、この選択出力３
０を水平同期信号に同期した信号とする。これにより、
放送画像の水平同期信号に同期した異種画像の水平同期
信号が得られる。
路２５から出力された基本クロック２６に基づき遅延回
路２７において位相をそれぞれ異ならせた遅延信号群２
８を作成し、水平同期信号３１に基づきトリガ発生回路
３２において発生させたト１１ガ信号３３と発振回路２
５から遅延回路２７を介して発生させた遅延信号群２８
の各々との位相を比較して最っとも位相差の小さい遅延
信号を位相比較回路２９にて選び出し、この選択出力３
０を水平同期信号に同期した信号とする。これにより、
放送画像の水平同期信号に同期した異種画像の水平同期
信号が得られる。
第４図は第３図における各種信号のタイミング図である
。
。
第４図に示すように、放送画像の水平同期信号３１から
トリガ信号３３を出力する一方、それぞれ位相差を有す
る遅延信号３６〜４３を作成し、これら遅延信号群の中
からトリガ信号３３に最っとも近い遅延信号を選択出力
３０として選択する。
トリガ信号３３を出力する一方、それぞれ位相差を有す
る遅延信号３６〜４３を作成し、これら遅延信号群の中
からトリガ信号３３に最っとも近い遅延信号を選択出力
３０として選択する。
上述した従来の発振出力制御回路では、トリガ信号と最
っとも位相差の少ない遅延信号を選択する際、遅延信号
群の各々の信号の立上りと１つづつトリガ信号との位相
差を比較しているため、各各の遅延信号毎に比較回路が
必要であり、加えて多（の遅延信号が必要である。従っ
て、回路を構成する素子が多（なるだけでなく、面積的
にも拡がってしまうという欠点がある。
っとも位相差の少ない遅延信号を選択する際、遅延信号
群の各々の信号の立上りと１つづつトリガ信号との位相
差を比較しているため、各各の遅延信号毎に比較回路が
必要であり、加えて多（の遅延信号が必要である。従っ
て、回路を構成する素子が多（なるだけでなく、面積的
にも拡がってしまうという欠点がある。
本発明の目的は、回路構成素子を削減し、面積的にも小
さな発振出力制御回路を提供することにある。
さな発振出力制御回路を提供することにある。
本発明の発振出力制御回路は、クロックを発生させる発
振回路と、この発振回路のクロック信号に応答しその信
号位相に対して各々異なる位相を有する複数の遅延クロ
ック信号を発生させる遅延回路と、前記複数の遅延クロ
ック信号のそれぞれの位相および基準となる信号の位相
とを比較し位相差が最っとも少ない信号を選択する位相
比較回路とを含んで構成される。
振回路と、この発振回路のクロック信号に応答しその信
号位相に対して各々異なる位相を有する複数の遅延クロ
ック信号を発生させる遅延回路と、前記複数の遅延クロ
ック信号のそれぞれの位相および基準となる信号の位相
とを比較し位相差が最っとも少ない信号を選択する位相
比較回路とを含んで構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例を説明するための発振出力制
御回路図である。
御回路図である。
第１図に示すように、この発振出力制御回路は発振回路
１の出力信号である基本クロック２が遅延回路３へ入力
されるのは従来と同じであるが、異なるのはその出力で
ある各々位相の異なったチエ−ティーサイクル５０チの
遅延信号群４が位相比較回路５を構成する信号選択回路
９１反転回路８およびラッチ回路６へ入力されることに
ある。
１の出力信号である基本クロック２が遅延回路３へ入力
されるのは従来と同じであるが、異なるのはその出力で
ある各々位相の異なったチエ−ティーサイクル５０チの
遅延信号群４が位相比較回路５を構成する信号選択回路
９１反転回路８およびラッチ回路６へ入力されることに
ある。
また、このラッチ回路６への遅延信号４の入力は水平同
期信号１２からトリガ発生回路１０で発生されたトリガ
信号１１の立上がりで行なわれ、このラッチ回路６の出
力はデコーダ回路７へ入力される。このデコーダ回路７
は、第１表に示すように、遅延信号入力の各々の状態に
より四種類の選択出力のうち一つを選択し、その選択信
号を信号選択回路９へ入力する。一方、遅延信号群４は
デユーティ−サイクルが５０（′Ａ／ているので反転回
路８を通り反転信号が得られる。また、位相比較回路５
における信号選択回路９は四種類の遅延信号群４と四種
類の前記反転信号の合計四種類の遅延信号の中、デコー
ダ回路７で指定された遅延信号を一つ選択し出力１３と
する。このように選択された選択出力１３が最っともト
リガ信号１１との位相差が少ない遅延信号として選択さ
れたことになる。
期信号１２からトリガ発生回路１０で発生されたトリガ
信号１１の立上がりで行なわれ、このラッチ回路６の出
力はデコーダ回路７へ入力される。このデコーダ回路７
は、第１表に示すように、遅延信号入力の各々の状態に
より四種類の選択出力のうち一つを選択し、その選択信
号を信号選択回路９へ入力する。一方、遅延信号群４は
デユーティ−サイクルが５０（′Ａ／ているので反転回
路８を通り反転信号が得られる。また、位相比較回路５
における信号選択回路９は四種類の遅延信号群４と四種
類の前記反転信号の合計四種類の遅延信号の中、デコー
ダ回路７で指定された遅延信号を一つ選択し出力１３と
する。このように選択された選択出力１３が最っともト
リガ信号１１との位相差が少ない遅延信号として選択さ
れたことになる。
↑
選択出力
第 １ 表
第２図は第１図における各種信号のタイミング図である
。
。
第２図に示すように１このタイミング図における１６〜
１９が遅延回路３から得られる四種類の遅延信号を表わ
し、２０〜２３が反転回路８によって得られる四種類の
反転出力をそれぞれ表わす。このタイミング図からもわ
かるように、ここでは水平同期信号１２から得られるト
リガ信号１１に最っとも近い遅延信号１９が選択出力１
３として得られる。
１９が遅延回路３から得られる四種類の遅延信号を表わ
し、２０〜２３が反転回路８によって得られる四種類の
反転出力をそれぞれ表わす。このタイミング図からもわ
かるように、ここでは水平同期信号１２から得られるト
リガ信号１１に最っとも近い遅延信号１９が選択出力１
３として得られる。
以上説明したように、本発明の発振出力制御回路はデユ
ーティ−サイクル５０％の遅延信号群を用い、トリガ信
号発生時の遅延信号群の状態をデコードして水平同期信
号に同期した信号を取り出すこと罠より、遅延信号の線
数および回路の素子数を大幅に削減することができると
いう効果がある。
ーティ−サイクル５０％の遅延信号群を用い、トリガ信
号発生時の遅延信号群の状態をデコードして水平同期信
号に同期した信号を取り出すこと罠より、遅延信号の線
数および回路の素子数を大幅に削減することができると
いう効果がある。
第１図は本発明の一実施例を説明するための発振出力制
御回路図、第２図は第１図における各種信号のタイミン
グ図、第３図は従来の一例を説明するための発振出力制
御回路図、第４図は第３図における各種信号のタイミン
グ図である。 １・・・・・・発振回路、２・・・・・・基本クロック
、３・・・・・・遅延回路、４・・・・・・遅延信号群
、５・・・・・・位相比較回路、６・・・・・・ラッチ
回路、７・・・・・・デコーダ回路、８・・・・・・反
転回路、９・・・・・・信号選択回路、１０・・・・・
・トリガ発生回路、１１・・・・・・トリガ信号、１２
・・・・・・水平同期信号、１３・・・・・・選択出力
、１６〜１９・・・・・・遅延信号、２０〜２３・・・
・・・反転出力。 代理人 弁理士 内 原 晋 第 Ｚ 図 粥 ４ 図
御回路図、第２図は第１図における各種信号のタイミン
グ図、第３図は従来の一例を説明するための発振出力制
御回路図、第４図は第３図における各種信号のタイミン
グ図である。 １・・・・・・発振回路、２・・・・・・基本クロック
、３・・・・・・遅延回路、４・・・・・・遅延信号群
、５・・・・・・位相比較回路、６・・・・・・ラッチ
回路、７・・・・・・デコーダ回路、８・・・・・・反
転回路、９・・・・・・信号選択回路、１０・・・・・
・トリガ発生回路、１１・・・・・・トリガ信号、１２
・・・・・・水平同期信号、１３・・・・・・選択出力
、１６〜１９・・・・・・遅延信号、２０〜２３・・・
・・・反転出力。 代理人 弁理士 内 原 晋 第 Ｚ 図 粥 ４ 図
Claims (1)
- クロックを発生させる発振回路と、この発振回路のクロ
ック信号に応答しその信号位相に対して各々異なる位相
を有する複数の遅延クロック信号を発生させる遅延回路
と、前記複数の遅延クロック信号のそれぞれの位相およ
び基準となる信号の位相とを比較し位相差が最っとも少
ない信号を選択する位相比較回路とを含むことを特徴と
する発振出力制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62286108A JP2701273B2 (ja) | 1987-11-11 | 1987-11-11 | 発振出力制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62286108A JP2701273B2 (ja) | 1987-11-11 | 1987-11-11 | 発振出力制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01126012A true JPH01126012A (ja) | 1989-05-18 |
| JP2701273B2 JP2701273B2 (ja) | 1998-01-21 |
Family
ID=17700038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62286108A Expired - Lifetime JP2701273B2 (ja) | 1987-11-11 | 1987-11-11 | 発振出力制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2701273B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04298116A (ja) * | 1991-03-27 | 1992-10-21 | Toshiba Corp | サンプリング信号発生回路 |
| JP2005057768A (ja) * | 2003-08-04 | 2005-03-03 | Samsung Electronics Co Ltd | 遅延クロック信号発生装置および遅延クロック信号発生方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61228726A (ja) * | 1985-04-02 | 1986-10-11 | Nec Corp | 発振出力制御回路 |
| JPS62269410A (ja) * | 1986-05-16 | 1987-11-21 | Tokyo Optical Co Ltd | 走査同期信号発生回路 |
-
1987
- 1987-11-11 JP JP62286108A patent/JP2701273B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61228726A (ja) * | 1985-04-02 | 1986-10-11 | Nec Corp | 発振出力制御回路 |
| JPS62269410A (ja) * | 1986-05-16 | 1987-11-21 | Tokyo Optical Co Ltd | 走査同期信号発生回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04298116A (ja) * | 1991-03-27 | 1992-10-21 | Toshiba Corp | サンプリング信号発生回路 |
| JP2005057768A (ja) * | 2003-08-04 | 2005-03-03 | Samsung Electronics Co Ltd | 遅延クロック信号発生装置および遅延クロック信号発生方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2701273B2 (ja) | 1998-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970078508A (ko) | 영상 신호 처리 장치 | |
| JPS581785B2 (ja) | 陰極線管の表示装置 | |
| JPH01126012A (ja) | 発振出力制御回路 | |
| JPH031760A (ja) | 受信テレビジョン信号再生装置 | |
| JPH05292476A (ja) | 汎用走査周期変換装置 | |
| JPS61172484A (ja) | ビデオフイ−ルドデコ−ダ | |
| JPS6153880A (ja) | 文字画像表示制御装置 | |
| JPS61228726A (ja) | 発振出力制御回路 | |
| KR100266164B1 (ko) | 분할된 화면 동기 구현 방법 및 장치(Method for Emboding Sync of Divided Picture and Apparatus thereof) | |
| JPH1188720A (ja) | 同期信号生成装置およびそれを用いたフィールド判定装置 | |
| JP3008382B2 (ja) | Ｐａｌ用信号変換回路およびそれを用いたｐａｌ用ビデオ信号生成方法 | |
| JP4707207B2 (ja) | オーバーレイ装置 | |
| JP3725741B2 (ja) | 走査信号発生装置 | |
| JP2592264B2 (ja) | ビデオ信号発生装置 | |
| JP2925669B2 (ja) | 同期信号発生装置 | |
| JPS63316569A (ja) | 同期装置 | |
| KR960003291A (ko) | 수평 동기 신호의 안정화 회로 및 방법 | |
| JPH03267995A (ja) | サイン表示装置 | |
| JPH0782308B2 (ja) | パーソナルコンピュータの同期合わせ回路 | |
| JPS62107576A (ja) | 画像表示装置 | |
| JPH03222584A (ja) | ビデオカメラの位相同期化装置 | |
| JPH0738806A (ja) | 信号切換装置 | |
| JPS5972883A (ja) | サンプリングパルス発生回路 | |
| JPS62251787A (ja) | 同期クロツク発生回路 | |
| JPH03236091A (ja) | ディスプレイ制御装置 |