KR970078508A - 영상 신호 처리 장치 - Google Patents

영상 신호 처리 장치 Download PDF

Info

Publication number
KR970078508A
KR970078508A KR1019970010766A KR19970010766A KR970078508A KR 970078508 A KR970078508 A KR 970078508A KR 1019970010766 A KR1019970010766 A KR 1019970010766A KR 19970010766 A KR19970010766 A KR 19970010766A KR 970078508 A KR970078508 A KR 970078508A
Authority
KR
South Korea
Prior art keywords
signal
video signal
programmable
processing
phase
Prior art date
Application number
KR1019970010766A
Other languages
English (en)
Other versions
KR100449116B1 (ko
Inventor
다카시 야마구치
유타카 니오
도시아키 기타하라
Original Assignee
모리시타 요우이치
마쓰시타 덴키 산교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모리시타 요우이치, 마쓰시타 덴키 산교 가부시끼가이샤 filed Critical 모리시타 요우이치
Publication of KR970078508A publication Critical patent/KR970078508A/ko
Application granted granted Critical
Publication of KR100449116B1 publication Critical patent/KR100449116B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/46—Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Systems (AREA)
  • Synchronizing For Television (AREA)
  • Studio Circuits (AREA)

Abstract

다양한 신호에 대해, 영상 신호의 처리 프로그램의 변경만으로, 유연하게 대응할 수 있는 영상 신호 처리 장치를 공급하는 것이므로, 프로그래머블(programmable) 연산 회로(4)와 입력 동기 신호 재생 회로(8) 및 프로그래머블 연산회로(6)와 출력 동기 필스 발생 회로(9)를 구비함으로써, 입력 및 출력에 상이한 시스템 클럭신호를 공급하고, 영상신호의 처리는, 프로그래머블 연산회로의 신호 처리 프로그램을 변경하는 것만으로, 유연하게 대응한다. 또한, 메모리(5)를 통해, 입력측의 시스템 클럭 신호로 처리한 신호를, 출력측의 시스템 클럭 신호로 처리함으로써, 다수의 상이한 신호 규격을 갖는 영상 신호를 처리할 수 있으며, 회로의 연구에 의해 대폭적인 비용 절감과 생산 공정수 삭감을 도모하는 것이 가능해진다.

Description

영상 신호 처리 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 영상 신호 처리 장치의 구성을 도시한 블럭도, 제6도는 종래의 NTSC 방식 텔레비젼 영상신호와 MUSE 방식 텔레비젼 영상 신호를 수신하여 처리하는 영상 신호 처리 장치의 구성을 도시한 블럭도.

Claims (7)

  1. 다수의 상이한 방식의 동기 신호 성분을 갖는 입력 영상 신호에 대응하여, 신호 처리 내용을 설정할 수 있는 2개 이상의 프로그래머를 연산 수단과, 1개 이상의 기억 수단과, 각 프로그래머블 연산 수단에 상이한 클럭 신호를 공급하는 수단을 구성 요소로 하는 영상 신호 처리 장치에 있어서, 적어도 1개 이상의 상기 기억수단(5)의 입력측에, 적어도 1개 이상의 제1프로그래머블 연산 수단을 접속시키고, 상기 기억 수단(5)의 출력측에 적어도 1개 이상의 제2프로그래머블 연산 수단을 접속시키며, 입력 영상 신호의 방식에 대응한 신호 처리 프로그램을 상기 제1 및 제2프로그래머블 연산 수단에 입력하여 신호 처리하는 것을 특징으로 하는 영상 신호 처리 장치.
  2. 다수의 상이한 방식의 입력 영상 신호에 포함되어 있는 동기 신호 성분을 분리하는 동기 신호 분리·재생 수단과, 상기 영상 신호의 동기 위상을 나타내는 위상 기준 신호에 위상 동기된 클럭 신호를 발생하는 클럭 신호 발생 수단과, 상기 입력 영상 신호의 디코드 처리를 행하는 제1프로그래머블 연산 수단과, 상기 제1프로그래머블 연산 수단의 출력을 입력하여 기억하는 기억 수단과, 영상 신호룰 표시 장치상에 표시하기 위한 동기 펄스를 발생시키고, 상기 동기 펄스에 위상 동기된 출력 시스템 클럭 신호를 발생하는 출력 시스템 클럭 신호 발생 수단과, 상기 기억 수단의 출력 신호를 입력하여, 상기 제1프로그래머블 연산 수단에 있어서의 디코드 처리 이후의 영상 신호 디코드 처리 및 영상 신호 출력 처리를 행하는 제2프로그래머블 연산 수단과, 영상 신호 디코드 처리 또는 영상 신호 출력 처리와 클럭 신호 발생 등의 영상 신호 처리를 실행하기 위한 다수의 프로그램이 저장된 메모리와, 입력된 영상 신호에 따라 선택적으로 상기 메모리에 기억되고 있는 프로그램을 대응하는 제어 수단을 포함하는 것을 특징으로 하는 영상 신호 처리 장치.
  3. 제2항에 있어서, 출력 시스템 클럭 신호 발생 수단은, 입력된 영상 신호의 동기 신호와는 비동기인 외부 동기 신호에 위상동기된 클럭 신호를 발생하는 것을 특징으로 하는 영상 신호 처리 장치.
  4. 제2항에 있어서, 입력된 영상 신호의 위상 기준 신호에 위상 동기된 클럭 신호를 발생하는 클럭 신호 발생 수단은, 각각 다수의 주파수의 클럭 신호를 출력하는 것이 가능한 VCO(전압 제어 발진기)를 포함하는 것을 특징으로 하는 영상 신호 처리 장치.
  5. 제2항에 있어서, 영상 신호 표시 장치가 음극선관이며, 영상 디코드 신호를 표시 장치상에 표시하기 위한 표시 클럭 신호 발생 수단으로부터 획득되는 표시 클럭 신호를 기준으로 하여, 편향 출력 처리를 행하는 프로그래머블 연산 수단과, 다수의 프로그램이 저장된 메모리와, 입력된 영상 신호에 따라 선택적으로 상기 메모리에 기억되어 있는 프로그램을 대응하는 제어 수단을 구비한 것을 특징으로 하는 영상 신호 처리 장치.
  6. 제2항에 있어서, 제1프로그래머블 연산 수단으로 처리하는 영상 신호의 동기 신호의 주파수의 2배의 주파수로 처리하는 제2프로그래머블 연산 수단을 구비한 것을 특징으로 하는 영상 신호 처리 장치.
  7. 제2항에 있어서, 제1프로그래머블 연산 수단으로 처리하는 영상 신호의 동기 신호의 주파수를 f1로 할 때, 외부로부터 입력되는 주파수가 f2 의 동기 신호에 위상 동기된 출력 시스템 클럭에 의해, 동기 신호의 주파수가 f1과 f2인 2개의 영상 신호를 동일한 표시 장치상에 분할 표시, 또는 중첩 표시하는 것을 특징으로 하는 영상 신호 처리 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970010766A 1996-05-07 1997-03-27 영상신호처리장치 KR100449116B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP11246196 1996-05-07
JP96-112461 1996-05-07

Publications (2)

Publication Number Publication Date
KR970078508A true KR970078508A (ko) 1997-12-12
KR100449116B1 KR100449116B1 (ko) 2005-06-16

Family

ID=14587223

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970010766A KR100449116B1 (ko) 1996-05-07 1997-03-27 영상신호처리장치

Country Status (7)

Country Link
US (1) US6441860B1 (ko)
EP (1) EP0806867B1 (ko)
KR (1) KR100449116B1 (ko)
CN (1) CN1174610C (ko)
DE (1) DE69735034T2 (ko)
MY (1) MY121608A (ko)
TW (1) TW376642B (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3564961B2 (ja) 1997-08-21 2004-09-15 株式会社日立製作所 ディジタル放送受信装置
US6839093B1 (en) 1998-11-13 2005-01-04 Intel Corporation Programmably controlling video formats
US6622308B1 (en) * 1999-03-23 2003-09-16 Scientific-Atlanta, Inc. Automatic digital television (DTV) bypass for a CATV converter using a CATV tuner
US6833875B1 (en) * 1999-09-02 2004-12-21 Techwell, Inc. Multi-standard video decoder
US6609188B1 (en) * 2000-03-31 2003-08-19 Intel Corporation Data flow processor
JP2002023678A (ja) * 2000-07-10 2002-01-23 Matsushita Electric Ind Co Ltd 水平ａｆｃ回路
JP4465570B2 (ja) * 2000-09-26 2010-05-19 ソニー株式会社 画像処理装置および方法、並びに記録媒体
JP3820891B2 (ja) * 2001-02-07 2006-09-13 セイコーエプソン株式会社 画像表示装置
US8284844B2 (en) 2002-04-01 2012-10-09 Broadcom Corporation Video decoding system supporting multiple standards
US7961251B2 (en) * 2002-06-28 2011-06-14 Trident Microsystems (Far East) Ltd. Method and apparatus for conversion of video formats to 120 Hz 4 to 1 interlaced formats
KR100490420B1 (ko) * 2002-12-26 2005-05-17 삼성전자주식회사 디스플레이 패널의 프로그래머블 구동 신호 발생 장치 및방법
KR100484185B1 (ko) * 2002-12-27 2005-04-20 삼성전자주식회사 디지털 펄스 발생 장치 및 방법
JP3922252B2 (ja) * 2003-03-04 2007-05-30 ソニー株式会社 映像信号処理回路、映像信号処理方法
JP3711994B2 (ja) * 2003-12-03 2005-11-02 セイコーエプソン株式会社 映像信号判別装置および映像信号判別方法
US8135261B1 (en) * 2003-12-09 2012-03-13 Apple Inc. Insertion and usage of metadata in digital video
US7119847B2 (en) * 2003-12-17 2006-10-10 Texas Instruments Incorporated Method for identifying format of a received video signal
US20050262311A1 (en) * 2004-05-20 2005-11-24 Lippincott Louis A Hierarchical processor architecture for video processing
US7339628B2 (en) * 2004-10-13 2008-03-04 Cirrus Logic, Inc. Method and apparatus to improve decoding of composite video signals
US7355652B2 (en) * 2004-10-13 2008-04-08 Cirrus Logic, Inc. Inverse tracking over two different clock domains
KR100651543B1 (ko) * 2005-06-15 2006-11-29 삼성전자주식회사 동영상 화면의 왜곡을 감소시키는 휴대 단말기
JP4595709B2 (ja) * 2005-06-27 2010-12-08 船井電機株式会社 映像処理装置
US7483085B2 (en) * 2005-07-11 2009-01-27 Sandbridge Technologies, Inc. Digital implementation of analog TV receiver
KR100747499B1 (ko) * 2005-07-26 2007-08-08 삼성전자주식회사 영상처리장치 및 영상처리방법
TWI329422B (en) * 2006-12-06 2010-08-21 Novatek Microelectronics Corp H-sync phase locked loop device and method for a tv video signal
US8144250B2 (en) * 2006-12-26 2012-03-27 John Louis Kotos Microcontroller-based multi-format video AGC/sync loop regulator
CN101836248B (zh) * 2007-10-26 2012-11-28 太阳诱电株式会社 影像显示装置及方法及嵌入其中的信号处理电路和液晶背光灯驱动装置
US8605224B2 (en) * 2008-02-27 2013-12-10 Silicon Laboratories Inc. Digital interface for tuner-demodulator communications
US8059200B2 (en) * 2008-04-14 2011-11-15 National Semiconductor Corporation Video clock generator for multiple video formats
GB2460416B (en) * 2008-05-28 2010-07-07 Mirics Semiconductor Ltd Broadcast receiver system
GB2460418B (en) * 2008-05-28 2010-04-14 Mirics Semiconductor Ltd Broadcast receiver system
US9136824B2 (en) 2014-01-10 2015-09-15 Silicon Laboratories Inc. Frequency management using sample rate conversion
CN109215611B (zh) * 2018-11-16 2021-08-20 京东方科技集团股份有限公司 栅极驱动电路及其驱动方法、goa单元电路及显示装置
CN112422770A (zh) * 2020-11-18 2021-02-26 厦门视诚科技有限公司 一种针对多台4k分辨率的视频处理器的同步方法及系统

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4652906A (en) * 1985-03-12 1987-03-24 Racal Data Communications Inc. Method and apparatus for color decomposition of video signals
US4797746A (en) * 1987-08-24 1989-01-10 Rockwell International Corporation Digital image interface system
DE69031865T2 (de) * 1990-02-28 1998-08-06 Texas Instruments Inc Ein SIMD-Prozessor als digitales Filter
US5093722A (en) * 1990-03-01 1992-03-03 Texas Instruments Incorporated Definition television digital processing units, systems and methods
KR930006612B1 (ko) * 1990-06-30 1993-07-21 금성계전 주식회사 Plc의 내부 온도 감지에 의한 경보방법
JPH04256294A (ja) * 1991-02-08 1992-09-10 Toshiba Corp テレビジョン受像機
JPH0556372A (ja) * 1991-08-27 1993-03-05 Toshiba Corp Ｄｓｐ使用テレビジヨン受像機
JPH066809A (ja) * 1992-06-16 1994-01-14 Toshiba Corp 画像信号処理装置
EP0574901A2 (en) * 1992-06-16 1993-12-22 Kabushiki Kaisha Toshiba Image signal processor
US5475442A (en) * 1992-09-07 1995-12-12 Kabushiki Kaisha Toshiba Television signal processor for processing any of a plurality of different types of television signals
DE4233368C1 (ko) * 1992-10-05 1993-04-29 Loewe Opta Gmbh, 8640 Kronach, De
JP3527259B2 (ja) * 1993-04-12 2004-05-17 松下電器産業株式会社 映像信号処理装置及び処理方法
KR0142803B1 (ko) * 1993-09-02 1998-07-15 모리시다 요이치 신호처리장치
JP3119996B2 (ja) * 1994-06-09 2000-12-25 シャープ株式会社 マルチスキャンディスプレイ装置
JPH089343A (ja) * 1994-06-20 1996-01-12 Fujitsu General Ltd 映像信号変換装置
EP0710016A3 (en) * 1994-10-31 1997-06-11 Texas Instruments Inc TV receivers for radio signals with different display formats
JPH08340497A (ja) * 1995-06-14 1996-12-24 Hitachi Ltd テレビジョン信号の受信装置
TW373402B (en) * 1996-01-10 1999-11-01 Matsushita Electric Ind Co Ltd Television receiver

Also Published As

Publication number Publication date
MY121608A (en) 2006-02-28
EP0806867A2 (en) 1997-11-12
US20020085120A1 (en) 2002-07-04
EP0806867A3 (en) 1999-01-20
CN1174610C (zh) 2004-11-03
US6441860B1 (en) 2002-08-27
DE69735034D1 (de) 2006-03-30
DE69735034T2 (de) 2006-08-31
CN1164796A (zh) 1997-11-12
KR100449116B1 (ko) 2005-06-16
EP0806867B1 (en) 2006-01-04
TW376642B (en) 1999-12-11

Similar Documents

Publication Publication Date Title
KR970078508A (ko) 영상 신호 처리 장치
US4500908A (en) Method and apparatus for standardizing nonstandard video signals
KR940025337A (ko) 영상신호처리장치 및 처리방법
KR19990060491A (ko) 디티브이의 영상 표시용 클럭 및 동기신호 발생장치
JP2006217419A (ja) ログ機能及び警告機能を持つゲンロック装置
CN107317980B (zh) 半导体装置、影像显示系统以及影像信号输出方法
JPH05292476A (ja) 汎用走査周期変換装置
JPS61172484A (ja) ビデオフイ−ルドデコ−ダ
US8878993B2 (en) Image data processing apparatus
KR100266164B1 (ko) 분할된 화면 동기 구현 방법 및 장치(Method for Emboding Sync of Divided Picture and Apparatus thereof)
JPH01126012A (ja) 発振出力制御回路
KR100830457B1 (ko) 영상처리 시스템의 영상 복호기
KR100928258B1 (ko) 영상 처리 시스템의 동기신호 생성방법
KR900007618B1 (ko) 입체 텔레비젼의 플리커 제거장치
JPS6153880A (ja) 文字画像表示制御装置
KR930002848Y1 (ko) 수평동기 신호에 동기된 클럭 발생회로
JP2002190985A (ja) 多画面映像信号処理装置
KR100314962B1 (ko) 표시장치용 동기신호 절환회로 및 방법
KR0165965B1 (ko) 해상도가 다른 두 그래픽을 오버레이하기 위한 장치
JPS5860886A (ja) クロツク発生回路
KR940004733B1 (ko) 화면의 수직분할 제어 및 그 어드레스 선택회로
KR880001228B1 (ko) 다이나믹 램의 동기 클럭 발생방법
KR930005808B1 (ko) 화상 시스템
KR960003291A (ko) 수평 동기 신호의 안정화 회로 및 방법
JP4646637B2 (ja) ゲンロック装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080825

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee