KR880001228B1

KR880001228B1 - 다이나믹 램의 동기 클럭 발생방법

Info

Publication number: KR880001228B1
Application number: KR1019850003536A
Authority: KR
Inventors: 진조철
Original assignee: 삼성전자 주식회사; 정재은
Priority date: 1985-05-20
Filing date: 1985-05-20
Publication date: 1988-07-11
Also published as: KR860009592A

Abstract

내용 없음.

Description

다이나믹 램의 동기 클럭 발생방법

제1도는 일반적인 영상정보처리 시스템의 구동펄스 관계도.

제2도는 본 발명의 구동펄스 관계도.

제3도는 본 발명의 회로도.

제4도는 본 발명 회로도의 각부 펄스 파형도.

제5도는 본 발명 회로도의 일실시 회로도.

제6도는 본 발명의 감시용 펄스 발생부의 회로도.

* 도면의 주요부분에 대한 부호의 설명

CS : 복합신호 ES : 조기수평펄스

CK : 클럭펄스 CLK : 시스템 클럭펄스

PS : 감시용 펄스 N₁: 낸드게이트

A₁: 앤드 게이트 I₁-I₃: 인버터

10 : 시스템 클럭 발생부 20 : 감시용 펄스 발생부

30 : 콘트롤러

본 발명은 영상 정보처리 시스템에 적용할 수 있는 다이나믹램(DYNAMIC RAM)의 동기 클럭 발생방법에 관한 것이다. 영상 정보처리 시스템은 텔레비젼의 방송 신호와 영상 정보처리 신호를 복합시켜 전송시키고 텔레비젼의 브라운관으로 영상 정보 처리 신호를 얻고자 하는 것으로 비데오 덱스트(VIDEO TEXT) 및 텔레텍스트(TELE TEXT)의 두 가지 방식이 있다.

비데오 덱스트는 방송 신호에 실린 영상 정보를 보내는 송신축과 수신축이 서로 정보를 교환하는 방식이고 텔레덱스트는 방송 신호에 실린 영상 정보만을 수신하도록 되어 있으며 모두 텔레비젼 방송 신호 중의 귀선소거 신호 기간 중에 영상 정보처리 신호를 실어 함께 전송시키도록 하고 있다.

따라서 영상 정보처리 시스템에서는 인가되는 복합 신호의 수평펄스에 따라 시스템 클럭이 동기 되도록 하고 이 시스템 클럭에 의하여 CRT(음극선과 콘트롤러)가 다이나믹 램에 저장되어 있는 데이타를 CRT(음곡선관인 모니터)에 디스플레이 시키도록 되어 있으며 이때에는 제1도와 같은 복합신호의 수평펄스 및 조기 수평펄스를 사용하여 안정된 동작을 수행하도록 하고 있다.

여기서 조기 수평펄스는 복합신호의 수평펄스보다 폭이 넓은 펄스를 사용하여 복합신호의 수평펄스에 동기된 시스템 클럭을 없애도록 하면(DISABLE) 매 수평주 사라인이 스캔(SCAN)된 후 시스템 클럭의 발진이 멈추고 새로 인가되는 복합신호의 수평펄스에 동기 되어 시스템 클럭이 발진되는 반복 동작을 수행하여 모니터 상의 올바른 위치에 영상 정보를 스캔할 수 있게 되는 것이 었다.

그러나 이와 같은 경우에 복합 신호의 수평펄스가 잡음 등의 영향에 의하여 인가되지 아니할 때에는 조기 수평펄스에 의하여 시스템 클럭의 발진이 멈춘 상태가 되므로 시스템 클럭에 의하여 동작되는 다이나믹 램에 저장된 테이타를 출력시킬 수가 없어 모니터에 영상 정보 신호를 수신할 수 없게 되는 단점이 있는 것이었다.

본 발명의 목적은 복합 신호의 수평펄스에 의하여 시스테 클럭을 발생시키고 조기 수평펄스로 시스템 클럭의 발진을 멈추게 하는 영상 정보처리 방법에 있어서 조기 수평펄스가 나타난 후 복합 신호의 수평펄스가 인가되지 않더라도 감시용 펄스가 출려되어 시스템 클럭이 발생되도록 하여 다이나믹 램의 데이타를 잃어 버리는 일이 없는 다이나믹 램의 동기 클럭 발생방법을 제공하조자 하는 것으로 복합 신호의 수평펄스 및 클럭펄스에 의하여 콘트롤러의 시스템 클럭펄스(CLK)를 발생시키며 클럭펄스를 분주회로에서 일정 회수 만큼 분주하고 조기 수평펄스가 분주회로의 리셋트 신호로 사용되게 하여 클럭펄스가 분주회로에서 일정회수의 분주되는 시간 동안 복합신호의 수평펄스가 인가되지 않을 때 감시용 펄스를 발생시키도록 하므로써 항상 콘트롤러에 시스템 클럭펄스(CLK)를 인가시킬 수 있도록 한 것이다.

이를 첨부 도면에 의하여 상세히 설명하면 다음과 같다.

제2도는 본 발명의 구동 펄스의 관계도로서 복합 신호(CS)의 수평펄스가 인가되지 아니할 때에는 조기 수평펄스(ES)에 의하여 시스템 클럭(CLK)을 없애고 일정시간 후 발생되는 감시용 펄스(PS)에 의하여 시스템클럭(CLK)이 동기 되도록 하여 다이나믹 램의 데이타를 전송할 수 있게 함으로써 오동작을 방지할 수 있게한 것이다.

그리고 제3도는 본 발명의 회로도로써 복합신호(CS)는 낸드 게이트(N₁)를 통하여 플립플롭(5)의 세트단자(S)에 인가되어 복합신호(CS) 중의 수평펄스가 나타날 때 플립플롭(5)의 출력단자(Q)에서 하이레벨 전압을 앤드 게이트(A₁)에 출력시켜 클럭펄스(CK)가 콘트롤러(30)의 시스템 클럭펄스(CLK)로 인가되게 시스템클럭 발생부(10)를 구성하고 이때 시스템 클럭 발생부(10)의 플립플롭(5)의 리셋트단자(R)에는 인버터(I₁)를 통하여 조기 수평펄스(ES)가 인가되게 구성한다.

즉 클럭펄스(CK)는 복합신호(CS)의 수평펄스에 의해 동기 되고 조기 수평펄스(ES)에 의해 디스에이블(Disable)되어 시스템 클럭펄스(CLK)로 인가되는 것이다.

또한 클럭펄스(CK)와 조기 수평펄스(ES)가 인가되는 분주회로(21)에서는 클럭펄스(CK)를 일정회수 만큼 분주하고 조기 수평펄스(ES)가 분주호로(21)의 리셋트 신호로 동작되게 하여 클럭펄스(CK)의 일정회수 분주시간 동안 복합신호(CS)의 수평펄스가 인가되지 않으면 인버터(I₂)를 통하여 감시용 펄스(PS)를 출력시키도록 구성하므로써 복합신호(CS)의 수평펄스가 인가되지 않을때 감시용 펄스(PS)는 낸드 게이트(N₁)를 통하여 플립플롭(5)의 세트단자(S)에 인가된다.

이때 분주회로(21)는 N분주를 할 수 있도록 구성할 수 있으나 본 발명에서는 제6도에서와 같이 4분주 회로를 구성하였다. 즉 클럭단자(▷)로 인가되는 클럭펄스(CK)를 4분주시키는 플립플롭(6)(7)의 클리어단자(CL)에는 조기 수평펄스(ES)가 인버터(I₃)를 통하여 인가되게 구성하므로써 클럭펄스(CK)를 4분주 시킬 동안 복합신호(CS)의 수평펄스가 인가되지 않으면 플립플롭(7)의 출력단자(Q₂)에 연결된 인버터(I₂)를 통하여 감시용 펄스(PS)를 출력시키도록 구성한 것이다.

그리고 제4도는 본 발명 회로도의 각부 파형도를 나타낸 것이고 제5도는 본 발명의 일실시 회로도이다.

이와 같이 구성된 본 발명에서 제4도에서와 같은 복합신호(CS)의 수평펄스가 제3도의 낸드 게이트(N₁)에 인가되면 낸드 게이트(N₁)의 출력은 플립플롭(5)의 세트단자(S)에 인가되어 플립플롭(5)의 출력단자(Q)로 하이레벨을 출력시켜 앤드 게이트(A₁)의 일측에 인가시키고 앤드 게이트(A₁)의 타측에는 제4도의 클럭펄스(ck)가 인가되므로 앤드 게이트(A₁)의 출력측에 연결된 콘트롤러(30)에는 제2도에서와 같은 시스템 클럭펄스(CLK)를 인가시키게 된다.

따라서 콘트롤러(30)에서는 다이나믹 램(35)에 이러한 상태 신호를 인가시키어 정상적인 상태에서 데이타를 전송시키며 콘트롤러(30)에서 발생되는 조기 수평펄스(ES)는 매 1라인을 모니터에 스캔시킨 후에 인버터(I₁)를 통하여 플립플롭(5)의 리셋트단자(R)에 인가되어 플립플롭(5)을 리셋트시켜 주게 되므로써 시스템 클럭펄스(CLK)는 디스에이블되게 된다. 즉 최초 인가되는 복합신호(CS)의 수평펄스에 의해 시스템 클럭펄스(CLK)가 콘트롤러(30)에 인가되고 조기 수평펄스(ES)에 의하여 시스템 클럭펄스(CLK)가 디스에이블 되게되므로써 정상적으로 복합신호(CS)의 수평펄스가 인가될 때에는 시스템 클럭펄스(CLK)가 제1도에 도시된 바와 같이 인가되어 다이나믹 램이 정상적인 동작을 수행하게 된다.

그러나 복합신호(CS)의 수평펄스가 잡음 등에 의하여 인가되지 못할 때에는 조기 수평펄스(ES)에 의해 발진이 멈춘 시스템 클럭펄스(CLK)는 계속 정지상태에 있게 되어 다이나믹 램(35)은 본래의 데이타를 잃어버리게 되고 화면의 질은 저하되게 된다.

따라서 복합신호(CS)의 수평펄스가 인가되지 못할 때에는 감시용 펄스발생부(20)에서 감시용 펄스(PS)를 만들어 낸드 게이트(N₁)의 입력측에 인가시켜 주므로써 복합신호(CS)의 수평신호가 인가되지 않더라도 감시용 펄스(PS)에 의하여 시스템 클럭펄스(CLK)가 다시 나타나기 때문에 다이나믹 램(35)이 데이타를 잃어버리는 일이 없게 된다. 즉 감시용 펄스 발생부(20)의 분주회로(21)에는 제6도에서와 같이 클럭펄스(CK)를 4분주 시킨후 콘트롤러(30)에서 인가되는 조지 수평펄스(ES)가 인버터(I₃)를 통하여 플립플롭(6)(7)의 클리어단자(CL)에 인가되게 하면 플립플롭(7)의 출력단자(Q₂)에서는 제4도에서와 같은(D)펄스가 출력되게 되며 이러한 펄스는 인버터(I₂)를 통하여 제4도에서와 같은 감시용 펄스(PS)로써 낸드 게이트(N₁)를 통하여 플립플립(5)의 세트단자(S)에 인가되게 되는 것이다.

즉 감시용 펄스 발생부(20)에서는 클럭펄스(CK)가 분주회로 (21)의 플립플롭(6)(7)에서 4분주되고 조기 수평펄스(ES)에 의해 플립플롭(6)(7)을 리셋트 시킨 후 인버터(I₂)를 통하여 반전시킴으로써 제4도에서와 같은 감시용 펄스(PS)를 발생시켜 낸드 게이트(N₁)의 입력측에 인가시키게 되는 것으로 시스템 클럭 발생부(10)에서는 복합신호(CS)의 수평펄스가 인가되지 않을 때에는 감시용 펄스(PS)를 이용하여 클럭펄스(CK)를 동기 시킴으로써 제2도에서와 같은 시스템 클럭펄스(CLK)을 발생시킬 수가 있으므로 복합신호(CS)의 수평펄스가 잡음 등에 의하여 인가되지 않을 때에도 감시용 펄스(PS)로 시스템 클럭펄스(CLK)를 발진시켜 다이나믹 램(35)의 데이타가 파괴되는 것을 방지할 수 있는 효과가 있는 것이다.

제5도는 본 발명 회로도의 일실시 회로도로써 복합신호(CS)의 수평펄스가 인가될 때에는 복합신호(CS)의 수평펄스에 의해 동기되고 콘트롤러(30)에서 발생되는 조기 수평펄스(ES)에 의해 디스에이블되는 시스템 클럭펄스(CLK)를 콘트롤러(30)에 인가시켜 다이나믹 램(35)이 정상적으로 동작되게 하고 복합신호(CS)의 수평펄스가 인가되지 않을 때에는 클럭펄스(CK)를 분주회로(21)에서 일정회수 만큼 분주한 후 조기 수평펄스(ES)가 분주회로(21)의 리셋트 신호로 동작되게 하여 일정회수의 분주 시간 동안 복합신호(CS)의 수평펄스가 인가되지 않으면 감시용 펄스(PS)로써 클릭펄스(CK)를 동기시켜 시스템 클럭펄스(CLK)가 정상적으로 발진되도록 하는 것이다.

이상에서와 같이 본 발명은 복합신호(CS)의 수평펄스와 클럭펄스(CK)가 인가되는 시스템 클럭 발생부(10)에서 복합신호(CS)의 수평펄스에 동기되는 시스템 클럭펄스(CLK)를 발생시키고 모니터의 매라인 마다 스캔후 콘트롤러(30)의 조기 수평펄스(ES)로 시스템 클럭펄스(CLK)를 없애는 반복동작을 수행시키는 동시에 감지용 펄스 발생부(20)에서 클럭펄스(CK)를 일정회수 만큼 분주시킨 후 조기 수평펄스(ES)로 리셋트시켜 주어 감시용 펄스(PS)를 발생시키도록 하므로써 복합 영상신호(CS)의 수평펄스가 잡음에 의하여 소멸된다 하여도 정확한 시스템 클럭펄스(CLK)가 인가되도록 하여 다이나믹 램의 데이타가 손실되는 것을 방지할 수 있는 다이나믹 램의 동기 클럭발생 방법을 제공할 수 있는 것이다.

Claims

복합 신호(CS)의 수평펄스와 조기 수평펄스(ES)를 시스템 클럭펄스 발생부(10)에 인가시켜 복합신호(CS)의 수평펄스에 동기되고 조기 수평펄스(ES)에 의하여 디스에이블되는 시스템 클럭펄스(CLK)를 발생시키며 클럭펄스(CK)를 감시용 펄스 발생부(20)의 분주회로(21)에서 분주시키고 조기 수평펄스(ES)로 리셋트시켜 발생된 감시용 펄스(PS)를 시스템 클럭펄스발생부(10)에 인가되게 하므로써 항상 콘트롤러(30)에 시스템클럭펄스(CLK)를 인가시킬 수 있도록 한 다이나믹 램의 동기 클럭 발생방법.