KR100234318B1

KR100234318B1 - 필드 신호 발생장치

Info

Publication number: KR100234318B1
Application number: KR1019970015106A
Authority: KR
Inventors: 황교종
Original assignee: 윤종용; 삼성전자주식회사
Priority date: 1997-04-23
Filing date: 1997-04-23
Publication date: 1999-12-15
Also published as: KR19980077838A

Abstract

본 발명은 신호 발생 장치에 관한 것으로 보다 상세하게는, 수평동기 신호와 수직동기 신호를 논리적으로 조합하여 필드 신호를 발생시키는 필드 신호 발생 장치에 관한 것이다. 본 발명의 기술적인 과제를 해결하기 위한 필드 신호를 발생시키는 장치에 있어서, 일정 주기로 반복되는 수평동기 신호를 발생하는 수평동기 발생부, 상기 수평동기 발생부에서 일정 주기로 반복되어 발생하는 수평동기 신호 만큼마다 일정 주기로 반복되는 수직동기 신호를 발생하는 수직동기 발생부, 상기 수직동기 신호가 발생될 때마다 상기 수평동기 발생부에서 발생하는 수평동기 신호를 래치하여 소정의 주기로 발생되는 필드 신호 발생부를 포함한다. 본 발명에 따르면, MPEG2 전송 비트 열을 복호화 하는 모든 제품에 적용이 가능하고 간편하게 필드 신호를 발생시키기 때문에 그래픽 제어기(Graphic Controller), NTSC 부호기, MPEG2 비디오 복호기 상호간의 정합 설계를 용이하게 할 수 있다.

Description

필드 신호 발생 장치{Field signal generation apparatus}

본 발명은 신호 발생 장치에 관한 것으로 보다 상세하게는, 수평동기 신호와 수직동기 신호를 논리적으로 조합하여 필드 신호를 발생시키는 필드 신호 발생 장치에 관한 것이다.

도 1은 종래의 필드 신호 발생 장치의 구성을 보이는 블록도 이며, 클럭 발생부(100), 분주 회로부(110), 동기 회로부(120), 필드 구별부(130)로 구성된다.

도 1에 도시된 바와 같이 클럭 발생부(100)는 일반적으로 27㎒ 발진기를 이하여 클럭을 발생시키고 분주 회로부(110)는 카운터 로직(Counter Logic)을 통하여 클럭 발생부(100)에서 발생된 클럭을 특정한 주기로 분주 시킨다. 동기 회로부(120)는 분주 회로부(110)에서 분주된 특정 주기의 신호를 수평동기 및 수직동기 신호와 동기 시키기 위해 클럭화(Clocking)한다. 필드 구별부(130)는 동기 회로부(120)에서 클럭화된 특정 주기의 신호를 첫 번째 수직동기 신호가 발생되는 시점에서 기수 필드(Odd Field) 신호로 두 번째 수직동기 신호가 발생되는 시점에서 우수 필드(Even Field) 신호로 선별하여 출력한다.

이와 같이 종래에는 외부 클럭으로 수평 및 수직동기 신호를 발생시켜 조합하므로 설계가 복잡하며 일반 칩들은 수직 동기 신호나 필드 신호 중 한가지만 사용해야 하기 때문에 수직 동기 신호와 필드 신호 모두가 필요한 경우 부가적으로 필도 신호 발생장치가 요구되는 불편한 문제점이 있었다.

본 발명이 이루고자 하는 기술적인 과제는 수평동기 신호와 수직동기 신호를 조합하여 필드 신호를 발생하는 필드 신호 발생 장치를 제공하는데 있다.

도 1은 종래의 필드 신호 발생 장치의 구성을 보이는 블록도 이다.

도 2는 본 발명에 따른 필드 신호 발생 장치의 구성을 보이는 블록도 이다.

도 3a는 도 2에 도시된 장치에서 우수 필드 신호가 생성되는 타이밍도 이다. 도 3b는 도 2에 도시된 장치에서 기수 필드 신호가 생성되는 타이밍도 이다.

본 발명이 이루고자 하는 기술적 과제를 해결하기 위한 필드 신호 발생 장치는 필드 신호를 발생시키는 장치에 있어서, 일정 주기로 반복되는 수평동기 신호를 발생하는 수평동기 발생부; 상기 수평동기 발생부에서 일정 주기로 반복되어 발생하는 수평동기 신호 만큼마다 일정 주기로 반복되는 수직동기 신호를 발생하는 수직동기 발생부; 및 상기 수직동기 신호가 발생될 때마다 상기 수평동기 발생부에서 발생하는 수평동기 신호를 래치하여 소정의 주기로 발생되는 필드 신호 발생부를 포함하는 것이 바람직하다.

도 2는 본 발명에 따른 필드 신호 발생 장치의 구성을 보이는 블록도 이며 수평동기 신호를 발생시키기 위한 수평동기 신호 발생부(200), 수직동기 신호를 발생시키기 위한 수직동기 신호 발생부(210), 시스템의 리셋 신호를 발생시키기 위한 시스템 리셋 발생부(220), 비디오 제어기의 리셋 신호를 발생시키기 위한 비디오 제어기 리셋 발생부(230), 수직동기 신호를 반전하는 인버터(240), 시스템 리셋 발생부(220)와 비디오 제어기 리셋 발생부(230)에서 발생하는 리셋 신호를 앤드하는 앤드(AND) 게이트(250), 수평동기 신호 발생부(200)로부터 발생하는 수평동기 신호를 입력 단자(D)로 하고 수직동기 신호 발생부(210)로부터 발생하는 수직동기 신호를 클럭 단자(C)로 입력하고 앤드(AND) 게이트(250)로부터 출력되는 리셋 신호를 클리어 단자(CLRN)에 입력하여 필드 신호를 출력하는 D(Delay) 플립플롭(260)으로 구성된다.

도 3a는 도 2에 도시된 장치에서 우수 필드 신호가 생성되는 타이밍도 이다. 도 3b는 도 2에 도시된 장치에서 기수 필드 신호가 생성되는 타이밍도 이다. 이어서, 도 2에 도시된 장치와 도 3a∼도 3b에 도시된 타이밍 도를 참조하여 본 발명을 설명하면 다음과 같다.

본 발명은 비월주사 방식의 필드 구조를 갖는 MPEG(Moving Picture Experts Group)2의 전송 비트열(Transport Stream) 비디오 신호를 복호화(Decoding) 하기 위해 비디오 복호기는 동화상의 한 개 화면을 구성하는 기수 필드(Odd Field)와 우수 필드(Even Field)의 시작과 종료 지점을 정확하게 인지하기 위하여 외부로부터 필드 신호를 요구하게 된다. 수평동기(Horizontal Synchronizing) 신호 발생부(200)는 63.5㎲마다 반복되는 주기를 갖는 수평동기 신호를 발생시켜 D 플립플롭(260)의 입력 단자(D)에 입력한다. 수평동기 신호는 텔레비젼 수상기를 송신기와 주사선마다 동기화하기 위하여 각 주사선의 마지막에 송신되는 신호이다. 수직동기(Vertical Synchronizing) 신호 발생부(210)는 16.75㎳마다 반복되는 주기를 갖는 수직동기 신호를 발생시킨다. 수직동기 신호는 텔레비젼에서 수신기를 송신기에 대하여 각 필드마다 동기 시키기 위해 각 필드의 마지막에 송신되는 신호이다. 시스템 리셋 발생부(220)는 시스템을 리셋하기 위한 리셋 신호를 발생시키고 비디오 제어기(Video Controller) 리셋 발생부(230)는 비디오 제어기를 리셋하기 위한 리셋 신호를 발생시킨다. 인버터(Inverter)(240)는 수직동기 신호 발생부(210)에서 발생된 수직동기 신호를 반전하고 20㎱ 지연 상태로 출력하여 D 플립플롭(260)의 클럭 단자(C)에 입력한다. 앤드(AND) 게이트(250)는 시스템 리셋 발생부(220)에서 발생된 리셋 신호와 비디오 제어기 리셋 발생부(230)에서 발생된 리셋 신호를 앤드 로직하여 그 출력을 D 플립플롭(260)의 네거티브 클리어(Negative Clear) 단자(CLRN)에 입력하여 초기화시킨다. D 플립플롭(260)은 전원을 입력으로 한 네거티브 프리셋(Negative Preset)단자(PRN)를 두어 초기 조건 또는 시동 조건을 고정시킨 상태에서 동작되도록 한다. 예를 들어 계산기 프로그램에서 기억 장치의 내용을 주어진 초기 값으로 설정하는 레지스터에 특정의 정보를(계산기의 실행에 앞서서) 기록하는 오퍼랜드의 어드레스 또는 사이클 인덱스의 초기 값을 설정하는 것 등이다. D 플립플롭의 전원으로 동작하는 네거티브 프리셋 단자(PRN)와 입력 단자(D)에 입력된 수평동기 신호와 클럭 단자(C)에 입력된 반전 수직동기 신호와 네거티브 클리어 단자(CLRN)에 입력된 앤드 로직 신호를 조합하여 출력 단자(Q)로 필드 신호를 발생시킨다. D 플립플롭(260)은 입력단자(D)와 클럭펄스 단자(C) 그리고 클리어 단자(CLRN)와 프리셋 단자(PRN)로 구성되어 입력단자(D)에 주어진 정보를 클럭으로 제어하고, 필요할 때 출력 쪽에서 꺼내도록 동작한다. D 플립플롭(260)의 클럭 단자(C)로 입력되는 신호가 상승 에지(Raise Edge)일 때 수평동기 신호가 "0" 레벨인 경우 D 플립플롭(260)은 입력 단자(D)로부터 "0" 레벨을 래치(Latch)하고 이를 출력 단자(Q)를 통해 출력한다. D 플립플롭(260)의 클럭 단자(C)로 입력되는 신호가 상승 에지(Raise Edge)일 때 수평동기 신호가 "1" 레벨인 경우 D 플립플롭(260)은 입력 단자(D)로부터 "1" 레벨을 래치(Latch)하고 이를 출력 단자(Q)를 통해 출력한다. 여기서 D 플립플롭(260)의 클럭 단자(C)로 입력되는 신호는 수직동기 신호가 반전되고 지연된 신호이기 때문에 수직동기 신호가 변환될 때마다 D 플립플롭(260)의 출력 단자(Q)로 출력되는 필드 신호의 레벨은 "0"과 "1"을 반복하여 발생한다. 수평동기 신호와 수직동기 신호는 동일한 클럭 소스(Clock Source)를 사용하기 때문에 기수 필드(Odd Field) 구간에서 수평동기 신호의 하강 에지(Falling Edge)와 수직동기 신호의 하강 에지는 동일한 시간에 발생한다. 그러나 우수 필드(Even Field) 구간에서는 비록 수직동기 신호가 하강 에지 상태라 하더라도 수평동기 신호는 "1" 레벨을 유지하기 때문에 수직동기 신호를 반전시키고 지연시켜 D 플립플롭(260)의 클럭으로 사용하면 수직동기 신호에 동기된 필드 신호를 발생시킬 수 있다.

상술한 바와 같이 본 발명에 따르면, MPEG2 전송 비트 열을 복호화 하는 모든 제품에 적용이 가능하고 간편하게 필드 신호를 발생시키기 때문에 그래픽 제어기(Graphic Controller), NTSC 부호기, MPEG2 비디오 복호기 상호간의 정합 설계를 용이하게 할 수 있다.

Claims

필드 신호를 발생시키는 장치에 있어서,

일정 주기로 반복되는 수평동기 신호를 발생하는 수평동기 발생부;

상기 수평동기 발생부에서 일정 주기로 반복되어 발생하는 수평동기 신호 만큼마다 일정 주기로 반복되는 수직동기 신호를 발생하는 수직동기 발생부;

상기 수직동기의 반전신호가 발생될 때마다 상기 수평동기 발생부에서 발생하는 수평동기 신호를 래치하여 소정의 주기로 발생되는 필드 신호 발생부;

비디오 시스템의 리셋신호를 발생시키는 제1 리셋 발생부;

상기 비디오 시스템의 비디오 신호를 제어하는 리셋신호를 발생시키는 제2 리셋 발생부; 및

상기 제1 및 제2 리셋 발생부의 리셋신호를 논리곱 하여 상기 필드 신호 발생부를 초기화 하는 연산부를 포함하는 필드 신호 발생장치.
제1항에 있어서, 상기 필드 신호 발생부는

D 플립플롭인 것을 특징으로 하는 필드 신호 발생장치.