KR100186556B1 - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR100186556B1
KR100186556B1 KR1019960016137A KR19960016137A KR100186556B1 KR 100186556 B1 KR100186556 B1 KR 100186556B1 KR 1019960016137 A KR1019960016137 A KR 1019960016137A KR 19960016137 A KR19960016137 A KR 19960016137A KR 100186556 B1 KR100186556 B1 KR 100186556B1
Authority
KR
South Korea
Prior art keywords
signal
gate
output
liquid crystal
divider circuit
Prior art date
Application number
KR1019960016137A
Other languages
English (en)
Other versions
KR970075975A (ko
Inventor
박기판
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019960016137A priority Critical patent/KR100186556B1/ko
Priority to US08/856,576 priority patent/US6040828A/en
Publication of KR970075975A publication Critical patent/KR970075975A/ko
Application granted granted Critical
Publication of KR100186556B1 publication Critical patent/KR100186556B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0414—Vertical resolution change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18—Timing circuits for raster scan displays

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 액정표시장치에 관한 것으로서, NTSC 방식의 TV영상신호를 VGA급 액정 판넬에 디스플레이하고 동시에 시스템의 코스트 절감 및 노이즈를 감소시키는데 적당한 액정표시장치를 제공하기 위한 것이다.
이를 위한 본 발명의 액정표시장치는 입력되는 수평동기신호와 전압제어 발진부의 발진출력과의 위상차를 검출하여 전압제어 발진부의 최종 출력주파수를 결정하는 PLL부, 수평동기신호의 N배에 해당하는 신호를 만들고 상기 PLL부에서 위상을 비교하는데 필요한 수평동기신호와 동일한 신호를 만드는 분주회로부, 상기 입력되는 수평동기신호를 카운트하여 영상신호의 시작시간을 카운트하는 카운터부, 상기 카운터부의 출력신호와 입력되는 수평동기신호의 N배에 해당하는 신호를 받아 상기 N배에 해당하는 주파수에 따라 순차적으로 발생되는 게이트 쉬프트 클럭신호와, 영상신호를 출력하기 위해 게이트를 구동시키기 위한 게이트 스타트 펄스와의 타이밍을 일치시키는 타이밍일치회로부, 상기 카운터부의 출력신호와 상기 게이트 쉬프트 클럭신호를 입력으로 하여 출력인에이블 신호를 발생하는 출력인에이블 신호발생부를 포함하여 구비된다.

Description

액정표시장치
제1도는 종래 액정표시장치의 구성블록도.
제2도는 제1도의 배속장치의 상세구성도.
제3도는 종래 배속장치의 동작타이밍도.
제4도는 종래 액정표시장치의 제2실시예에 따른 신호타이밍도.
제5도는 본 발명의 제1실시예에 따른 액정표시장치의 구성블록도.
제6도는 본 발명의 제1실시예에 따른 액정표시장치의 동작타이밍도.
제7도는 본 발명의 제2실시예에 따른 게이트 드라이버 IC의 회로구성도.
제8도는 본 발명의 제2실시예에 의한 각각의 신호들에 따른 타이밍도.
* 도면의 주요부분에 대한 부호의 설명
11 : 위상비교부 12 : 저역통과필터
13 : 전압제어발진부(VCO) 14 : 제1분주회로부
15 : 제2분주회로부 16 : 스타트펄스 카운터부
17 : 타이밍 일치회로부 18 : 출력인에이블신호 발생부
본 발명은 액정표시장치에 관한 것으로 특히, NTSC 방식의 TV영상신호를 VGA급 액정 판넬에 디스플레이하고 동시에 시스템의 코스트 절감 및 노이즈를 감소시키는데 적당한 액정표시장치에 관한 것이다.
일반적으로 240라인의 데이타 라인을 갖는 NTSC 방식이 비디오신호를 480라인을 갖는 액정 판넬에 디스플레이하기 위해서는 배속장치를 사용하였다.
이하, 종래 액정표시장치를 첨부된 도면을 참조하여 설명하면 다음과 같다.
제1도는 종래 배속장치를 사용하여 비디오신호를 디스플레이하기 위한 액정표시장치의 구성블록도이고 제2도는 제1도의 배속장치의 상세블록도이다.
대형 LCD 모듈은 대부분 VGA급 이상의 해상도를 가지고 있으며 NTSC 방식의 경우 1필드(Field)에 240개의 데이타 라인을 갖고 있다.
따라서 480개의 데이타 라인을 갖는 TFT-LCD 판넬에 화상 데이타를 디스플레이하기 위해서는 제1도에서와 같이 배속장치를 사용하였다.
즉 제2도에서와 같이 2개의 라인메모리(1,2)와 메모리 컨트롤러(3)로 구성된 배속장치는 메모리 컨트롤러(3)의 제어신호에 따라 입력되는 R, G, B신호를 배속으로 처리하여 출력한다.
따라서 동일한 시간에 480개의 데이타 라인을 LCD 판넬에 디스플레이가 가능하다.
제3도는 종래 배속장치의 동작 타이밍도를 나타낸 것이다.
즉, R', G', B'와 같이 R, G, B 신호를 배속으로 처리하여 480라인 전부를 동일한 시간내에 LCD 판넬에 디스플레이한다.
한편 배속장치를 사용하지 않고 480개의 데이타 라인을 디스플레이하기 위한 위한 방법으로서는 게이트 드라이버 IC를 재설계하여 2개 라인의 게이트 구동펄스가 동시에 출력되도록 설계한다.
제4도는 종래 액정표시장치의 제2실시예에 따른 신호 타이밍도를 나타내었다.
즉, 제4도는 배속장치를 사용하지 않고 게이트 드라이버 IC를 재설계하였을 경우의 신호 타이밍도를 나타내었다.
제4도에서와 같이 1수평동기 구간(수평 동기신호가 발생하고 다음 수평 동기신호가 발생할 때까지의 구간)동안 게이트 구동펄스에 의해 2개의 게이트가 동시에 오픈되는 것을 보여준다. 따라서 배속장치를 사용한 것과 동일하게 480라인을 LCD 판넬에 디스플레이한다.
즉, 수평 동기신호(Hsync)와 게이트 드라이버 IC 클럭의 동작주파수가 동일함을 보여준다.
그러나 상기와 같은 종래 액정표시장치는 다음과 같은 문제점이 있었다.
첫째, 배속장치를 사용한 경우 메모리 및 메모리 컨트롤러가 필요하므로 시스템의 가격이 상승하고 메모리 사용으로 인해 시스템의 노이즈가 증가하게 된다.
둘째, 게이트 드라이버 IC를 재설계할 경우 별도의 게이트 드라이버 IC를 개발하여야 하므로 개발비가 많이 들고 소오스 드라이버 IC의 출력에 화소가 2개씩 온(ON)되므로 소오스 드라이버 IC의 구동능력을 확장시켜야 한다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로서 메모리를 이용한 배속장치를 별도로 사용하지 않고 LCD 컨트롤러를 이용하여 시스템의 코스트를 절감시키고 동시에 노이즈를 감소시키는데 적당한 액정표시장치를 제공하는데 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명의 액정표시장치는 입력되는 수평동기신호와 전압제어 발진부의 발진출력과의 위상차를 검출하여 전압제어 발진부의 최종 출력주파수를 결정하는 PLL부, 수평동기신호의 N배에 해당하는 신호를 만들고 상기 PLL부에서 위상을 비교하는데 필요한 수평동기신호와 동일한 신호를 만드는 분주회로부, 상기 입력되는 수평동기신호를 카운트하여 영상신호의 시작시간을 카운트하는 카운터부, 상기 카운터부의 출력신호와 입력되는 수평동기신호의 N배에 해당하는 신호를 받아 상기 N배에 해당하는 주파수에 따라 순차적으로 발생되는 게이트 쉬프트 클럭신호와, 영상신호를 출력하기 위해 게이트를 구동시키기 위한 게이트 스타트 펄스와의 타이밍을 일치시키는 타이밍일치회로부, 상기 카운터부의 출력신호와 상기 게이트 쉬프트 클럭신호를 입력으로 하여 출력인에이블 신호를 발생하는 출력인에이블 신호발생부를 포함하여 구비된다.
이하 본 발명의 액정표시장치를 첨부된 도면을 참조하여 설명하면 다음과같다.
제5도는 본 발명의 제1실시예에 따른 액정표시장치의 구성블록도이고 제6도는 본 발명의 제1실시예에 따른 액정표시장치의 동작타이밍도이다.
먼저, 제5도에 도시한 바와 같이 본 발명의 제1실시예에 따른 액정표시장치는 위상비교부(11), 저역통과필터(12), 전압제어발진부(13), 제1분주회로부(14), 제2분주회로부(15), 스타트펄스 카운터부(16), 타이밍 일치회로부(17), 그리고 출력인에이블신호 발생부(18)를 포함하여 구비된다.
여기서 위상비교부는 입력되는 수평동기신호와 전압제어발진부(13)에서 피드백되어 제1분주회로부(14), 제2분주회로부(15)를 거쳐 출력되는 신호와 위상을 비교한다.
저역통과필터(12)는 위상비교부(11)로부터 출력되는 신호중 저역성분만을 통과시키고 나머지는 제거한다.
전압제어발진부(13)는 저역통과필터(12)를 통해 출력되는 저역성분의 신호를 입력으로 하여 발진주파수를 변화시켜 출력한다.
이에 제1분주회로부(14)는 전압제어발진부(13)로부터의 출력신호를 입력으로 하여 위상비교부(11)에서 필요로하는 수평동기신호의 2배가 되는 신호를 만들어 제2분주회로부(15)와 타이밍 일치회로부(17)로 출력한다.
제2분주회로부(15)는 수평동기신호의 2배에 해당하는 신호를 입력으로 하여 위상비교부(11)로 입력된 수평동기신호와 동일한 신호로 만들어 출력한다.
여기서 제2분주회로부(15)와 제1분주회로부(14)와의 관계는 제1분주회로부(14)가 N/2이면 제2분주회로부(15)는 N분주회로가 된다.
이때 N은 2,3,4,…의 값을 갖는다.
본 발명은 N=2인 경우 즉, 2분주회로를 사용하여 구현하였다.
이어 스타트펄스 카운터부(16)는 입력되는 수평동기신호를 카운트하여 영상신호의 시작시간을 카운트한다.
타이밍 일치회로부(17)는 제1분주회로부(14)에서 출력되는 수평동기신호의 2배에 해당하는 신호와 스타트펄스 카운터부(16)에서 출력되는 신호를 입력으로 하여 게이트 쉬프트 클럭과 게이트 스타트펄스(GSP)의 타이밍을 일치시킨다.
다시말해서 1수평동기 구간동안에 게이트 드라이버 IC의 클럭이 2번 발생하고 상기 게이트 드라이버 IC의 클럭이 발생할 때마다 2개의 게이트가 순차적으로 구동된다.
따라서 2개의 게이트가 동작되기 위해서는 게이트 스타트펄스가 발생되어야 한다.
이때 상기 타이밍 일치회로부(17)가 게이트 쉬프트 클럭(GSC)과 게이트 스타트펄스와의 타이밍을 일치시킨다.
이어 출력인에이블신호 발생부(18)는 스타트펄스 카운터부(16)의 출력과 게이트 쉬프트 클럭신호에 의해 출력인에이블신호를 만들어 출력한다.(여기서 게이트 쉬프트 클럭신호는 제1분주회로부(14)에서 출력되는 수평동기신호의 2배에 해당하는 신호와 동일한 주파수를 갖는다.)
한편 제6도는 본 발명에 따른 액정표시장치에 따른 동작타이밍도를 나타낸 것으로서, 게이트 쉬프트 클럭신호를 수평동기신호의 2배로 하여 1수평동기 구간동안에 2번의 게이트 쉬프트 클럭이 발생하도록 하였다.
즉, 1수평동기 구간을 1H라고 하였을 때 게이트 쉬프트 클럭신호는 H/2의 주기로 발생한다.
따라서, H/2의 주기로 발생되는 게이트 쉬프트 클럭신호에 따라 게이트 G1과 G2가 순차적으로 구동된다.
이는 소오스 드라이버 IC가 수평동기신호와 동일한 주기로 출력인에이블되므로 N번째 라인의 데이타를 출력하는 동안 게이트 드라이버 IC의 출력 G1과 G2가 동시에 출력된다.
따라서 1수평동기 구간동안 2개 라인의 영상데이타를 구동한다.
한편 제7도는 본 발명의 제2실시예에 따른 게이트 드라이버 IC의 회로구성도를 나타내었다.
본 발명의 제2실시예에 따른 액정표시장치는 게이트 드라이버 IC를 변형시킨 것으로서 쉬프트 레지스터는 종래와 동일하나 각 쉬프트 레지스터의 출력에 별도의 논리 게이트를 구성하여 1수평동기 구간동안 2개의 게이트 스타프 펄스를 만든다.
즉, 제7도에 도시한 바와같이 복수개의 쉬프트 레지스터들(SR1∼SRN)과 복수개의 논리 게이트들(G1∼G2N)로 구성된다.
여기서 각각의 쉬프트 레지스터로 입력되는 게이트 쉬프트 클럭신호(GSC)와 상기 게이트 쉬프트 클럭신호의 반전신호()를 논리 게이트들에 교번으로 인가한다.
즉, 논리 게이트(G1)의 일측 입력단자에는 게이트 쉬프트 클럭신호(GSC)를 입력하고 다른 입력단자에는 쉬프트 레지스터(SR1)의 출력신호를 입력한다.
그리고 논리 게이트(G2)의 일측 입력단자에는 상기 쉬프트 레지스터(SR1)의 출력신호를 입력하고 다른 일측 입력단자에는 게이트 쉬프트 클럭신호의 반전신호()를 입력한다.
이때 논리 게이트는 앤드(AND) 게이트를 사용한다.
이와같이 논리 게이트들의 조합으로 게이트 드라이버 IC를 구성하여 1수평동기 구간동안 2개의 게이트 스타트 펄스를 만든다.
제8도는 본 발명의 제2실시예에 의한 각각의 신호들에 따른 타이밍도이다.
제8도에 도시한 바와같이 수평동기신호와 게이트 쉬프트 클럭신호의 주파수는 동일하다.
따라서 각각의 쉬프트 레지스터는 게이트 쉬프트 클럭신호가 발생될 때마다 순차적으로 인에이블된다.
이때 게이트 쉬프트 클럭신호(GSC)의 반전신호()를 게이트 쉬프트 클럭신호 인가시 동시에 인가하면 게이트 쉬프트 클럭신호(GSC)의 상승 트리거시(Positive Trigger)시 게이트 G1이 구동되고 상기 게이트 쉬프트 클럭신호의 반전신호()의 상승 트리거시 게이트 G2가 구동된다.
결과적으로 게이트 드라이버 IC를 변화시켜 1수평동기 구간동안에 2개의 게이트를 인에블시켜 영상데이타를 구동한다.
즉, 1수평동기 구간동안에는 게이트 쉬프트 클럭신호(GSC)와 게이트 쉬프트 클럭신호의 반전신호()가 동시에 인가되므로 게이트 쉬프트 클럭신호의 상승 트리거시와 게이트 쉬프트 클럭신호의 반전신호()의 상승 트리거시에 게이트 G1과 G2가 구동된다.
이때 게이트 G1과 G2는 1수평동기 구간동안에 동작하므로 2개 라인의 영상데이타를 구동한다.
이상 상술한 바와같이 본 발명의 액정표시장치는 다음과 같은 효과가 있다.
첫째, 1수평동기 구간동안에 2개의 게이트 라인을 시간순차 방식으로 구동하므로 기존의 게이트 드라이버 IC 소오스 드라이버 IC의 구동능력을 확장시키지 않고도 VGA급 액정 판넬에 TV 방식의 화상신호를 디스플레이한다.
둘째, 메모리를 사용하지 않으므로 시스템의 코스트를 절감시키고 동시에 시스템의 노이즈를 현저하게 감소시킨다.

Claims (5)

  1. 입력되는 수평동기신호와 전압제어 발진부의 발진출력과의 위상차를 검출하여 전압제어 발진부의 최종 출력주파수를 결정하는 PLL부; 수평동기신호의 N배에 해당하는 신호를 만들고 상기 PLL부에서 위상을 비교하는데 필요한 수평동기신호와 동일한 신호를 만드는 분주회로부; 상기 입력되는 수평동기신호를 카운트하여 영상신호의 시작시간을 카운트하는 카운터부; 상기 카운터부의 출력신호와 입력되는 수평동기신호의 N배에 해당하는 신호를 받아 상기 N배에 해당하는 주파수에 따라 순차적으로 발생되는 게이트 쉬프트 클럭신호와, 영상신호를 출력하기 위해 게이트를 구동시키기 위한 게이트 스타트 펄스와의 타이밍을 일치시키는 타이밍일치회로부; 상기 카운터부의 출력신호와 상기 게이트 쉬프트 클럭신호를 입력으로 하여 출력인에이블 신호를 발생하는 출력인에이블 신호발생부를 포함하여 구비함을 특징으로 하는 액정표시장치.
  2. 제1항에 있어서, 상기 분주회로부는 전압제어 발진부의 출력신호를 입력으로 하여 입력되는 수평동기신호의 2배에 해당하는 신호를 만드는 제1분주회로부와 상기 제1분주회로부에서 출력하는 신호를 입력하여 상기 입력되는 수평동기신호와 동일한 신호를 만드는 제2분주회로부로 구비됨을 특징으로 하는 액정표시장치.
  3. 제2항에 있어서, 상기 분주회로부는 제1분주회로부가 N/2이면 제2분주회로부는 N분주회로부임을 만족하는 것을 특징으로 하는 액정표시장치.
  4. 입력되는 게이트 쉬프트 펄스신호와 게이트 쉬프트 클럭신호에 의해 순차적으로 복수의 게이트 라인에 게이트 구동신호를 쉬프트 출력하는 복수의 쉬프트 레지스터를 구비한 게이트 구동장치에 있어서, 상기 복수개의 쉬프트 레지스터들중 해당 쉬프트 레지스터의 출력단에 위치하여 상기 해당 쉬프트 레지스터의 출력신호와 게이트 쉬프트 클럭신호를 입력하는 제1논리 게이트, 그리고 게이트 쉬프트 클럭신호의 반전신호와 상기 해당 쉬프트 레지스터의 출력신호를 입력하는 제2논리 게이트가 복수개의 쉬프트 레지스터들의 각각의 출력단에 반복적으로 구비됨을 특징으로 하는 액정표시장치.
  5. 제4항에 있어서, 상기 제1, 제2논리 게이트는 앤드 게이트임을 특징으로 하는 액정표시장치.
KR1019960016137A 1996-05-15 1996-05-15 액정표시장치 KR100186556B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019960016137A KR100186556B1 (ko) 1996-05-15 1996-05-15 액정표시장치
US08/856,576 US6040828A (en) 1996-05-15 1997-05-15 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960016137A KR100186556B1 (ko) 1996-05-15 1996-05-15 액정표시장치

Publications (2)

Publication Number Publication Date
KR970075975A KR970075975A (ko) 1997-12-10
KR100186556B1 true KR100186556B1 (ko) 1999-05-01

Family

ID=19458724

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960016137A KR100186556B1 (ko) 1996-05-15 1996-05-15 액정표시장치

Country Status (2)

Country Link
US (1) US6040828A (ko)
KR (1) KR100186556B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100984419B1 (ko) 2002-06-27 2010-09-30 가부시키가이샤 히타치세이사쿠쇼 표시제어 구동장치 및 표시 시스템

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100259262B1 (ko) * 1997-12-08 2000-06-15 윤종용 액정표시판넬 인터페이스 장치
JP3993297B2 (ja) * 1998-04-01 2007-10-17 三菱電機株式会社 制御回路
KR19990070226A (ko) * 1998-02-18 1999-09-15 윤종용 표시 장치용 화상 신호 처리 장치 및 이를 이용한 표시 장치
JP3432747B2 (ja) * 1998-07-14 2003-08-04 シャープ株式会社 液晶表示装置の駆動装置および駆動方法
KR100296787B1 (ko) * 1998-11-06 2001-10-26 구본준, 론 위라하디락사 액정표시장치용러쉬커런트방지회로
JP3585749B2 (ja) * 1998-11-20 2004-11-04 シャープ株式会社 半導体装置のシステム構成及びこの半導体装置のシステム構成を用いた液晶表示装置モジュール
KR100330036B1 (ko) * 2000-06-29 2002-03-27 구본준, 론 위라하디락사 액정표시장치 및 그 구동방법
TW583640B (en) * 2003-03-04 2004-04-11 Chunghwa Picture Tubes Ltd Display scan integrated circuit
US7439936B2 (en) * 2004-01-07 2008-10-21 Matsushita Electric Industrial Co., Ltd. Control circuit for displaying the same video simultaneously to two or more panels
TWI262653B (en) * 2004-10-29 2006-09-21 Mediatek Inc Method and apparatus for switching frequency of a system clock
US7342426B2 (en) * 2005-08-31 2008-03-11 Intel Corporation PLL with controlled VCO bias
JP5100993B2 (ja) * 2005-09-09 2012-12-19 ティーピーオー、ホンコン、ホールディング、リミテッド 液晶駆動回路およびこれを有する液晶表示装置
JP4845154B2 (ja) * 2009-04-02 2011-12-28 ルネサスエレクトロニクス株式会社 液晶表示駆動装置および表示システム
CN104766562B (zh) * 2015-04-16 2017-06-16 深圳市华星光电技术有限公司 一种显示面板的驱动方法和驱动系统

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2820336B2 (ja) * 1991-10-22 1998-11-05 シャープ株式会社 アクティブマトリクス型液晶表示装置の駆動方法
JP3582082B2 (ja) * 1992-07-07 2004-10-27 セイコーエプソン株式会社 マトリクス型表示装置，マトリクス型表示制御装置及びマトリクス型表示駆動装置
JP2671772B2 (ja) * 1993-09-06 1997-10-29 日本電気株式会社 液晶ディスプレイとその駆動方法
TW270993B (en) * 1994-02-21 1996-02-21 Hitachi Seisakusyo Kk Matrix liquid crystal display and driving circuit therefor
KR0169354B1 (ko) * 1995-01-11 1999-03-20 김광호 박막 트랜지스터 액정표시장치의 구동장치 및 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100984419B1 (ko) 2002-06-27 2010-09-30 가부시키가이샤 히타치세이사쿠쇼 표시제어 구동장치 및 표시 시스템
KR101002813B1 (ko) 2002-06-27 2010-12-21 가부시키가이샤 히타치세이사쿠쇼 표시제어 구동장치 및 표시 시스템

Also Published As

Publication number Publication date
US6040828A (en) 2000-03-21
KR970075975A (ko) 1997-12-10

Similar Documents

Publication Publication Date Title
KR100186556B1 (ko) 액정표시장치
KR920010445B1 (ko) 표시 제어 장치
KR100236333B1 (ko) 액정표시장치의 데이터 구동 장치 및 구동 방법
JP2002032064A (ja) 液晶表示装置及びその駆動方法
KR970707526A (ko) 화상 표시 장치와 화상 표시 방법과 표시 구동 장치와 이를 이용한 전자기기(Image display device, image display method and dispaly drive device, together with electronic equipment using the same)
KR20080049397A (ko) 평판 패널용 화상 모드 제어기 및 그를 포함한 평판 표시장치
KR100821016B1 (ko) 액정 표시 장치
US7391405B2 (en) Method and apparatus for driving liquid crystal display
KR100690407B1 (ko) 표시장치 및 표시장치용 인터페이스 회로
US6211850B1 (en) Timing generator for driving LCDs
US6281869B1 (en) Display device capable of enlarging and reducing video signal according to display unit
KR960030069A (ko) 액정 표시장치의 실효화면 중앙표시 구동 장치 및 방법
US6469699B2 (en) Sample hold circuit
KR100226814B1 (ko) 액정 표시장치의 구동방법
KR100516059B1 (ko) 액정표시장치 구동에 필요한 제어신호 생성장치
KR101128686B1 (ko) 인버젼 제어 회로
JP2785327B2 (ja) 表示制御装置及びこれを用いる表示装置
KR100220856B1 (ko) 액정표시장치의 구동방법
KR100590915B1 (ko) 액정 표시 장치의 액정 극성 반전 신호 제어 장치
JPH0311474B2 (ko)
KR19980060002A (ko) 액정 표시 장치의 게이트 구동 집적 회로
KR100483533B1 (ko) 액정표시장치의동기신호의발생방법및발생회로
JPH0638149A (ja) Ｌｃｄパネルの駆動回路
KR0124601B1 (ko) 액정 티브이(tft-lcd tv)의 수직동기신호 잡음제거장치
JP2004309961A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20141124

Year of fee payment: 17

EXPY Expiration of term