KR920010445B1 - 표시 제어 장치 - Google Patents

표시 제어 장치 Download PDF

Info

Publication number
KR920010445B1
KR920010445B1 KR1019840008345A KR840008345A KR920010445B1 KR 920010445 B1 KR920010445 B1 KR 920010445B1 KR 1019840008345 A KR1019840008345 A KR 1019840008345A KR 840008345 A KR840008345 A KR 840008345A KR 920010445 B1 KR920010445 B1 KR 920010445B1
Authority
KR
South Korea
Prior art keywords
generating
signal
timing
display
display control
Prior art date
Application number
KR1019840008345A
Other languages
English (en)
Other versions
KR850004672A (ko
Inventor
히로시 다께다
시게아끼 요시다
고요 가쯔라
Original Assignee
가부시끼가이샤 히다찌세이사꾸쇼
미다 가쓰시게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 히다찌세이사꾸쇼, 미다 가쓰시게 filed Critical 가부시끼가이샤 히다찌세이사꾸쇼
Publication of KR850004672A publication Critical patent/KR850004672A/ko
Application granted granted Critical
Publication of KR920010445B1 publication Critical patent/KR920010445B1/ko
Priority to KR1019930004400A priority Critical patent/KR930005808B1/ko
Priority to KR1019930004399A priority patent/KR930005811B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/153—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/12—Synchronisation between the display unit and other units, e.g. other display units, video-disc players

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

내용 없음.

Description

표시 제어 장치
제1도는 본 발명에 관한 표시 제어 장치의 1실시예의 주요부를 도시한 회로도.
제2도는 제1도에 도시한 장치의 동작예를 도시한 타이밍 차트.
제3도는 본 발명에 관한 표시 제어 장치의 사용예를 도시한 회로 블럭도.
제4도는 본 발명의 다른 실시예를 도시한 회로도.
제5도는 제4도의 위상차 검출 회로의 구체적인 회로블럭도.
제6도 및 제7도는 제5도에 도시한 회로의 동작상태를 도시한 타이밍 차트.
* 도면의 주요부분에 대한 부호의 설명
10,10A,10B : 표시제어장치(CRTC)
12 : 인터레이스 제어회로 14 : 펄스 절단회로
16 : 단자 전환회로 20 : 어드레스 발생회로
21 : 제어회로
30,30A,30B : 기억장치(재생 메모리 또는 VRAM)
32,32A,32B : 병렬/직렬 변환회로(P/S 변환회로)
40 : 비디오 제어기 50 : CRT 표시 장치
60 : 텔레비젼 시스템 62 : 위상차 검출회로
65 : 기본 클럭 발생회로 100 : 컴퓨터 시스템
AB : 어드레스 버스 DB : 데이타 버스
C0: 액세스 타이밍 검출 카운터 C1: 제1의 주사 카운터
C2: 제2의 주사 카운터 CP0,CP1,CP2: 데이타 비교회로
G1,G11: AND게이트회로
D0: 액세스 타이밍 검출 카운터의 카운터 내용
D1: 제1의 주사 카운터의 카운트 내용
D2: 제2의 주사 카운터의 카운트 내용 R0,R1,R2: 비교 기준치
R4: 전환 제어신호 Ad : 어드레스 데이타
CE : 액세스 제어신호 Hs,Hst : 수평 동기 신호
Vs,Vst : 수직 동기 신호 Ex : 외부 동기 신호
ø : 기본클럭 Sa,Sb,Sab : 화상신호
Ta : 액세스 주기 Th : 수평동기주기
Tv : 필드기간 Ts : 외부 동기 신호의 주기
CR : 클리어 신호
본 발명은 표시 기술, 특히 디지탈 화상정보를 표시할 때의 제어 장치에 적용해서 유효한 기술에 관한 것으로, 예를들면 CRT(브라운관 표시장치) 표시 장치의 표시 제어 장치에 이용해서 유효한 기술에 관한 것이다.
예를들면, 컴퓨터에 의해 기억장치에 라이트된 화상정보를 CRT 표시 장치에 표시하기 위해서는 화상정보를 리드하기 위한 기억장치를 액세스함과 동시에 그 액세스간격에 따른 동기 신호를 형성할 필요가 있다. 이와 같은 일련의 처리 동작을, 예를 들면 컴퓨터 시스템의 CPU(중앙처리장치)가 실행하고 있었으므로 그 CPU의 타스크가 커지게 되어 시스템 전체의 처리 능력이 매우 저하하여 버린다. 그래서, 상술한 처리 동작, 즉 기억장치의 관리 및 동기 신호의 형성등을 독립하여 실행하는 전용의 표시 제어 장치가 앞서의 본 발명자들에 의해서 제안되었다((주) 히다찌제의 표시 제어 장치 모델 HD-6845, HD-68A45, HD-6845S 등).
이 표시 제어 장치는, 소위 CRTC 등으로도 불리어지며, 기억장치에 기억된 화상정보를 수평 주사선과 수직 프레임에 의해서 표시화면을 구성하는 주사방식의 표시 장치에 표시하기 위해서 상기 기억장치의 액세스 타이밍에 따른 주기로 진행하고 또한 카운트 내용이 주기적으로 순환하는 주사 카운터를 구비하고, 이 주사 카운터의 카운트 내용에 따라서 형성된 어드레스 데이타에 의해서 상기 기억장치를 액세스함과 동시에 이 주사 카운터의 카운트 내용에 따라서 수평 동기 신호 및 수직 동기 신호를 각각으로 발생하는 기능을 갖는다. 이 CRTC는 반도체 집적회로화되고, 예를들면 CPU의 시스템 버스에 주변장치로서 접속되어 사용된다. 이것에 의해 CPU는 번로운 표시 제어를 위한 타스크에서 하드웨어적이나 소프트웨어적으로도 해방되어 시스템 전체의 처리 능력을 향상시킬 수가 있다.
본 발명자는 상기 CRTC를 여러개 사용하여 각 CRTC에 의해서 관리되는 각각의 기억장치에 기억된 화상정보를 1개의 표시화면에 겹쳐서 표시하는 것을 검토하였다. 그러나, 이것을 실행하기 위해서는 각 CRTC에 부여하는 기본 클럭을 동일하게 하는 것만으로는 불충분하다는 것이 본 발명자에 의해서 명확하게 되었다. 즉, CRTC에서는, 예를들면 CRT 표시장치에 표시하기 위해서 수평 동기 신호 및 수직 동기 신호를 형성한다. 이 동기 신호는 외부에서 부여되는 기본 클럭을 카운트하는 주사 카운터에 의해 발생된다. 여기서 여러개의 CRTC가 각각 같은 기본 클럭을 기준으로 해서 서로 같은 주기신호를 발생하여도 그 동시 신호의 상호 위상이 반드시 일치한다고는 말할 수 없다. 예를들면 어느 1개의 CRTC내의 주사 카운터의 카운트 내용이 다른 CRTC의 카운트 내용과 일단 다르면, 그 다른 상태가 동기 신호의 위상차로 나타나서 그후 그 상태는 수정되는 일없이 그대로 계속된다. 그 결과, 중첩된 화상의 위치관계가 붕괴되거나 또는 동기가 붕괴되게 된다는 문제점이 있었다.
본 발명의 목적은 여러개의 CRTC에 의해서 각각으로 관리되는 여러개의 화상정보를 서로 일정한 위치관계를 유지하면서 1개의 표시화면에 겹쳐서 표시시킬 수 있도록 한 표시 기술을 제공하는 것이다.
본 발명의 다른 목적은 텔레비젼 시스템과 같이 독립한 동기 신호계를 갖는 표시 시스템으로 표시되는 화상정보와 CRTC에 의해서 관리되는 화상정보를 서로 일정한 위치 관계를 유지하면서 1개의 표시 화면에 겹쳐서 표시시킬 수 있도록 한 표시 기술을 제공하는 것이다.
본 발명의 상기 및 그외의 목적과 새로운 특징에 대해서는 본 명세서의 기술 및 첨부도면에서 명확하게 될 것이다.
본 출원에서 개시되는 발명중 대표적인 것의 개요를 간단하게 설명하면 다음과 같다.
즉, CRTC내에서 동기 신호를 발생하기 위해 마련한 주기 카운터의 카운트 내용을 외부에서의 신호에 의해서 강제적으로 일정한 내용으로 초기화하는 것에 의해 CRTC내의 동기 신호와 외부의 동기 신호사이의 위상차를 주기적으로 또는 적당하게 수정하는 것에 의해 여러개의 화상정보를 서로의 위치관계를 유지하면서 중첩시켜서 표시시킬 수 있도록 하는 것에 특징이 있다.
다음에 본 발명의 대표적인 실시예를 도면을 참조하면서 설명한다. 그리고 도면에서 동일 또는 상당한 부분은 동일 부호로써 표시한다.
제1도에서 표시 제어 장치(10)은 소위 CRTC라고도 불리어지는 것으로써, 먼저 그 개요를 설명하면, 기억장치에 기억된 화상정보를 수평 주사선과 수직 프레임에 의해서 표시화면을 구성하는 주사 방식의 표시 장치에 표시하기 위해서 상기 기억장치의 액세스 타이밍에 따른 주기로 진행하고, 또한 카운트 내용이 주기적으로 순환하는 주사 카운터 C1,C2를 구비한 것이다. 이 주사 카운터 C1,C2의 카운트 내용 D1,D2에 따라서 형성되는 어드레스 데이타 Ad에 의해서 상기 기억장치를 액세스한다. 이와 함께, 이 주사 카운트 C1,C2의 카운트 내용 D1,D2에 따라서 수평 동기 신호 Hs 및 수직 동기 신호 Vs를 각각에 발생한다. 그리고, 상기 주사 카운터 C1,C2의 내용이 외부에서 부여되는 신호 Ex에 의해서 일정한 값으로 초기화되도록 되어 있다.
그외에, 상기 표시 제어 장치(10)은 반도체 집적회로화(LSI화)되어 다음에 제3도에서 상세하게 설명하는 바와 같이, 예를들면 CPU의 시스템 버스에 주변 장치로서 접속되어 사용되도록 구성된다. 상기 표시 장치 로서는 인터레이스(비월)주사 방식의 CRT 표시 장치가 사용된다. 또, 상기 기억장치는 재생 메모리 또는 비디오 RAM(VRAM) 등으로 불리우는 통상의 RAM(랜덤 액세스 메모리)이 사용된다.
제1도에 대해서 더욱 구체적으로 설명하면, 동일 도면에 도시된 장치는 상술한 제1,제2의 주사 카운터 C1,C2이외에 액세스 타이밍 검출 카운터 CO, 데이타 비교회로 CP0,CP1,CP2, 어드레스 발생회로(20), 인터레이스 제어회로(12), 펄스 절단회로(15 ), 단자 전환회로(16), AND게이트 회로 C1등을 갖는다. 또, 외부에서 라이트 가능한 제어 레지스터 군(22)가 마련되고, 이들의 레지스터군에 라이트되는 내용에 따라서 표시 제어 장치(10)의 각종의 동작 모드가 설정 또는 선택되도록 되어 있다. 상기 데이타 비교회로 CP1,CP2의 비교 기준치 R1,R2, 상기 단자 전환회로(16)의 전환 위치를 결정하는 제어 신호 R4등도 상기 제어 레지스터 군(22)에 의해서 설정된다.
제어 회로(21)은 레지스터 군(22)에서 하나의 레지스터를 선택하기 위한 어드레스 레지스터(도시되어 있지 않음)와 제어 신호(예를들면 리드/라이트 신호, 칩 선택 신호 및 어드레스 레지스터 또는 레지스터 군을 선택하는 레지스터 선택신호등)를 받는 입력 제어 단자 CNL, 데이타 입력단자 DB 및 출력단자 CL1∼CLn을 갖고 있다.
제어 레지스터 군(22)는 출력단자 R0∼R4, 출력단자 R0∼R4에 대응하는 여러개의 레지스터, 입력단자 DB에 접속된 쌍방향의 데이타 단자 및 제어 회로(21)의 출력단자 CL1∼CLn에 접속된 제어 신호 입력단자를 갖고 있다.
CRT 표시 장치에서 제어 입력 단자 CNL은 CPU 시스템의 어드레스 버스 라인에 접속되어 있고, 입력 단자 DB는 상기 CPU 시스템의 데이타 버스 라인에 접속되어 있다. 제어 단자 CNL의 제어 신호가 어드레스 레지스터의 라이트 상태(칩 선택신호
Figure kpo00001
는 선택레벨(즉, 저레벨), 레지스터 선택신호 RS는 어드레스 레지스터의 선택 레벨(즉 저레벨), 리드/라이트 신호 R/W는 라이트 레벨(즉 저레벨)일 때 어드레스 레지스터가 선택된다. 이렇게 해서 레지스터 군(22)는 하나의 레지스터를 선택하기 위한 레지스터 선택 데이타가 입력단자 DB를 거쳐서 어드레스 레지스터에 라이트된다. 이 라이트 동작이 완료된 후에 제어신호는 레지스터 군(22)의 라이트 상태로 변환(레지스터 선택신호 RS가 레지스터(22)의 선택 레벨(즉 고레벨)로 변환) 되면, 레지스터 군의 하나의 레지스터가 제어 회로(21)내의 어드레스 레지스터의 내용에 따라 선택된다. 따라서, 제어 데이타가 입력단자 유를 거쳐서 레지스터 군(22)의 지정된 레지스터에 라이트된다. 제어 데이타 R0∼R4는 이와 같은 동작의 반복에 의하여 레지스터 군(22)의 각각의 레지스터에 라이트된다. 펄스 신호 P1의 펄스 기간과 펄스 신호 P2의 펄스 기간은 데이타 R1과 R2에 의하여 결정되므로 표시 장치 패널의 표시 장치의 크기(수평 방향 크기 및 수직 방향 크기)는 데이타 R1과 R2에 의하여 결정된다.
여기서, 우선 표시 제어 장치(10)에는 기본 클럭 ø가 입력된다. 이 기본 클럭 ø는, 예를들면 표시 제어 장치(10)이 접속되는 시스템의 클럭에 동기한 것이다. 이 기본 클럭 ø는 인세스 타이밍 검출 카운터의 CO의 카운트 입력으로 된다. 이 카운터 CO은 상기 기본 클럭 ø에 의해서 진행되고 그 카운트 내용 D0이 데이타 비교회로 CP0의 비교 기준치 R0에 달하면, 리세트되어 초기값(0)에서 카운트를 제개하도록 되어 있다. 즉, 카운트 내용이 D0이 주기적으로 순환하도록 되어 있다. 그리고, 이 순환 주기마다 상기 데이타 비교회로 CP0에서 출력되는 펄스 신호 P0이 화상 데이타를 기억하고 있는 기억장치(RAM)의 액세스 제어 신호 CE로서 외부로 출력된다. 이것에 의해, 상기 기억장치가 일정 주가마다 액세스되고, 각 액세스 타이밍마다 1워드(예를들면 8비트 또는 16비트)분의 화소 정보가 리드된다.
또, 상기 펄스 신호 P0은 제1의 주사 카운터 C1의 카운터 입력으로 된다. 이 카운터 C1은 그 입력 펄스 신호 P0에 의해서 진행되어 그 카운트 내용 D1이 데이타 비교회로 CP1의 비교 기준치 R1에 달하면, 리세트되어 초기값(0)에서 카운트를 제개하도록 되어 있다. 즉, 카운트 내용 D1이 주기적으로 순환하도록 되어 있다. 그리고, 이 순환 주기마다 상기 데이타 비교회로 CP1에서 출력되는 펄스 신호 P1이 인터레이스 제어회로(12)를 거쳐서 CRT 표시 장치의 수평 동기 신호 Hs로서 외부로 출력된다. 이때, 제1의 주사 카운터 C1의 순환 주기는 상기 기억장치에서 1수평 주사분의 화상정보가 리드되는 기간에 해당하는 것으로 한다. 즉, 레지스터의 1주사분의 화상정보가 리드되었을 때에 제1의 주사 카운터 C1의 카운트 내용 D1이 초기값(0)으로 되돌아 가도록 상기 비교 기준치 R1이 설정되어 있다.
상기 제1의 주사 카운터 C1의 순환 주기마다 발생되는 펄스 신호 P1은 제2의 주사 카운터 C2의 카운트 입력으로 된다. 이 카운터 C2는 그 입력 펄스 신호 P1에 의해서 진행되어 그 카운터 내용 D2가 데이타 비교회로 DP2의 비교 기준치 R2에 달하면, 리세트되어 초기값(0)에서 카운트를 제개하도록 되어 있다. 즉, 이 제2의 주사 카운터 C2도 그 카운트 내용 D2가 주기적으로 순환하도록 되어 있다. 그리고, 그 순환 주기마다 상기 데이타 비교회로 CP2에서 출력되는 펄스 신호 P2가 인터레이스 제어회로(12)를 거쳐서 CRT 표시 장치의 수직 동기 신호 Vs로서 외부로 출력된다.
이때, 제2의 주사 카운터 C2의 순환 주기는 상기 기억장치에서 1필드분의 화상정보가 리드되는 기간에 해당하는 것으로 한다. 즉, 표시화면을 구성하는 레지스터의 전체 주사선수의 1/2에 해당하는 화상정보가 리드되었을 때에 제2의 주사 카운터 C2의 카운트 내용 D2가 초기값(0)으로 되돌아가도록 상기 비교 기준치 R2가 설정되어 있다. 그리고, 이 제2의 주사 카운터 C2의 순환 주기가 2번 반복될 때마다 2필드분, 즉 1필드분의 화상정보가 리드되어 CRT 표시 장치에 인터레이스 방식으로 표시되게 된다. 예를들면, 통상의 텔레비젼 방식의 CRT 표시 장치에 표시를 할 때에는 매초 약 60회의 수직 동기 신호 Vs가 만들어지고, 이로 인해 매초 30프레임이 형성된다.
또, 제1,제2의 주사 카운터 C1,C2의 각 카운터 내용 D1,D2는 어드레스 발생회로(20)에 입력된다. 어드레스 발생회로(20)은 그 2개의 카운트 내용 D1,D2에 따라서 상기 기억장치를 액세스하기 위한 어드레스 데이타 Ad를 형성한다. 이로 인해, 상기 기억장치에 기억된 화상정보가 상기 동기 신호 Hs,Vs에 동기해서 리드되게 된다.
상기 인터레이스 제어회로(12)는 소위 비월 주사를 실행하기 위해서 수평 도기 신호 Hs에 더미 레지스터를 삽입하거나 또는 수직 동기 신호 Vs의 위상을 1회마다 1/2수평 주사기간 만큼 어긋나게 하는 주사를 실행한다. 이를 위해서, 인터레이스 제어회로(12)는 홀수째의 필드 기간과 짝수째의 필드 기간을 판별하는 기능을 구비하고 있다. 이 기능은, 예를들면 수직 동기 신호에 의해서 진행되는 2진 플립플롭을 사용해서 간단하게 얻을 수가 있다. 따라서, 상기 인터레이스 제어회로(12)에서는, 예를들면 홀수 필드기간(또는 짝수 필드 기간)만 능동으로 되는 홀수 필드(또는 짝수 필드) 검출신호 Vi를 1프레임마다 얻을 수가 있다.
여기서 AND게이트 회로 G1에 의해서 상기 인터레이스 제어회로(12)에서 얻어지는 홀스 필드 검출신호 Vi와 상기 제2의 주사 카운터 C2의 순환 주기마다 발생되는 펄스 신호 P2의 논리곱을 취하며 홀수째의 수직 동기 신호만이 추출된다. 이와 같이해서 추출되는 홀수째의 수직 동기 신호는 상기 단자 전환회로(16)을 거쳐서 외부 동기 신호 Ex로서 표시 제어 장치(10)의 외부로 출력되도록 되어 있다.
이상, 외부로 동기 신호 Ex를 출력하는 부분에 대해서 설명하였으나, 상기 표시 제어 장치(10)은 또 외부에서의 동기 신호 Ex를 받도록 구성되어 있다. 이 외주에서의 동기 신호 Ex는 외부로 출력하는 상기 신호 Ex와 같으며, 홀수번째(또는 짝수번째)만의 수직 동기 신호이다.
외부로부터의 동기 신호 Ex는 상기 단자 전환회로(16)을 거쳐서 펄스 절단회로(14)에 입력된다. 펄스 절단회로(14)에서는 외부 동기 신호 Ex에서 폭이 좁은 펄스를 절단한다. 그리고, 이 절단된 좁은 폭의 펄스를 각 카운터 C0,C1,C2에 클리어 신호(리세트 신호 또는 초기화 신호) CR로서 분배하도록 되어 있다. 이로 인해, 외부 동기 신호 Ex가 입력되면, 이에 동기해서 각 카운터 C0,C1,C2의 카운트 내용 D0,D1,D2가 일제히 초기화(0으로 리세트)되게 된다. 인터레이스 제어회로내의 2진 플립플롭 FDFF는 펄스 절단회로(14)에서 출력된 리세트 신호 CR에 따라서 그의 초기상태로 초기 설정된다. 이렇게 해서 외부 동기 신호가 CRTC에 입력되면, 카운터 C0∼C2가 초기 상태로 리세트되고, 2진 플립플롭 FDFF가 짝수 필드(또는 홀수 필드)로 되는 초기 상태로 리세트된다.
이 초기화는, 예를들면 상기 외부 동기 신호 Ex가 동일 구성의 표시 제어 장치(10)에서 출력된 것이면, 1필드마다 실행할 수 있다. 따라서, 가령 각 카운터 C0,C1,C2내의 어느 하나에 카운터 에러등이 생겨도 그 에러는 다음의 프레임 기간의 개시시에 자동적으로 수정된다. 이로 인해, 여러개의 표시 제어 장치사이에서의 상호 동기를 확실하게 일치시켜 나갈 수가 있고, 여러개의 기억장치에 기재된 화상정보를 언제나 정확한 위치 관계로 중첩시켜 표시시킬 수 있게 된다. 이 결과, 예를들면 여러개의 화상을 합성해서 복잡 또는 다양한 화상을 구성하는 것도 간단하며 또한 고속으로 실행할 수 있게 된다.
이 실시예에 있어서는 상기 외부 동기 신호 Ex를 외부로 출력 또는 외부에서 입력하는 것이 상기 단자 전환회로(16)의 전환상태에 의해서 결정되도록 되어 있다. 또한, 이 단자 전환회로(16)의 전환상태는 상기 레지스터 군(22)에 의해서 설정되는 제어 신호 R4에 의해서 제어된다. 따라서, 상기 표시 제어 장치(10)을 마스터로써 사용하던가 또는 슬레이브로서 사용할 것인가는 그 사용시에 실행하는 외부에서 상술한 도시되어 있지 않은 레지스터 군으로의 설정조작에 의해 자유로이 선택할 수가 있다. 이와 함께 여러개의 표시 제어 장치를 상호 동기시키기 위한 신호 단자는 단자 1개만으로 끝낼 수 있게 된다.
제2도는 상술한 표시 제어 장치의 동작예를 도시한 타이밍 차트이다.
동일 도면에 있어서 Ta는 기억장치의 액세스 사이클을, Th는 수평 주사기간을, Tv는 필드기간을, 그리고 Ts는 1프레임마다 발생되는 외부 동기 신호 Ex의 주기를 각각 도시한 것이다.
상기의 설명에서는 동기 신호 Ex에 의해 주사 카운터를 주기적으로 초기 설정하는 것에 대하여 설명하였다. 여기서 이러한 초기 설정은 주사 카운터를 0으로 단순하게 리세트하지만, 주사 카운터를 지정된 값의 상태가 되게 강제적으로 만드는 방법도 포함된다. 후자인 경우에는 하나의 CRTC에서 발생된 어드레스 신호가 서로 같거나 또는 서로 다른 기억장치에 기억된 데이타를 표시 장치에 중첩해서 표시하는 다른 CRTC의 어드레스 신호와 같을 필요가 없다.
제3도는 상술한 표시 제어 장치(10)의 사용예를 도시한 것이다.
동일 도면에 나타낸 사용예에서는 2개의 표시 제어 장치(10A),(10B)가 사용되고 있다. 각 표시 제어 장치(10A),(10B)는 각각 컴퓨터 시스템(100)의 어드레스 버스 AB 및 데이타 버스 DBDP 접속되는 것에 의해 그 컴퓨터 시스템(100)의 주변장치로서 동작하도록 되어 있다. 컴퓨터 시스템(100)은, 예를들면 CPU, ROM, RAM 및 I/O 등에 의해서 구성되어 있다. 각 표시 제어 장치(CRC1,CRTC2)(10A),(10B)는 각각 화상정보가 기억되는 기억장치(VRAM)(30A),(30B)를 관리한다. 각 기억장치(30A)(30B)에서 각각으로 리드되는 화상정보는 병렬/직렬 변환회로(P/S변환회로)(32A)(32B)에 의해서 직렬 화상신호 Sa,Sb로 변환된 후, 표시 제어 장치(10A)에서 출력되는 수직 및 수평 동기 신호 Hs,Vs와 함께 비디오 제어기(40)에 입력된다. 비디오 제어기(40)은 그 입력신호에 따라서 CRT 표시 장치(50)의 화상신호 Sab와 동기 신호 Ss를 형성한다. 이로 인해, CRT 표시 장치(50)에는 2개의 기억장치(30A)(30B)에서 리드되는 화상정보 Sa,Sb가 서로 중첩된 상태로 표시된다.
여기서, 2개의 표시 제어 장치(10A),(10B)중 한쪽의 장치(10A)는 1프레임 주기마다 외부로 동기 신호 Ex를 발생하도록 설정되어 있다. 또, 다른쪽의 장치(10B)는 한쪽의 장치(10A)에서 발생되는 외부 동기 신호 Ex를 입력하도록 설정되어 있다. 즉, 표시 제어 장치를 사용할 때 컴퓨터 시스템(100)에 의해서 표시 제어 장치(10A)가 마스터로 되도록 그 내부의 레지스터가 설정되고, 표시 제어 장치(10B)가 슬레이브로 되도록 그 내부의 레지스터가 설정되어 있다. 이로 인해, 한쪽의 표시 제어 장치(10A)가 마스터로서, 또 다른쪽의 표시 제어 장치(10B)가 슬레이브로서 각각 동작하고, 장치(10B)가 장치(10A)에 확실하게 따라서 동기하도록 되어 있다.
제4도는 본 발명의 다른 실시예를 도시한 것이다.
동일 도면에 나타낸 실시예는 상술한 표시 제어 장치(10)을 사용한 것으로서, 텔레비젼 시스템(60)과 같이 독립한 동기 신호계를 갖는 표시 시스템에서 표시되는 화상정보 St와 상기 표시 제어 장치(10)에 의해서 관리되는 화상정보 Sc를 서로 일정한 위치관계를 유지하면서 1개의 CRT 표시 장치(50)에 겹쳐서 표시시킬 수 있도록 한 것이다.
표시 제어 장치(10)에 대해서는 상술한 것과 마찬가지로 기억장치(30)에 기억된 화상정보를 수평 주사선과 수직 프레임에 의해서 표시화면을 구성하는 비월 주사 방식의 표시 장치, 즉 이 경우 CRT 표시 장치(50)에 표시하기 위해서 상기 기억장치(30)의 액세스 타이밍에 따른 주기로 진행되고 또한 카운트 내용이 주기적으로 순환하는 주사 카운터를 갖추고 있다. 그리고, 이 주사 카운터의 카운트 내용에 따라서 형성되는 어드레스 데이타 Ad에 의해서 상기 기억장치(30)을 액세스하도록 구성되어 있다. 또, 주사 카운터의 카운트 내용에 따라서 수평 및 수직 동기 신호를 형성하도록 되어 있다.
텔레비젼 시스템(60)은 텔레비젼 시스템(60)측의 화상정보 St를 독립적으로 형성된 동기 신호 Ss로써 CRT 표시 장치(50)에 표시시킨다.
여기서, 상기 표시 제어 장치(10)은 위상차 검출회로(62), AND게이트 회로 G11및 PLL(위상 동기 루프)(64)등을 사용해서 구성된 기본 클럭 발생회로(65)등과 함께 사용된다.
기본 클럭 발생회로(65)는 텔레비젼 시스템(60)에서 발생되는 수평 동기 신호 Hst에 따라서 상기 표시 제어 장치(10)의 기본 클럭 ø를 형성한다.
표시 제어 장치(10)은 그 기본 클럭 ø에 따라서 상기 기억장치(30)의 액세스 제어 신호 CE, 어드레스 데이타 Ad, 수직 동기 신호 Vs등을 형성한다.
또, 상기 위상차 검출회로(62)는 상기 표시 제어 장치(10)에서 발생되는 수직 동기 신호 Vs와 텔레비젼 시스템(60)에서 발생되는 수직 동기 신호 Vst의 위상차를 검출한다. 이 위상차 검출회로(62)는 제5도에 도시한 바와 같이 플립플롭 DFF1과 DFF2및 NAND게이트 회로 ND, 인버터 IV로 구성된다. 이 플립플롭 DFF1은 외부 수직 동기 신호 Vst와 외부 수평 동기 신호 Hst사이의 위상차를 검출하기 위하여 사용된다.
제6도 및 제7도는 제5도의 회로의 동작의 타이밍 차트이다.
짝수 필드에서 수직 동기 신호 Vst의 리딩에지(시각:t2는 제6a도와 제6b도에 도시한 바와 같이 수평 동기 신호 Hst의 리딩에지(시각:t3)보다 수평 주사기의 반주기 만큼 앞서 있다. 한편, 홀수 필드에서는 신호 Vst의 리딩에지와 신호 Vst의 리딩에지(시각:t6)가 서로 일치한다.
플립플롭 DFF1은 데이타 입력단자 D와 클럭 입력단자 C의 각각의 신호 Vst와 Hst를 입력한다. 따라서, 플립플롭 DFF1의 출력 Q1의 리딩에지(시각:t3은 제6c도에 도시한 바와 같이 짝수 필드에서 신호 Vst에 대하여 반주기 만큼 늦어진다. 한편, 홀수 필드에서는 신호 Q1의 리딩에지와 신호 Vst의 리딩에지가 서로 일치하게 된다.
플립플롭 DFF2의 동작은 플립플롭 DFF1의 동작과 마찬가지이다. 플립플롭 DFF2의 타임차트를 제6d도 내지 제6g도에 도시한다. 시각 t2∼t6까지의 기간은 제6도에 도시한 바와 같이 텔레비젼 시스템(60)의 짝수 필드와 CRTC(10)에 대한 홀수 필드를 표시하고, 출력
Figure kpo00002
는 시각 t4에서 고레벨로 되고, 출력 Q1은 시각 t5에서 저레벨로 된다. 이것에 따라서 인버터 IV의 출력 PD는 시각 t4에서 t5의 기간동안 고레벨로 된다. 이 경우에, AND게이트 회로 G11의 출력 Ex는 외부 신호 Vst가 시각 t4에서 저레벨로 떨어지기 때문에 제6i도에 도시한 바와 같이 저레벨로 유지된다. 시각 t6에서 출력 Q1이 고레벨로 상승하기 때문에 인버터 IV의 출력 PD는 시각 t6에서 다시 고레벨로 상승하고, 출력
Figure kpo00003
는 고레벨인채로 유지된다. 시각 t6에서 외부 신호 Vst가 고레벨로 상승하기 때문에 신호 Ex가 고레벨로 상승한다. 이것에 따라서 카운터 C0∼C2와 플립플롭 FDFF(제1도 참조)가 그들의 초기상태로 리세트된다. 플립플롭 FDFF의 초기상태라 함은 홀수 필드를 의미한다. 이렇게 해서 CRTC(10)의 홀수 필드가 시각 t6에서 텔레비젼 시스템(60)의 홀수 필드와 동기하게 된다.
리세트 동작에 따라서 수평 동기 신호 Hs가 시각 t6에서 하나의 수평 주사기간 H후(시각:t8)에 고레벨로 상승한다(시각 t6에서 하나의 수평 주사기간 H지연된 시각 t7이 아니다). 플립플롭 DFF2의 출력
Figure kpo00004
가 시각 t8에서 저레벨로 하강하기 때문에 출력 Ex도 저레벨로 떨어진다. CRTC(10)의 홀수 필드 또는 짝수 필드가 텔레비젼 시스템(60)의 홀수 필드 또는 짝수 필드와 동기가 될 때, 출력 Ex는 제6i도에 도시한 바와 같이 저레벨로 유지된다.
제7도에 도시한 바와 같이 Vst와 Vs사이의 위상차가 클 경우에는 출력 Ex가 흡수 필드의 신호 Vst에 동기해서 고레벨로 상승한다. 그러므로, CRTC(10)의 카운터와 플립플롭은 시각 t20에서 그들의 초기상태로 리세트된다.
제6도에 도시한 바와 같이 위상차 검출회로(62)에서는 표시 제어 장치(10)에서 발생되는 수직 동기 신호 Vs와 텔레비젼 시스템(60)에서 발생되는 수직 동기 신호 Vst의 위상 검출을 수직 동기 신호 사이의 관계를 비교하면서 실행하고 있다(수직 동기 신호가 홀수번째인가 짝수번째인가를 검출하여 비교를 실행한다). 이로 인해 AND게이트 회로 G11에 의해서 상기 위상차 검출회로(62)의 검출 출력과 상기 표시 제어 장치(10)에서 발생되는 수직 동기 신호 Vs의 논리곱을 취하는 것에 의해 수직 동기 신호 Vst에 동기한 펄스 출력이 얻어진다. 이 펄스 출력을 외부 동기 신호 Ex로서 상기 표시 제어 장치(10)에 부여하는 것에 의해 이 표시 제어 장치(10)내의 각 카운터의 내용의 초기화 타이밍을 텔레비젼 시스템(60)측의 홀수번째(짝수번째)의 수직 동기 신호에 주기적으로 동기시킬 수가 있다.
그리고, 이때의 표시 제어 장치(10)은, 예를들면 컴퓨터 시스템(100)측에서의 명령에 의해 슬레이브로서 동작하도록 사전에 설정되어 있다.
이상과 같이하여 텔레비젼 시스템(60)과 같이 독립의 동기 신호계를 갖는 표시 시스템으로 표시되는 화상정보 St와 상기 표시 제어 장치(10)에 의해서 관리되는 화상정보 Sc를 서로 일정한 위치 관계를 유지하면서 1개의 표시 화면에 겹쳐서 표시시킬 수가 있다.
이상, 본 발명자에 의해서 이루어진 발명을 실시예에 따라서 구체적으로 설명하였으나, 본 발명은 상기 실시예에 한정되는 것은 아니며 그 요지를 이탈하지 않는 범위에서 여러가지로 변경이 가능하다는 것은 말할 것도 없다.
예를들면, 상기 CRT 표시 장치는 액정 표시 장치 또는 플라즈마 표시 장치 등이라도 좋다. 또, 외부 동기 신호 Ex의 간격은 수 프레임마다 또는 그 이상의 임의의 시간간격이라도 좋다.
또한, 이상의 설명에서는 주로 본 발명자에 의해서 이루어진 발명은 그 배경으로 된 이용분야인 CRT 표시 장치의 표시 제어 장치의 동기화 기술에 적용한 경우에 대해서 설명하였으나, 이에 한정되는 것은 아니고, 예를들면 화상정보의 내용을 판단해서 리라이트 등의 지적처리 기능을 갖는 표시 제어 장치의 동기화 기술등에도 적용된다. 적어도 동기 또는 위치 맞춤이 필요로 되는 조건의 것이면 적용할 수 있다.
본 출원에서 개시된 발명중 대표적인 것에 의해 얻을 수 있는 효과를 간단히 설명하면 다음과 같다.
(1) 주사 카운터의 카운트 내용에 따라서 형성되는 어드레스 데이타에 의해서 상기 기억장치를 액세스함과 동시에 그 주사 카운터의 카운트 내용에 따라서 수평 동기 신호 및 수직 동기 신호를 각각 발생하도록 구성하고, 이와 함께 상기 주사 카운터의 카운트 내용이 외부에서 부여되는 신호에 의해서 일정한 값으로 초기화 되도록 한 것에 의해 여러개의 CRTC에 의해서 각각으로 관리되는 여러개의 화상정보를 서로 일정한 위치관계를 유지하면서 1개의 표시 화면에 겹쳐서 표시시킬 수 있는 효과가 얻어진다.
(2) 주사 카운터의 카운트 내용에 따라서 형성되는 어드레스 데이타에 의해서 상기 기억장치를 액세스함과 동시에 이 주사 카운터의 카운트 내용에 따라서 수평 동기 신호 및 수직 동기 신호를 각각에 발생하도록 구성하고, 이와 함께 홀수번째 또는 짝수번째의 어느 한쪽의 수직 동기 신호에 동기하는 신호를 외부로 출력하도록 한 것에 의해 여러개의 CRTC에 의해서 각각으로 관리되는 여러개의 화상정보를 서로 일정한 위치관계를 유지하면서 비월 주사 방식의 표시 장치에 겹쳐서 표시시킬 수 있는 효과가 얻어진다.
(3) 주사 카운터의 카운트 내용에 따라서 형성되는 어드레스 데이타에 의해서 상기 기억장치를 액세스하도록 구성하고, 이와 함께 독립한 동기 신호계를 갖는 비월 주사 방식의 표시 시스템에서 수평 동기 신호 및 수직 동기 신호를 받아 그의 수평 동기 신호에 따라서 상기 기억장치의 액세스 타이밍을 결정하기 위한 클럭을 발생함과 동시에 그 수직 동기 신호에서 홀수번째 또는 짝수번째의 어느 한쪽의 수직 동기 신호에 검출하고, 이 검출된 신호에 따라서 상기 주사 카운터의 내용을 강제적으로 일정한 값으로 초기화하도록 한 것에 의해 텔레비젼 시스템과 같이 독립한 동기 신호계를 갖는 표시 시스템으로 표시되는 화상정보와 CRTC에 의해서 관리되는 화상정보를 서로 일정한 위치관계를 유지하면서 1개의 표시 화면을 겹쳐서 표시시킬 수 있는 효과가 얻어진다.
상기 (1)∼(3)에 의해 여러개의 화상을 합성하여 더욱 복잡 또는 다양한 화상을 간단하고 또한 고속으로 만들 수 있는 상승 효과가 얻어진다.

Claims (38)

  1. 화상 표시가 사전에 설정된 타이밍에 따라 수평 주사선으로 형성된 주사 방식의 화상 장치상에 표시되는 화상 데이타를 리드해서 기억장치를 액세스하는 표시 제어 장치에 있어서, 상기 기억장치로 필요한 액세스 타이밍에 따른 주기로 증가되어 상기 호상 표시 주사 방식의 사전에 설정된 타이밍에 따라서 순환되는 카운트(D1,D2)를 발생하는 주사 카운터 수단(C1,C2), 상기 기억장치를 액세스하기 위해 상기 주사 카운터 수단에 응답해서 순차적인 어드레스(Ad)를 발생하는 어드레스 발생수단(20), 상기 주사 카운터 수단에 응답해서 상기 카운트에 따른 수평 동기 신호(Hs)와 수직 동기 신호(Vs)를 발생하는 타이밍 신호 발생 수단(12), 상기 타이밍 신호 발생 수단에 응답해서 주기적인 동기 신호를 발생하는 동기 신호 발생 수단(G1), 주기적인 동기 신호를 전송 또는 입력하는 제어 단자 수단 및 상기 주기적인 동기 신호를 전송하는 동기 신호 발생 수단 또는 외부로부터 입력된 주기적인 동기 신호에 응답해서 주기적인 초기화를 실행하도록 상기 주사 카운터 수단중의 어느 한쪽에 상기 제어 단자 수단을 접속하는 전환 수단(16)를 포함하는 표시 제어 장치.
  2. 특허청구의 범위 제1항에 있어서, 상기 주사 카운터 수단은 상기 수평 동기 신호를 발생하기 위해 상기 타이밍 신호 발생 수단으로 출력하도록 상기 기억장치로 필요한 액세스 타이밍에 따른 주기를 갖는 클럭 신호에 의해 구동된 제1의 주사 카운터(C1)와 상기 수직 동기 신호를 발생하기 위해 상기 타이밍 신호 발생 수단으로 출력하도록 상기 수평 동기 신호로 구동된 제2의 주사 카운터(C2)로 되는 표시 제어 장치.
  3. 특허청구의 범위 제2항에 있어서, 상기 타이밍 신호 발생 수단(12)은 상기 제1의 주사 카운터의 출력과 사전에 설정된 제1의 값을 비교하고, 상기 비교값이 검출되면 상기 제1의 주사 카운터를 리세트하는 수단과, 상기 제2의 주사 카운터 출력과 사전에 설정된 제2의 값을 비교하고, 그 비교값이 검출되면 상기 제2의 주사 카운터를 리세트하는 수단을 포함하는 표시 제어 장치.
  4. 특허청구의 범위 제3항에 있어서, 또 상기 타이밍 신호 발생 수단에 공급하기 위한 상기 사전에 설정된 제1 및 제2의 값을 나타내는 신호를 저장하는 레지스터 수단(22)를 포함하는 표시 제어 장치.
  5. 특허청구의 범위 제1항에 있어서, 상기 동기 신호 발생 수단은 상기 수직 동기 신호에 동기해서 상기 주기적인 동기 신호를 발생하는 수단(G1) 표시 제어 장치.
  6. 특허청구의 범위 제1항에 있어서, 상기 동기 신호 발생 수단은 상기 수직 동기 신호에 의해 구동되도록 접속된 쌍안정회로(FDFF)와 상기 쌍안정회로의 출력에 응답해서 상기 주기적인 동기 신호를 발생하는 게이트 수단(G1)을 포함하는 표시 제어 장치.
  7. 특허청구의 범위 제6항에 있어서, 또 상기 전환수단을 거쳐서 상기 제어 단자에 입력된 주기적인 동기 신호(Ex)에 응답해서 상기 쌍안정회로를 소정의 상태로 설정하는 수단(14)을 포함하는 표시 제어 장치.
  8. 사전에 선택된 타이밍에 따라 수평 주사선으로 형성된 화상 표시로써 메모리내에 저장된 데이타를 표시장치상에 표시하는 표시 시스템에 있어서, 표시하고자 하는 화상 데이타를 저장하는 메모리 수단, 상기 화상 데이타를 리드해서 상기 메모리 수단을 액세스하는 적어도 제1 및 제2의 표시 제어 장치(10A),(10B)를 포함하고, 상기 제1 및 제2의 표시 제어 장치가 각각 상기 메모리 수단을 액세스하는데 필요한 타이밍에 따른 주기로 진행해서 상기 사전에 선택된 타이밍에 따라서 순환하는 카운터를 발생하는 주사 카운터 수단, 상기 메모리 수단을 액세스하기 위해 상기 주사 카운터 수단에 응답해서 순차적인 어드레스를 발생하는 어드레스 발생 수단, 상기 주사 카운터 수단에 응답해서 상기 카운트에 따른 수평 동기 신호 및 수직 동기 신호를 발생하는 타이밍 신호 발생 수단, 상기 타이밍 신호 발생 수단에 응답해서 주기적인 동기 신호를 발생하는 동기 신호 발생 수단, 상기 주기적인 동기 신호를 전송하거나 상기 다른 표시 제어 장치로부터 주기적인 동기 신호를 받는 제어 단자 수단 및 상기 주기적인 동기 신호를 전송하는 상기 동기 신호 발생 수단 또는 외부로부터 입력된 주기적인 동기 신호에 응답해서 그의 주기적인 초기화를 실행하도록 상기 주사 카운터 수단중의 어느 한쪽에 상기 제어 단자 수단을 선택적으로 접속하는 전환수단을 포함하는 수단, 상기 각각의 제1 및 제2의 표시 제어 장치에 응답해서 상기 메모리 수단에 리드되는 화상 데이타를 동일한 타이밍으로 중첩된 화상으로써 표시하기 위해 상기 메모리 수단에 접속된 표시 수단, 상기 제1의 표시 제어 장치의 제어 단자 수단을 상기 제2의 표시 제어 장치의 제어 단자 수단에 접속해서 상기 제1 및 제2의 표시 제어 장치중의 한쪽에서 발생된 상기 주기적인 동기 신호를 상기 제1 및 제2의 표시 제어 장치의 다른쪽으로 인가하는 동기 제어 수단을 포함하는 표시 시스템.
  9. 특허청구의 범위 제8항에 있어서, 또, 상기 제1 및 제2의 표시 제어 장치중의 한쪽에서 발생된 수평 동기 신호 및 수직 동기 신호를 그의 동작 타이밍을 제어하기 위해서 상기 표시 수단으로 인가하는 수단을 포함하는 표시 시스템.
  10. 특허청구의 범위 제9항에 있어서, 상기 제1 및 제2의 표시 제어 장치에서 상기 주사 카운터 수단은 상기 수평 동기 신호를 발생하기 위해 상기 타이밍 신호 발생 수단으로 출력하도록 상기 기억장치로 필요한 액세스 타이밍에 따른 주기를 갖는 클럭 신호에 의해 구동된 제1의 주사 카운터와 상기 수직 동기 신호를 발생하기 위해 상기 타이밍 신호 발생 수단으로 출력하도록 상기 수평 동기 신호로 구동된 제2의 주사 카운터를 포함하는 표시 시스템.
  11. 특허청구의 범위 제10항에 있어서, 상기 각각의 제1 및 제2의 표시 제어 장치에서 상기 타이밍 신호 발생 수단은 상기 제1의 주사 카운터의 출력과 사전에 설정된 제1의 값을 비교하고, 상기 비교값이 검출되면 상기 제1의 주사 카운터를 리세트하는 수단과, 상기 제2의 주사 카운터의 출력과 사전에 설정된 제2의 값을 비교하고, 그 비교값이 검출되면 상기 제2의 주사 카운터를 리세트하는 수단을 포함하는 표시 시스템.
  12. 특허청구의 범위 제11항에 있어서, 또 상기 각각의 제1 및 제2의 표시 제어 장치에서, 상기 타이밍 신호 발생 수단에 공급하기 위한 상기 사전에 설정된 제1 및 제2의 값을 나타내는 신호를 저장하는 레지스터 수단을 포함하는 표시 시스템.
  13. 특허청구의 범위 제9항에 있어서, 상기 적어도 제1 및 제2의 표시 장치에서 상기 동기 신호 발생 수단은 상기 수직 동기 신호에 따라서 상기 주기적인 동기 신호를 발생하는 수단을 포함하는 표시 시스템.
  14. 특허청구의 범위 제9항에 있어서, 상기 적어도 제1 및 제2의 표시 제어 장치에서 상기 동기 신호 발생 수단은 상기 수직 동기 신호에 의해 구동되도록 접속된 쌍안정회로와 상기 쌍안정회로의 출력에 응답해서 상기 주기적인 동기 신호를 발생하는 게이트 수단을 포함하는 표시 시스템.
  15. 특허청구의 범위 제14항에 있어서, 또 상기 전환수단을 거쳐서 상기 제어 단자 수단에 입력된 주기적인 동기 신호에 응답해서 상기 쌍안정회로를 소정의 상태로 설정하는 수단을 포함하는 표시 시스템.
  16. 사전에 선택된 타이밍에 따라 수평 주사선으로 형성된 화상 표시로써 메모리내에 저장된 데이타를 표시장치상에 표시하는 표시 시스템에 있어서, 표시하고자 하는 화상 데이타를 저장하는 메모리 수단, 상기 메모리 수단에 접속되거나 상기 화상 데이타를 리드하기 위해서 상기 메모리 수단을 액세스하고, 상기 메모리 수단으로 필요한 액세스 타이밍에 따른 주기로 증가되어 사전에 선택된 타이밍에 따라서 순환하는 카운트를 발생하는 주사 카운터 수단, 상기 주사 카운터 수단에 응답해서 상기 메모리 수단을 액세스하기 위해 순차적인 어드레스를 발생하는 어드레스 발생 수단, 상기 주사 카운터 수단에 응답해서 상기 카운트에 따른 수평 동기 신호 및 수직 동기 신호를 발생하는 타이밍 신호 발생 수단, 상기 주기 카운터 수단에 접속해서 상기 주사 카운터 수단을 초기화하도록 주기적인 동기 신호를 입력하는 제어 단자 수단을 갖는 표시 제어 수단, 수평 주사선과 연속 프레임과 함께 비디오 데이타의 타이밍을 동일하게 하는 수평 동기 신호 및 수직 동기 신호로 표시될 수 있는 비디오 신호를 발생하는 비디오 데이타 발생 수단(40), 상기 메모리 수단에서 리드되는 화상 데이타를 상기 비디오 데이타와 함께 중첩시켜서 표시하기 위해 상기 메모리 수단 및 비디오 신호를 공급하기 위해 상기 표시 제어 수단 및 상기 비디오 데이타 발생 수단의 양쪽에서 발생된 상기 수평 및 수직 동기 신호에 대응하는 동기 제어 수단을 포함하는 표시 시스템.
  17. 화상 표시가 사전에 설정된 타이밍에 따라 수평 주사선으로 형성된 화상 표시 주사 방식의 화상 장치상에 표시되는 화상 데이타를 리드해서 기억장치를 액세스하는 표시 제어 장치에 있어서, 상기 기억장치(30)로 필요한 액세스 타이밍에 따른 주기로 증가되어 상기 화상 표시 주사 방식의 사전에 설정된 타이밍에 따라서 반복되는 카운트(D1,D2)를 발생하는 주사 카운터 수단(C1,C2), 상기 기억 장치를 액세스하기 위해 상기 주사 카운터 수단에 응답해서 순차적인 어드레스(Ad)를 발생하는 어드레스 발생수단(20), 상기 주사 카운터 수단에 응답해서 상기 카운트에 따른 수평 동기 신호(Hs) 및 수직 동기 신호(Vs)를 발생하고, 인터레이스 주사를 실행하도록 홀수번째 표시 필드와 짝수번째 표시 필드 사이를 판별하는 수단(FDFF)을 갖는 타이밍 신호 발생 수단(12), 상기 타이밍 신호 발생 수단에 응답해서 주기적인 내부 동기 신호를 발생하는 동기 신호 발생 수단(G1), 수직적인 동기 신호(Ex)를 전송 또는 입력하는 제어 단자 수단, 상기 주기적인 동기 신호를 전송하는 동기 신호 발생 수단 또는 상기 주사 카운터 수단의 주기적인 초기화를 실행하고, 외부로부터 입력된 주기적인 내부 동기 신호에 응답해서 상기 판별수단(FDFF)을 주기적으로 소정의 상태로 설정하도록 상기 주사 카운터 수단 및 상기 판별 수단중의 하나에 상기 제어 단자 수단을 접속하는 전환수단(16)을 포함하는 표시 제어 장치.
  18. 특허청구의 범위 제17항에 있어서, 상기 동기 신호 발생 수단은 상기 판별 수단의 소정의 상태에 응답해서 상기 주기적인 동기 신호를 발생하는 제이트 수단(G1)을 포함하는 표시 제어 장치.
  19. 특허청구의 범위 제18항에 있어서, 상기 게이트 수단(G1)은 상기 타이밍 신호 발생 수단(12)와 상기 판별수단(FDFF)에 접속되어 상기 수직 동기 신호에 따라서 상기 주기적인 동기 신호를 발생하는 표시 제어 장치.
  20. 특허청구의 범위 제3항에 있어서, 상기 주사 카운터 수단은 상기 수평 동기 신호(Hs)를 발생하기 위해 상기 타이밍 신호 발생 수단으로 출력하도록 상기 기억장치로 필요한 액세스 타이밍에 따른 주기를 갖는 클럭신호(PD)에 의해 구동된 제1의 주사 카운터(C1)와 상기 수직 동기 신호(Vs)를 발생하기 위해 상기 타이밍 신호 발생 수단으로 출력하도록 상기 수평 동기 신호(P1)에 대응하는 신호로 구동된 제2의 주사 카운터(C2)를 포함하는 표시 제어 장치.
  21. 특허청구의 범위 제20항에 있어서, 상기 타이밍 신호 발생 수단은 상기 제1의 주사 카운터의 출력과 사전에 설정된 제1의 값을 비교하고, 상기 비교값이 검출되면 상기 제1의 주사 카운터(C1)를 리세트하는 수단과, 상기 제2의 주사 카운터의 출력과 사전에 설정된 제2의 값을 비교하고, 그 비교값이 검출되면 상기 제2의 주사 카운터(C2)를 리세트하는 수단을 포함하는 표시 제어 장치.
  22. 특허청구의 범위 제21항에 있어서, 또 상기 타이밍 신호 발생수단에 공급하기 위한 상기 사전에 설정된 제1 및 제2의 값을 나타내는 신호를 저장하는 레지스터 수단(22)을 포함하는 표시 제어 장치.
  23. 사전에 선택된 타이밍에 따라 수평 주사선으로 형성된 화상 표시로써 메모리내에 저장된 데이타를 표시장치상에 표시하는 표시 시스템에 있어서, 표시하고자 하는 화상 데이타를 저장하는 메모리 수단(30A),(30B), 상기 호상 데이타를 리드해서 상기 메모리 수단을 액세스하는 적어도 제1 및 제2의 표시 제어 장치(10A),(10B)을 포함하고, 상기 제1 및 제2의 표시 제어 장치 각각 (a) 상기 메모리 수단으로 필요한 액세스 타이밍에 따른 주기로 증가되어 사전에 선택된 타이밍에 따라서 반복적인 카운트를 발생하는 주사 카운터 수단(C1),(C2), (b) 상기 메모리 수단을 액세스하기 위해 상기 주사 카운터 수단에 응답해서 순차적인 어드레스(Ad)를 발생하는 어드레스 발생수단(20), (c) 상기 주사 카운터 수단에 응답해서 상기 카운트에 따른 수평 동기 신호(Hs) 및 수직 동기 신호(Vs)를 발생하고, 인터페이스 주사를 실행하도록 짝수번째 표시필드와 홀수번째 표시 필드사이를 판별하는 수단을 갖는 타이밍 신호 발생수단(12), (d) 상기 타이밍 신호 발생 수단에 응답해서 주기적인 동기 신호를 발생하는 동기 신호 발생 수단(G1), (e) 상기 주기적인 동기 신호를 전송하거나 상기 다른 표시 제어 장치로부터 주기적인 동기 신호를 받는 제어 단자 수단, (f) 상기 주기적인 동기 신호를 전송하는 상기 동기 신호 발생 수단 또는 상기 주사 카운터 수단의 주기적인 초기화를 실행하고, 외부로부터 입력된 주기적인 동기 신호에 응답해서 상기 판별 수단을 주기적으로 소정의 상태로 설정하도록 상기 주사 카운터 수단 및 상기 판별 수단중의 하나에 상기 제어 단자 수단을 접속하는 전환 수단을 포함하는 수단, 상기 각각의 제1 및 제2의 표시 제어 장치에 응답해서 상기 메모리 수단에서 리드되는 화상 데이타(Sa),(Sb)를 동일한 타이밍으로 중첩된 화상으로써 표시하기 위해 상기 메모리 수단에 접속된 표시 수단(50), 상기 제1의 표시 제어 장치(10A)의 제어 단자 수단을 상기 제2의 표시 제어 장치의 제어 단자 수단에 계속해서 상기 제1 및 제2의 표시 제어 장치중의 한쪽에서 발생된 상기 주기적인 동기 신호(Ex)를 상기 제1 및 제2의 표시 제어 장치의 다른쪽으로 인가하는 동기 제어 수단을 포함하는 표시 시스템.
  24. 특허청구의 범위 제23항에 있어서, 또, 상기 제1 및 제2의 표시 제어 장치중의 한쪽에서 발생된 수평 동기 신호(Hs) 및 수직 동기 신호(Vs)를 그의 동작 타이밍을 제어하기 위해서 상기 표시 수단으로 인가하는 수단(40)을 포함하는 표시 시스템.
  25. 특허청구의 범위 제24항에 있어서, 상기 적어도 제1 및 제2의 표시 장치에서 상기 동기 신호 발생 수단은 상기 판별 수단의 소정의 상태에 응답해서 상기 주기적인 동기 신호를 발생하는 게이트 수단을 포함하는 표시 시스템.
  26. 특허청구의 범위 제25항에 있어서, 상기 적어도 제1 및 제2의 표시 제어 장치내에서 상기 게이트 수단은 상기 타이밍 신호 발생 수단과 상기 판별 수단에 접속되어 상기 수직 동기 신호에 따라서 상기 주기적인 동기 신호를 발생하는 표시 시스템.
  27. 특허청구의 범위 제26항에 있어서, 상기 각각의 제1 및 제2의 표시 제어 장치에서 상기 주사 카운터 수단은 상기 수평 동기 신호를 발생하기 위해 상기 타이밍 신호 발생 수단으로 출력하도록 상기 메모리 수단으로 필요한 액세스 타이밍에 따른 주기를 갖는 클럭신호에 의해 구동되는 제1의 주사 카운터와 상기 수직 동기 신호를 발생하기 위해 상기 타이밍 신호 발생 수단으로 출력하도록 상기 수평 동기 신호에 대응하는 신호로 구동되는 제2의 주사 카운터를 포함하는 표시 시스템.
  28. 특허청구의 범위 제27항에 있어서, 상기 각각의 제1 및 제2의 표시 제어 장치에서 상기 타이밍 신호 발생 수단은 상기 제1의 주사 카운터의 출력과 사전에 설정된 제1의 값을 비교하고, 상기 비교값이 검출되면 상기 제1의 주사 카운터를 리세트하는 수단과, 상기 제2의 주사 카운터의 출력과 사전에 설정된 제2의 값을 비교하고, 그 비교값이 검출되면 상기 제2의 주사 카운터를 리세트하는 수단을 포함하는 표시 시스템.
  29. 특허청구의 범위 제28항에 있어서, 또 상기 각각의 제1 및 제2의 표시 제어 장치에서 상기 타이밍 신호 발생 수단에 공급하기 위한 상기 사전에 설정된 제1 및 제2의 값을 나타내는 신호를 저장하는 레지스터 수단을 포함하는 표시 시스템.
  30. 화상 데이타를 저장하는 메모리 수단, 상기 메모리 수단에 접속되고 표시 장치를 제어해서 상기 메모리 수단에 화상 데이타를 공급하는 중앙처리장치(CPU), 상기 중앙처리장치 및 상기 메모리 수단에 접속되고, 사전에 선택된 타이밍에 따라 수평 주사선으로 형성된 화상 표시로써 상기 메모리 수단내에 기억된 화상 데이타를 표시 장치상에 표시하는 표시 장치를 포함하는 시스템에 있어서, 상기 표시 시스템은 상기 화상 데이타를 리드해서 상기 메모리 수단을 액세스하는 적어도 제1 및 제2의 표시 제어 장치(10A),(10B)를 포함하고, 상기 제1 및 제2의 표시 제어 장치가 각각 (a) 상기 메모리 수단으로 필요한 액세스 타이밍에 따른 주기로 증가되어 사전에 선택된 타이밍에 따라서 반복적인 카운트를 발생하는 주사 카운터 수단(C1),(C2), (b) 상기 메모리 수단을 액세스하기 위해 상기 주사 카운터 수단에 응답해서 순차적인 어드레스(Ad)를 발생하는 어드레스 발생수단(20), (c) 상기 주사 카운터 수단에 응답해서 상기 카운트에 따른 수평 동기 신호(Hs) 및 수직 동기 신호(Vs)를 발생하고, 인터페이스 주사를 실행하도록 짝수번째 표시 필드와 홀수번째 표시 필드사이를 판별하는 수단을 갖는 타이밍 신호 발생수단(12), (d) 상기 타이밍 신호 발생 수단에 응답해서 주기적인 동기 신호를 발생하는 동기 신호 발생 수단(G1), (e) 상기 주기적인 동기 신호를 전송하거나 상기 다른 표시 제어 장치로부터 주기적인 동기 신호를 받는 제어 단자 수단, (f) 상기 주기적인 동기 신호를 전송하는 상기 동기 신호 발생 수단 또는 상기 주사 카운터 수단의 주기적인 초기화를 실행하고, 외부로부터 입력된 주기적인 동기 신호에 응답해서 상기 판별 수단을 주기적으로 소정의 상태로 설정하도록 상기 주사 카운터 수단 및 상기 판별 수단중의 하나에 상기 제어 단자 수단을 접속하는 전환 수단을 포함하는 수단, 상기 각각의 제1 및 제2의 표시 제어 장치에 응답해서 상기 메모리 수단에서 리드되는 화상 데이타(Sa),(Sb)를 동일한 타이밍으로 중첩된 화상으로써 표시하기 위해 상기 메모리 수단에 접속된 표시 수단(50) 상기 제1의 표시 제어 장치(10A)의 제어 단자 수단을 상기 제2의 표시 제어 장치의 제어 단자 수단에 계속해서 상기 제1 및 제2의 표시 제어 장치중의 한쪽에서 발생된 상기 주기적인 동기 신호(Ex)를 상기 제1 및 제2의 표시 제어 장치의 다른쪽으로 인가하는 동기 제어 수단을 포함하는 표시 시스템.
  31. 화상 표시가 사전에 설정된 타이밍에 따라 수평 주사선으로 형성된 화상 표시 주사 방식의 화상 장치상에 표시되는 화상 데이타를 리드해서 기억장치를 액세스하는 표시 제어 장치에 있어서, 상기 기억장치를 (30)으로 필요한 액세스 타이밍에 따른 주기로 증가되어 상기 화상 표시 주사 방식의 사전에 설정된 타이밍에 따라서 반복되는 카운트(D1),(D2)를 발생하는 주사 카운터 수단(C1),(C2), 상기 기억장치를 액세스하기 위해 상기 주사 카운터 수단에 응답해서 순차적인 어드레스(Ad)를 발생하는 어드레스 발생 수단(20), 상기 주사 카운터 수단에 응답해서 상기 카운터에 따른 수평 동기 신호(Hs) 및 수직 동기 신호(Vs)를 발생하고, 인터페이스 주사를 실행하도록 홀수번째 표시 필드와 짝수번째 표시 필드 사이를 판별하는 수단(FDFF)을 갖는 타이밍 신호 발생 수단(12), 상기 주사 카운터 수단은 상기 수평 동기 신호를 발생하기 위해 상기 타이밍 신호 발생 수단으로 출력하도록 상기 기억장치로 필요한 액세스 타이밍에 따른 주기를 갖는 클럭 신호에 의해 구동된 제1의 주사 카운터와 상기 수직 동기 신호를 발생하기 위해 상기 타이밍 신호 발생 수단으로 출력하도록 상기 수평 동기 신호에 대응하는 신호로 구동된 제2의 주사 카운터를 가지며, 상기 타이밍 신호 발생 수단은 또 상기 제1의 주사 카운터의 출력과 사전에 설정된 제1의 값을 비교하고, 일치가 검출되면 상기 제1의 주사 카운터를 리세트하는 수단과, 상기 제2의 주사 카운터 출력과 사전에 설정된 제2의 값을 비교하고, 일치가 검출되면 제2의 주사 카운터를 리세트하는 수단을 포함하며, 상기 타이밍 신호 발생 수단에 응답해서 주기적인 내부 동기 신호를 발생하는 동기 신호 발생 수단, 상기 주기적인 내부 동기 신호 또는 주기적인 외부 동기 신호를 각각 전송 또는 입력하는 제어 단자 수단, 상기 주기적인 내부 동기 신호를 전송하는 상기 동기 신호 발생 수단 또는 상기 주사 카운터 수단의 주기적인 초기화를 실행하고, 입력된 주기적인 외부 동기 신호에 응답해서 상기 판별 수단을 주기적으로 소정의 상태로 설정하도록 상기 주사 카운터 수단 및 상기 판별 수단중의 하나에 상기 제어 단자 수단을 접속하는 전환 수단, 상기 타이밍 신호 발생 수단 및 데이타를 저장하기 위해 데이타 버스 라인에 접속되는 데이타 단자에 접속되고, 상기 사전에 설정된 제1의 값 및 제2의 값을 나타내는 데이타를 저장하는 제1의 레지스터 수단을 포함하는 데이타 저장 수단 및 상기 데이타 저장 수단 및 상기 데이타 단자에 접속되어 상기 데이타 단자에서 공급된 선택 데이타를 저장하고, 상기 저장된 선택 데이타에 의해 표시된 상기 레지스터 수단내에 상기 데이타 버스 라인에서 소종의 데이타가 저장되도록 상기 저장된 선택 데이타에 따라서 상기 제1 및 제2의 레지스터 수단중의 하나를 표시하는 어드레스 레지스터 수단을 포함하는 표시 제어 장치.
  32. 특허청구의 범위 제31항에 있어서, 상기 데이타 저장 수단은 또, 상기 전환 수단을 제어하기 위해 제어 데이타를 저장하는 제3의 레지스터 수단을 포함하고, 상기 어드레스 레지스터 수단이 상기 제1,제2 및 제3의 레지스터 수단중의 어느 하나를 표시하는 선택 데이타를 저장하는 것에 의해 상기 선택된 레지스터 수단내에 상기 버스라인으로부터 소정의 데이타가 저장되는 표시 제어 장치.
  33. 특허청구의 범위 제32하에 있어서, 상기 동기 신호 발생 수단은 상기 판별 수단의 소정의 상태에 응답해서 상기 주기적인 내부 동기 신호를 발생하는 게이트 수단을 포함하는 표시 제어 장치.
  34. 특허청구의 범위 제33항에 있어서, 상기 게이트 수단은 상기 타이밍 신호 발생 수단 및 상기 판별 수단에 접속되어 상기 수직 동기 신호에 따라서 상기 주기적인 내부 동기 신호를 발생하는 표시 제어 장치.
  35. 화상 데이타를 저장하는 메모리 수단, 상기 메모리 수단에 접속되고 표시 장치를 제어해서 상기 메모리 수단에 화상 데이타를 공급하는 중앙처리장치(CPU), 상기 중앙처리장치 및 상기 메모리 수단에 접속되고, 사전에 선택된 타이밍에 따라 수평 주사선으로 형성된 화상 표시로써 상기 메모리 수단내에 기억된 화상 데이타를 표시 장치상에 표시하는 표시 장치를 포함하는 시스템에 있어서, 상기 표시 시스템은 상기 화상 데이타를 리드해서 상기 메모리 수단을 액세스하는 적어도 제1 및 제2의 표시 제어 장치(10A),(10B)를 포함하고, 상기 제1 및 제2의 표시 제어 장치가 (a) 상기 메모리 수단으로 필요한 액세스 타이밍에 따른 주기로 증가되어 사전에 선택된 상기 표시 시스템의 타이밍에 따라서 반복적인 카운트를 발생하는 주사 카운터 수단, (b) 상기 메모리 수단을 액세스하기 위해 상기 주사 카운터 수단에 순차적인 어드레스(Ad)를 발생하는 어드레스 발생 수단(20), (c) 상기 주사 카운터 수단에 응답해서 상기 카운트에 따른 수평 동기 신호 및 수직 동기 신호를 발생하고, 인터페이스 주사를 실행하도록 홀수번째 표시 필드와 짝수번째 표시 필드사이를 판별하는 수단을 갖는 타이밍 신호 발생수단, 상기 주기 카운터 수단은 상기 수평 동기 신호를 발생하기 위해 상기 타이밍 신호 발생 수단으로 출력하도록 상기 기억장치로 필요한 액세스 타이밍에 따른 주기를 갖는 클럭 신호에 의해 구동된 제1의 주사 카운터와 상기 수직 동기 신호를 발생하기 위해 상기 타이밍 신호 발생 수단으로 출력하도록 상기 수평 동기 신호에 대응하는 신호로 구동된 제2의 주사 카운터를 가지며, 상기 타이밍 신호 발생 수단은 또 상기 제1의 주사 카운터의 출력과 사전에 설정된 제1의 값을 비교하고, 일치가 검출되면 상기 제1의 주사 카운터를 리세트하는 수단과, 상기 제2의 주사 카운터 출력과 사전에 설정된 제2의 값을 비교하고, 일치가 검출되면 상기 제2의 주사 카운터를 리세트하는 수단을 포함하며, (d) 상기 타이밍 신호 발생 수단에 응답해서 주기적인 동기 신호를 발생하는 동기 신호 발생 수단, (e) 상기 주기적인 내부 동기 신호 또는 주기적인 외부 동기 신호를 각각 전송 또는 입력하는 제어 단자 수단, (f) 상기 주기적인 내부 동기 신호를 전송하는 상기 동기 신호 발생 수단 또는 상기 주사 카운터 수단의 주기적인 초기화를 실행하고, 입력된 주기적인 외부 동기 신호에 응답해서 상기 판별 수단을 주기적으로 소정의 상태로 설정하도록 상기 주사 카운터 수단 및 상기 판별 수단중의 하나에 상기 제어 단자 수단을 접속하는 전환 수단, (g) 상기 타이밍 신호 발생 수단 및 데이타를 저장하기 위해 중앙처리장치에 접속되는 데이타 단자에 접속되고, 상기 사전에 설정된 제1의 값 및 제2의 값을 나타내는 데이타를 저장하는 제1의 레지스터 수단을 포함하는 데이타 저장 수단, (h) 상기 데이타 저장 수단 및 상기 데이타 단자에 접속되어 상기 중앙처리장치에서 공급된 선택 데이타를 저장하고, 상기 저장된 선택 데이타에 의해 표시된 상기 레지스터 수단내에 중앙처리장치에서 소정의 데이타가 저장되도록 상기 저장된 선택 데이타에 따라서 상기 제1 및 제2의 레지스터 수단중의 하나를 표시하는 어드레스 레지스터 수단을 각각 포함하는 수단, 상기 각각의 제1 및 제2의 표시 제어 장치에 응답해서 상기 메모리 수단에서 리드되는 화상 데이타를 동일한 타이밍으로 중첩된 화상으로써 표시하기 위해 상기 메모리 수단에 접속된 표시 수단, 상기 제1의 표시 제어 장치의 제어단자 수단을 상기 제2의 표시 제어 장치의 제어 단자 수단에 접속해서 상기 제1 및 제2의 표시 제어 장치중의 한쪽에서 발생된 상기 주기적인 동기 신호를 상기 제1 및 제2의 표시 제어 장치의 다른쪽으로 인가하는 동기 제어 수단을 포함하는 시스템.
  36. 특허청구의 범위 제35항에 있어서, 상기 데이타 기억 수단은 또, 상기 전환 수단을 제어하기 위해 제어 데이타를 기억하는 제3의 레지스터 수단을 포함하고, 상기 어드레스 레지스터 수단은 상기 제1,제2 및 제3의 레지스터 수단중의 어느 하나를 표시하는 선택 데이타를 저장하는 것에 의해 소정의 데이타가 상기 중앙처리장치에 의해 선택된 레지스터 수단내에 저장된 시스템.
  37. 특허청구의 범위 제36항에 있어서, 상기 동기 신호 발생 수단은 상기 판별 수단의 소정의 상태에 응답해서 상기 주기적인 내부 동기 신호를 발생하는 게이트 수단을 포함하는 시스템.
  38. 특허청구의 범위 제37항에 있어서, 상기 게이트 수단은 상기 타이밍 신호 발생 수단 및 상기 판별 수단에 접속되어 상기 수직 동기 신호에 따라서 상기 주기적인 내부 동기 신호를 발생하는 시스템.
KR1019840008345A 1983-12-26 1984-12-25 표시 제어 장치 KR920010445B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019930004400A KR930005808B1 (ko) 1983-12-26 1993-03-22 화상 시스템
KR1019930004399A KR930005811B1 (ko) 1983-12-26 1993-03-22 표시제어장치 및 이를 집적화한 반도체 집적회로장치

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP58243802A JPH0640256B2 (ja) 1983-12-26 1983-12-26 表示制御装置
JP58-243802 1983-12-26
JP84-8345 1984-12-26

Related Child Applications (2)

Application Number Title Priority Date Filing Date
KR1019930004399A Division KR930005811B1 (ko) 1983-12-26 1993-03-22 표시제어장치 및 이를 집적화한 반도체 집적회로장치
KR1019930004400A Division KR930005808B1 (ko) 1983-12-26 1993-03-22 화상 시스템

Publications (2)

Publication Number Publication Date
KR850004672A KR850004672A (ko) 1985-07-25
KR920010445B1 true KR920010445B1 (ko) 1992-11-28

Family

ID=17109158

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019840008345A KR920010445B1 (ko) 1983-12-26 1984-12-25 표시 제어 장치

Country Status (3)

Country Link
US (4) US4720708A (ko)
JP (1) JPH0640256B2 (ko)
KR (1) KR920010445B1 (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0640256B2 (ja) * 1983-12-26 1994-05-25 株式会社日立製作所 表示制御装置
FR2591774B1 (fr) * 1985-11-06 1996-07-12 Canon Kk Systeme de fichier
GB8613153D0 (en) * 1986-05-30 1986-07-02 Int Computers Ltd Data display apparatus
US5717440A (en) * 1986-10-06 1998-02-10 Hitachi, Ltd. Graphic processing having apparatus for outputting FIFO vacant information
US5258750A (en) * 1989-09-21 1993-11-02 New Media Graphics Corporation Color synchronizer and windowing system for use in a video/graphics system
JP3015140B2 (ja) * 1991-05-29 2000-03-06 株式会社日立製作所 表示制御装置
WO1996014119A1 (en) * 1994-11-04 1996-05-17 Catapult Entertainment Method and apparatus for loosely synchronizing closed free-running raster displays
EP0734011A3 (en) * 1995-03-21 1999-01-20 Sun Microsystems, Inc. Field synchronization of independent frame buffers
US5808691A (en) * 1995-12-12 1998-09-15 Cirrus Logic, Inc. Digital carrier synthesis synchronized to a reference signal that is asynchronous with respect to a digital sampling clock
US6195086B1 (en) * 1996-09-12 2001-02-27 Hearme Method and apparatus for loosely synchronizing closed free running raster displays
US6057820A (en) * 1996-10-21 2000-05-02 Spatialight, Inc. Apparatus and method for controlling contrast in a dot-matrix liquid crystal display
US6791518B2 (en) * 1997-04-18 2004-09-14 Fujitsu Display Technologies Corporation Controller and control method for liquid-crystal display panel, and liquid-crystal display device
US6157395A (en) * 1997-05-19 2000-12-05 Hewlett-Packard Company Synchronization of frame buffer swapping in multi-pipeline computer graphics display systems
US6122000A (en) * 1997-06-03 2000-09-19 Hewlett Packard Company Synchronization of left/right channel display and vertical refresh in multi-display stereoscopic computer graphics systems
JP3558118B2 (ja) * 1998-12-22 2004-08-25 関西日本電気株式会社 集積回路装置および平面表示装置
JP4794756B2 (ja) * 2001-06-13 2011-10-19 ローム株式会社 表示駆動装置
JP2003242178A (ja) * 2002-02-20 2003-08-29 Fuji Photo Film Co Ltd フォルダ・アイコン表示制御装置
WO2005065254A2 (en) * 2003-12-31 2005-07-21 Fci Americas Technology, Inc. Electrical power contacts and connectors comprising same
US7724228B2 (en) * 2004-11-29 2010-05-25 Lg Display Co., Ltd. Liquid crystal display device and driving method thereof
US20110043514A1 (en) * 2009-08-24 2011-02-24 ATI Technologies ULC. Method and apparatus for multiple display synchronization
TWI489437B (zh) * 2010-06-02 2015-06-21 Novatek Microelectronics Corp 驅動模組、驅動方法及液晶顯示裝置
US8866825B2 (en) 2010-12-15 2014-10-21 Ati Technologies Ulc Multiple display frame rendering method and apparatus
JP6133718B2 (ja) * 2013-07-17 2017-05-24 株式会社三共 遊技機
JP6133716B2 (ja) * 2013-07-17 2017-05-24 株式会社三共 遊技機
JP6133717B2 (ja) * 2013-07-17 2017-05-24 株式会社三共 遊技機
JP6133715B2 (ja) * 2013-07-17 2017-05-24 株式会社三共 遊技機

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3898377A (en) * 1973-11-23 1975-08-05 Xerox Corp Video mixer
JPS5399826A (en) * 1977-02-14 1978-08-31 Hitachi Ltd Controller for data display
CA1065959A (fr) * 1978-04-13 1979-11-06 Hydro-Quebec Balises incandescentes alimentees par un fil de garde
DE2915488C2 (de) * 1979-04-17 1982-05-19 Nixdorf Computer Ag, 4790 Paderborn Schaltungsanordnung zur Steuerung der Übertragung von Digital-Signalen, insbesondere PCM-Signalen, zwischen Anschlußstellen eines Zeitmultiplex-Fernmeldenetzes, insbesondere PCM-Zeitmultiplex-Fernmeldenetzes
JPS5675784A (en) * 1979-11-22 1981-06-23 Toshiba Corp Processor of video information
US4309700A (en) * 1980-05-22 1982-01-05 Technology Marketing, Inc. Cathode ray tube controller
US4379293A (en) * 1980-07-28 1983-04-05 Honeywell Inc. Transparent addressing for CRT controller
US4455554A (en) * 1980-12-30 1984-06-19 International Business Machines Corporation Proportionality in minature displays
JPS6020755B2 (ja) * 1980-12-26 1985-05-23 松下電器産業株式会社 画面表示装置
JPS57135982A (en) * 1981-02-13 1982-08-21 Matsushita Electric Ind Co Ltd Indicator
US4425581A (en) * 1981-04-17 1984-01-10 Corporation For Public Broadcasting System for overlaying a computer generated video signal on an NTSC video signal
US4495594A (en) * 1981-07-01 1985-01-22 International Business Machines Corporation Synchronization of CRT controller chips
US4437093A (en) * 1981-08-12 1984-03-13 International Business Machines Corporation Apparatus and method for scrolling text and graphic data in selected portions of a graphic display
JPS58208845A (ja) * 1982-05-31 1983-12-05 Toshiba Corp 重ね合せ表示方式
US4434420A (en) * 1982-06-21 1984-02-28 Motorola, Inc. Interline spacing adjustment circuit in a scanning CRT visual display system
US4484187A (en) * 1982-06-25 1984-11-20 At&T Bell Laboratories Video overlay system having interactive color addressing
CA1222063A (en) * 1982-08-24 1987-05-19 Haruki Ishimochi Crt display control system
JPH0640256B2 (ja) * 1983-12-26 1994-05-25 株式会社日立製作所 表示制御装置
JPH05141929A (ja) * 1991-11-18 1993-06-08 Fuji Electric Co Ltd 視覚装置

Also Published As

Publication number Publication date
JPS60135985A (ja) 1985-07-19
JPH0640256B2 (ja) 1994-05-25
KR850004672A (ko) 1985-07-25
US4720708A (en) 1988-01-19
US5606338A (en) 1997-02-25
US4904990A (en) 1990-02-27
US5610622A (en) 1997-03-11

Similar Documents

Publication Publication Date Title
KR920010445B1 (ko) 표시 제어 장치
US5014128A (en) Video interface circuit for displaying capturing and mixing a live video image with computer graphics on a video monitor
US4952923A (en) Display apparatus with image expanding capability
KR100186556B1 (ko) 액정표시장치
US4581611A (en) Character display system
US5029289A (en) Character display system
KR930005808B1 (ko) 화상 시스템
JP2000350168A (ja) 画像信号処理方法および画像信号処理装置
GB2169176A (en) Image display control device
JPS61172484A (ja) ビデオフイ−ルドデコ−ダ
JPS63280581A (ja) 画像表示装置
US6339452B1 (en) Image display device and image displaying method
JP2578996B2 (ja) 液晶表示装置
JPH0820860B2 (ja) 表示制御システム
JPS62153893A (ja) 文字図形表示装置
JPH02187790A (ja) 表示制御装置
JP2658322B2 (ja) 表示制御装置
JPH01118885A (ja) ビデオインターフェイス変換方式
JP2807044B2 (ja) イメージセンサ試験用同期信号発生器
JPS6126869B2 (ko)
KR19990050337A (ko) 분할된 화면 동기 구현 방법 및 장치
JPS5961880A (ja) フイ−ルドメモリ読み出し制御回路
JPH0581113B2 (ko)
JPH0128948B2 (ko)
JPH04186293A (ja) 画像処理システム

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
O035 Opposition [patent]: request for opposition
E701 Decision to grant or registration of patent right
O073 Decision to grant registration after opposition [patent]: decision to grant registration
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20021113

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee