JPS5961880A - フイ−ルドメモリ読み出し制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はフィールドメモリ読み出し制御回路に関し、特
にフィールドメモリに記録されているデー　タをインタ
ーレス走査にょる陰極線管ディスプレイ装置に供給して
動画を表示する場合に用いられるフィールドメモリ読み
出し制御回路に関するものである。

フィールドメモリに記録されているデータをインターレ
ス走査による陰極線管ディスプレイ装置に表示する場合
には、フィールドメモリのメモリアドレスを陰極線管デ
ィスプレイ装置の走査線に同期して順次シフトさせなが
らその内容を読み出して供給している。そして、フィー
ルドメモリに記録されているデータを静止画として表示
する場合には、例えば第１図に示すフィールドメモリの
各番地に記録されているデータを左上（通常はここが「
０」アドレスとなっている。）から順次読み出して表示
する。つまシ、Ｙ方向およびＸ方向のアドレスをｒＹＸ
Ｊとして表わすと、００→０１→０２→・・・Ｏｎ→１
０→１１→１２−１．　ｎ→２０→２１　→２２　→・
＝　２ｎ→・・・ｍｎの順に読み出せば、フィールドメ
モリの全体が静止画として表示されることになる。

これに対して、読み出しのスタートアドレスを「０」か
らではなく、途中から開始すると、静止画の表示位１１
Ｌがずれて表示されることになる。

例えばＹ方向のアドレスを「０」からではなく「４」か
らスタートさせると、アドレスＹＸが４０→４１→４２
→・・・５ｎ→５１→５２→・・・５ｎ・・・の順で読
み出されるために、その表示、ｏターンは第２図に示す
様に上方にずれたものとなる。

従って、Ｙ方向のスタートアドレスを０→１→２→３→
・・・と順次シフトさせると、第３図（ａ）〜（ｃ）に
示す様に表示画面が上方向にスクロールする。つまシ、
フィールドメモリの読み出しスタートアドレスを順次イ
ンクリメントもしくはデクリメントすることによって、
静止画が移動されて動画的な表示が行なえることになる
。そしてこのことは、Ｘ方向についても同様になる。

次に、フィールドメモリの出力信号を光示する陰極線管
表示装置は、一般に奇数フィールドと偶数フィールドを
交互に走査するインターレス走査が行なわれている。従
って、フィールドメモリの読み出しスタートアドレスを
変化させるタイミングによっては、表示画面にちらつき
が生ずる。以下、このちらつきについて説明する。

まず、Ｙ方向のメモリ構成を走査線２本（２フイールド
）で１アドレスつまシｌドツトとし、Ｙ方向のスタート
アドレスに対する変化タイミ査周期毎に１ドツトが更新
されるものとする。

ここで、画面を下方向（スタートアドレスをデクリメン
トする方向）に移動させるに際し、スタートアドレスの
変更タイミングを奇数フィールドにした場合と、偶数フ
ィールドにした場合について考えて見る。インターレス
走査に於いては、最初奇数フィールドの走査線が光シ、
次いで次の偶数フィールドの走査線が光ることになる。

従って、第４図に示すノぐターン（画面の中央部分のみ
にドツト表示を有する）ξターン）を下方向に移動させ
た場合、奇数フィールドに於いてスタートアドレスを変
更すると、第５図（ａ）に示す様に走査線が光る時間的
タイミングが画面の移動方向と一致するために、表示画
面をスムースに移動表示することが出来る。これに対し
て、偶数フィールドに於いてスタートアドレスを変更し
た場合には、第５図（ｂ）に示す様に偶数フィールドの
走査線が光った後に画面が移動する方向（下方向）とは
逆方向の奇数走査線が光ることになる。そして、その後
の偶数フィールドに於いては走査線２本分の間隔があく
ことになる。従って視覚上、表示ノソターンのふちに、
シャッターもしくはライン抜けが生じたようになシ、表
示画面のスムースな移動表示が行なえなくなる。また、
画面を上方に移動させた場合に於いて、奇数フィールド
でスタートアドレスを変更させた場合にも同様な問題示
生ずる。

そして、この問題は、２垂直走査期間に２ドツト分（走
査線４本分）にわたって表示画面を移動させた場合には
、上記現象がよシ著しいものとなる。そして、上述した
説明は最も極端な場合の例であるが、スタートアドレス
の変更を垂直走査に対して非同期に行なった場合にも、
そのタイミングによっては当然同様な問題が生じる。な
お、Ｘ方向についても同様な現象が生ずるわけであるが
、水平走査期間は垂直走査期間に比べてかなシ速いため
に、視覚上あまシ目立たないものとなる。

従って、本発明による目的は、フィールドメモリの記録
内容を上下方向に移動表示する場合に於ける表示画面の
乱れを防止したフィールドメモリ読み出し制御回路を提
供することである。

以下、図面を用いて本発明によるフィールドメモリ読み
出し制御回路を詳細に説明する。

第６図は本発明によるフィールドメモリ読み出し制御回
路の一実施例を示す回路図である。

同図に於いて１は垂直同期信号ＶＳを入力として、フィ
ールドの奇数と偶数を判別するフィールド判別回路、２
はフィールド判別回路２の出力信号を水平同期信号Ｈ８
の発生時にラッチして出力するラッチ回路、３は中央演
算処理装置であって、ファゾー）３ａを介して供給され
る垂直同期信号Ｖ８をインタラシト信号ＩＮＴとしてポ
ートＰ１に入力している。また、この中央演算処理装置
３は、リード信号面およびライト信号厨を発生する出カ
ポ−）Ｐｚ＋Ｐｓを有している。

４は中央演算処理装置３からアドレスバスＡＢを介して
供給されるアドレス信号をデコードすることによシ、ア
ドレスイネーブル信号Ａ、Ｂを発生するデコーダ、５は
リード信号ＲＤとアドレスイネーブル信号τとを入力と
するナントゲート、６はライト信号型とアドレスイネー
ブル信号正とを入力とするナントゲート、７はラッチ回
路２の出力信号を入力とし、かつナントゲート５の出力
によってイネーブルされるレジスタであって、その出力
信号はデータノ々スＤＢを介して中央演算処理装置３に
供給される。８は中央演算処理装置３からデータノ々ス
ＤＢを介して供給されるＹ方向のスタートアドレスをナ
ントゲート６の出力発生時に保持するＹ方向スタートア
ドレスセットレジスタ、９はＹ方向スタートアドレスセ
ットレジスタ８から供給されるスタートアドレスをノξ
ラレルに取り込むとともに、水平同期信号Ｈ８によりカ
ウントするＹ方向表示７ドレスカウンタ、１０はＹ方向
表示アドレスカウンタ９から出力されるＹ方向アドレス
信号ＹＡと図示しないＸ方向表示アドレスカウンタから
供給されるＸ方向アドレス信号ＸＡによってアドレスさ
れるフィールドメモリであって、その読み出し出力信号
は図示しない陰極線管に供給されて表示される。

以下、上記構成によるフィールドメモリ読み出し制御回
路の動作を第７図に示すフローチャー１・を用いてＮ４
ｆ、　ｕＡする。このように４ｆｔｌ成された回路に於
いて、垂直同期信号■Ｓが発生されると、ノアゲート３
ａの出力信号が中央演算処理装置３のボートＰ！にイン
クラット信号ＩＮＴとして供給されるだめに、この中央
演算処理装置３は割シ込みモードとなって、第７図に示
すステップＳＴｌに移行する。ステップＳＴｌに於いて
は、ノ々ツファメモリに蓄えられている前回のＹ方向ス
タートアドレス（現在表示している画面のＹスタートア
ドレス）を中央演算処理装置３内のレジスタに取り込ん
でステップＳＴ２に移行する。

ステップＳＴ２に於いては、新だに外部から供給される
かあるいは前回のＹ方向スタートアドレスをインクリメ
ントもしくはデクリメントして求められた更新Ｙ方向ス
タートアドレスを中央演算処理装置３内のレジスタに取
シ込む。

一方、フィールド判別回路ｌは、垂直同期信号ＶＳを入
力することによシ、現在のラスク表示が奇数フィールド
であるか偶数フィールｒであるかを判別しておシ、その
判別結果を水平同期信号Ｈ３の発生タイミングでラッチ
回路２にラッチしている。そして、ステップＳＴ３に於
いては、上記フィールド判別回路ｌの出力が安定するま
での時間を計時した徒にステップＳＴ４に移行する。ス
テップＳＴ４に於いては、ステップＳＴ１゜ＳＴ２に於
いてレジスタに取シ込まれている前回のＹ方向スタート
アドレスと更新Ｙ方向スタードア）？レス吉を比較する
ことにより、表示画面の移動方向が上方であるか下方で
あるかの判別を行なう。そして、この判別結果が上方で
ある場合に（ｒよ、ステップＳＴ５に移行する。ステッ
プＳＴ５に於いては、中央演算処理装置３がレジスタ７
を指定するアドレス信号を送出することによって、デコ
ーダ４からアドレスイネーブル信号Ａを発生させるとと
もに、出カポ−）　Ｐｔからリード信号ＲＤを発生する
。この結果、上記両イハ号を入力とするナントゲート５
がレジスタ７をイネーブルすることになシ、ラッチ回路
２に保持されているフィールド判別信号がデータノ々ス
ＤＢを介して中央演算処理装置３に取シ込まれて現在の
表示フィールドが奇数であるか偶数であるかの判別が行
なわれる。そして、この判別が偶数であった場合には、
更新Ｙ方向アドレスをステップＳＴ６に於いてノ々ソフ
ァメモリにセーブする。次にステップＳＴ７において東
進Ｙ方向アドレスをＹ方向スタートアドレスセットレジ
スタ８にセットする。このセット動作は、中央演算処理
装置３がＹ方向スタートアドレスセットレジスタ８を指
定するアドレス信号を発することによってデコーダ４か
らアドレスイネーブル信号１を発生させるとともに、こ
れに同期して出カポ−）Ｐ３からライト信号筒を発生す
ることによシ、ナントゲート６から出力を発生させてＹ
方向スタートアドレスセットレジスタ８にイネーブルし
ている。そして、このセット動作が完了すると、リター
ンされて次の割シ込みに備える。一方、Ｙ方向表示アド
レスカウンタ９は、Ｙ方向スタートアドレスセットレジ
スタ８にセットされたデータをスタートアドレスとして
水平同期信号Ｈ８により順次カウントされ、その割数値
がＹ方向アドレス信号ＹＡとしてＸ方向アドレス信号Ｘ
Ａとともにフィールドメモリ１０をアドレスして記録デ
ータの読み出しを実行させる。

一方、ステップＳＴｓに於けるフィールド判別が奇数で
あった場合には、リターンモードとなって次の割シ込み
に備える。ここで、次の垂直同期信号ＶＳによる割シ込
み時には、フィールド判別が必ず偶数となるために、上
述したステップＳＴ、、ＳＴ７を介してリターンされる
。また、ステップＳＴ４に於ける判別結果が下方向であ
った場合には、ステップ８１′８に於いてフィールド判
別を行ない、奇数の場合にはステップＳＴ６に移行し、
偶数の場合にはリターンとなって次の垂直同期信号ＶＳ
による割シ込み時にＹ方向スタートアドレスのセットを
実行する。つまシ、中央演算処理装置３は、画面が上方
に移動している場合には偶数フィールげに於いて更新Ｙ
方向スタートアドレスのセットを行ない、画面が下方向
に移動している場合には奇数フィールドに於いて更新Ｙ
方向スタートアドレスのセットを制御することによって
、表示画面の上述した乱れを防止していることになる。

以上説明した様に一本発明によるフィールドメモリ読み
出し制御回路によれば、フィールドメモリの出力信号を
用いて上下方向に移動する画面を表示する場合に、その
更新Ｙ方向スタートアドレスのセットを画面が上方向へ
移動している場合には偶数フィールドに、また下方向に
移動している場合には奇数フィールドに同期させてセッ
トすることが簡単な構成であシながら容易に行なえるた
めに、表示画面の移動時に生ずる画面の乱れが確実に防
止される優れた効果を有する。

【図面の簡単な説明】

第１図はフィールドメモリのパターン記録例を示す図、
第２図はＹ方向スタートアドレスを変えて読み出した場
合の表示例を示す図、第３図（、）〜（ｃ）はＹ方向ス
タートアドレスをフィールド単位に順次変更した場合の
表示例を示す図、第４図、第５図（、）　、　（ｂ）は
表示画面の移動方向による画面の乱れ発生を説明するた
めの図、第６図は本発明によるフィールドメモリ読み出
し制御回路の一実施例を示す回路図、第７図は第６図に
示す回路の動作を説明するための７０−チャートである
。 １・・・フィールド判別回路、２・・・ラッチ回路、３
・・・中央演算処理装置、４・・・デコーダ、５，６・
・・ナントゲート、７・・・レジスタ、８・・・Ｙ方向
スタートアドレスセットレジスタ、９・・・Ｙ方向表示
アドレスカウンタ、１０・・・フィールドメモリ。 出願人　新日本電気株式会社

Claims (1)

【特許請求の範囲】
1. （１）　　インターレス走査による陰極線管表示装置の
   垂直同期信号を入力として現在表示中の画面が奇数フィ
   ールドであるか偶数フィールドであるかの判別を行なう
   フィールド判別回路と、Ｙ方向のスタートアドレスがセ
   ットされルＹ　方向スタートアドレスセットレジスタと
   、このＹ方向スタートアドレスセットレジスタの出力に
   よりプリセットされかつ前記陰極線管表示装置の水平同
   期信号をｊｌ＠次計数計数Ｙ方向表示アドレスカウンタ
   と、このＹ方向表示アドレスカウンタの計数出力信号に
   よりＹ方向のアドレスが指定されて読み出された記録情
   報が前記陰極線管表示装置に供給されて表示されるフィ
   ールドメモリと、前回のＹ方向スタートアドレスと更新
   されるＹ方向スタートアドレスとを比較して画面の上下
   移動方向を判別し、上方向の移動に対しては前記フィー
   ルド判別回路の判別出力が偶数フィールド時に、また下
   方向の移動に対しては奇数フィールド時に前記Ｙ方向ス
   タートアドレスセットレジスタに更新Ｙ方向スタートア
   ドレスをセットする中央演算処理装置とを備えたことを
   特徴とするフィールドメモリ読み出し制御回路。