JPS6261156B2 - - Google Patents

Description

【発明の詳細な説明】

本発明はラスタ・スキヤン方式のデイスプレイ
装置に係り、特に画面上に映出された任意部分を
任意倍率で拡大表示するに好適な制御回路を有す
るデイスプレイ装置に関するものである。 陰極線管（以下CRTと略称する）を用いたデ
イスプレイ装置は、計算機システムにおける最も
有効なマン・マシン・コミニユケーシヨン手段と
して広く普及している。このようなデイスプレイ
装置は種々の方式が提案されているが、最近はマ
イクロプロセツサを中心にしたラスタ・スキヤン
方式CRTによるものが主流となつている。この
ような方式によるデイスプレイ装置の一般的な構
成を第１図に示す。 すなわち、デイスプレイ装置は、装置全体のデ
ータの流れを制御するマイクロプロセツサ１００
を中心に、そのアドレスバス１１０およびデー
タ・バス１２０を介して、中央処理装置（図示せ
ず）と接続するための回線アダプタ２００、キー
ボードなどの入出力機器を接続するための入出力
アダプタ３００、マイクロプロセツサ１００の動
作を規定する命令群を格納するためのプログラム
メモリ４００、少なくとも１画面分の表示データ
を格納するためのリフレツシユ・メモリ５００、
CRT駆動用の各種タイミングなどデイスプレイ
の動作を制御する種々のタイミングを作り出すた
めのタイミング発生回路６００、およびリフレツ
シユ・メモリ５００の表示データからラスタ上の
映像信号を作り出すためのビデオ発生回路７００
などが接続されている。 リフレツシユ・メモリ５００は、通常第１図の
ようにマイクロプロセツサ１００によるアドレス
バス１１０およびデータバス１２０を介してのデ
ータの出し入れと、タイミング発生回路６００か
らの表示アドレス６１０による表示データ５１０
の読み出しができるデユアルポート構成となつて
おり、その中に記憶されているデータの形によつ
て２種類に大別される。 ひとつは、文字又は単位区画の画素パタンをコ
ード化したデータを記憶し、後続のビデオ発生回
路内に設けた文字又は画素パタン発生回路によつ
て所望のビデオ信号に変換する方式（コードメモ
リ方式）であり、いまひとつは、完全な画像イメ
ージをそつくりそのまま記憶する方式（フルドツ
ト・メモリ方式）である。 いずれの場合もリフレツシユ・メモリ５００の
表示アドレス６１０とビデオ発生回路７００の制
御タイミングなどを制御することによつて画面全
体を拡大することがある程度可能となつてきてい
るが、画面上の一部分が全画面に拡大表示される
ため、他の部分が画面から消失し、拡大した部分
とその他の部分との関連を把握しにくい。又、通
常の画面拡大においては、最小画面をCRTの分
解能にみあつた情報量（ドツト数）に設定してあ
り、拡大した図形は形が大きくなるだけで、情報
量が増える（見えなかつた部分が見えるようにな
る）ことはなかつた。 本発明の目的は、CRTの分解能の限界で表示
できなかつた細部の情報を拡大表示時に表示する
ように改良されたデイスプレイ装置を提供するこ
とである。 CRT管面の分解能以上の図形情報を記憶する
リフレツシユ・メモリを設けると同時に拡大表示
すべき部分を指定する制御レジスタ群（被拡大領
域指定レジスタ）と該被拡大領域を画面上のどこ
に表示すべきかを指定する制御レジスタ群（拡大
領域指定レジスタ）および拡大表示の倍率を指定
する倍率レジスタを設け、該レジスタ類に設定さ
れた制御データに応じてリフレツシユ・メツリの
読み出しアドレスおよびビデオ発生回路の並直変
換タイミングを制御することによつて、画面上の
任意の矩形ブロツクを他の部分に任意の倍率で表
示させる。 次に、本発明を具体的実施例によつてより詳細
に説明する。 第２図に本発明による拡大表示機能を有するデ
イスプレイ装置の全体構成を示す。 すなわち、第１図の従来例に対しタイミング発
生回路６００の出力である表示アドレス６１０お
よびビデオ制御タイミング６２０を拡大表示に適
するよう変換制御するために拡大表示制御回路８
００を付加し、拡大表示に必要な制御パラメータ
をマイクロプロセツサ１００からアドレスバス１
１０及びデータバス１２０を介して設定すること
によつて、拡大表示のための表示アドレス６１
０′およびビデオタイミング６２０′を発生し得る
ようらしている。（その他の第１図と同一番号は
第１図と同じものである。） 第３図にタイミング発生回路６００と本発明に
よる拡大表示制御回路８００のやや詳細な実施例
を示す。 タイミング発生回路６００は通常、１ドツトタ
イミングを規定するクロツク信号６３１を発生す
るドツト・オツシレータ６３０、該クロツク信号
６３１をカウントダウンし文字幅あるいはブロツ
ク幅（ビデオ発生回路７００が並直変換すべき並
列データを受けとるタイミング、以下文字表示を
例として説明する）を規定するロード信号６４１
と、該文字幅周期の文字クロツク６４２とを発生
する文字幅制御回路６４０、該文字クロツク６４
２をカウントダウンし１本のラスタ（走査線上）
の表示文字位置、文字数、水平周期信号の周期、
パルス幅などを制御する水平タイミング制御回路
６５０、該水平制御回路６５０の１ラスタ表示終
了信号をカウントダウンし１行表示あたりのラス
タ・アドレス６６１を出力するラスタ・アドレス
制御回路６００、該ラスタ制御回路６６０の１行
表示終了信号をカウントダウンし１画面の垂直方
向の表示行位置、行数、垂直同期信号の周期、パ
ルス幅などを制御する垂直タイミング制御回路６
７０、該水平タイミング制御回路６５０の水平ア
ドレス信号と、該垂直タイミング制御回路６７０
の垂直アドレス信号とから連続した表示アドレス
６１０を作り出す表示アドレス発生回路６８０か
らなつている。このようなタイミング発生につい
ては、すでに多くの文献で紹介されているのでこ
れ以上の説明は省略する。特に水平タイミング以
降の部分については１個の部品で可能となるLSI
（日立HD46505など）が知られており、このよう
なLSIを使用することによつて容易にタイミング
発生回路６００を実現できるようになつてきてい
る。 さて、本発明による拡大表示制御回路８００
は、アドレスバス１００およびデータバス１２０
を介してマイクロプロセツサ１００からの制御パ
ラメータを受けとるための書き込み制御回路８１
０、タイミング発生回路６００からの表示アドレ
ス６１０を拡大表示用の表示アドレス６１０′に
変換する表示アドレス変換回路８３０、および該
タイミング発生回路６００からのビデオ制御タイ
ミング６２０を拡大表示用のビデオタイミング６
２０′に変換するビデオタイミング変換回路８２
０からなつている。 書き込み制御回路８１０は、アドレスバス１１
０のデコーダ、書き込みタイミング制御回路、デ
ータバス１２０の入力バツフアなどからなるが通
常の書き込み制御回路と同様な構成、機能なので
説明は省略する。 第４図にビデオタイミング変換回路８２０の詳
細な実施例を示す。すなわち、ビデオタイミング
変換回路８２０は、拡大制御レジスタ群８７５の
ひとつである倍率指定レジスタ６２１、ドツトタ
イミング制御回路６２８を構成するドツト倍率判
定回路６２２、ドツトカウンタ６２３、ドツトタ
イミング切換回路６２４、およびブロツクタイミ
ング制御回路６２９を構成するブロツク倍率判定
回路６２５、ブロツクカウンタ６２６、ブロツク
タイミング切換回路６２７からなつている。 倍率指定レジスタ６２１の入力端子Ｄおよびト
リガ端子Ｔには書き込み制御回路８１０からそれ
ぞれデータ８１１およびストローブ信号８１２が
接続されており、マイクロプロセツサ１００から
任意の倍率が設定できるようになつている。 ドツトカウンタ６２３のクロツク入力端子CP
にはドツトクロツク６３１が接続されており、そ
の出力Ｑはドツト倍率判定回路６２２の入力端子
Ｂに接続されている。また、該ドツト倍率判定回
路６２２の入力端子Ａには、倍率指定レジスタ６
２１の出力Ｑすなわち倍率指示信号６２８が接続
されている。然して、該ドツト倍率判定回路６２
２の出力端Ａ＝Ｂは、該ドツトカウンタ６２３の
値が該倍率指定レジスタ６２１の値に等しくなつ
たとき付勢される。該ドツト倍率判定回路６２２
の出力Ａ＝Ｂは、該ドツトカウンタ６２３のリセ
ツト端子Ｒに接続されているので、該ドツトカウ
ンタ６２３は指定された倍率分の１にドツトクロ
ツク６３１をカウントダウンすることになる。 従つてドツトタイミング切換回路６２４で、拡
大表示しない場合のドツトクロツク６３１と、拡
大表示する場合の倍率分の１にカウントダウンさ
れたドツト倍率判定回路６２２の出力Ａ＝Ｂとを
それぞれ入力端子ＡおよびＢに接続し切換端子Ｓ
に拡大指示信号６２９を入力することによつて出
力端子Ｙにドツトクロツク６３１′を得ることが
できる。 全く同様にして、ブロツクタイミング切換回路
６２７の出力端子Ｙに指定倍率に従つて延長され
たブロツク単位のロードタイミング信号６４１′
を得ることができる。 第５図に表示アドレス変換回路８３０の詳細な
実施例を示す。すなわち、表示アドレス変換回路
８３０は拡大制御レジスタ群８７５を構成する被
拡大中心レジスタ８５１、補正定数レジスタ８５
２、拡大開始レジスタ８５３、拡大終了レジスタ
８５４、拡大領域設定回路８７６を構成する拡大
開始切換回路８５６、拡大開始加算回路８５７、
拡大開始アドレスレジスタ８５８、拡大停止補正
回路８５９、拡大停止加算回路８６０、拡大開始
比較回路８６１、拡大停止比較回路８６２、水平
拡大指令フリツプフロツプ８６３、垂直拡大指令
フリツプフロツプ８６４、被拡大領域設定回路８
７７を構成する被拡大開始演算回路８６５、被拡
大開始加算回路８６６、被拡大開始切換回路８６
７、垂直拡大一致検出回路８６８、垂直拡大カウ
ンタ８６９、および拡大アドレス発生回路８７８
を構成する被拡大開始レジスタ８７０、被拡大ア
ドレスカウンタ８７１、表示アドレス切換回路８
７２、リニアアドレス発生回路８７３からなつて
いる。 被拡大中心レジスタ８５１の入力端子Ｄおよび
トリガ端子Ｔには書き込み制御回路８１０からそ
れぞれデータ８１１およびストローブ信号８１２
が接続されており、マイクロプロセツサ１００か
ら拡大すべき領域の中心アドレスEcが設定され
る。同様にして補正定数レジスタ８５２には１ラ
スタ上の表示ブロツク数Bnが、拡大開始レジス
タ８５３には拡大されたデータを表示すべき領域
の左上端のアドレスDsが、また拡大終了レジス
タ８５４には拡大されたデータを表示すべき領域
の右下端のアドレスDeが設定される。 リニア・アドレス発生回路８７３は表示アドレ
ス６１０およびラスタアドレス６６１を受け、ラ
スタ上にリニアにならんだアドレスに変換する回
路である。すなわち、表示アドレス６１０そのも
のがリニアであれば、リニア・アドレス発生回路
８７３では（表示アドレス６１０）＋Bn×（ラス
タ・アドレス６１１）の演算が必要であり、表示
アドレス６１０がＸ，Ｙの２次元アドレスで与え
られる場合はＸ＋BnY＋Bn×（ラスタ・アドレス
６１１）の演算が必要となる。 以下表示アドレス変換回路８３０の詳細な動作
について第６図のような表示例、すなわち第６図
ａに示すように１画面が12ブロツク／ラスタ×12
ラスタ／画面で構成され、その領域Ａが領域Ｂに
２倍の大きさに拡大表示される場合を例にとつて
説明する。このような場合は、各レジスタ８５１
〜８５４に設定される値はEc＝33、Bn＝12、Ds
＝73、De＝138となる。 拡大開始切換回路８５６の一方の入力端子Ａに
は拡大開始レジスタ８５３の出力Ｑが接続され、
もう一方の入力端子Ｂには拡大開始アドレスレジ
スタ８５８の出力Ｑが接続されている。また切換
制御端子Ｓには垂直拡大指令フリツプフロツプ８
６４の出力Ｑが接続されている。従つて、拡大開
始切換回路８５６の出力には垂直拡大開始フリツ
プフロツプ８６４がセツトされるまでは拡大開始
レジスタ８５３の出力が表われ、該フリツプフロ
ツプ８６４がセツトされた後は拡大開始アドレス
レジスタ８５８の出力が表われる。 拡大開始加算回路８５７の一方の入力端子Ａに
は補正定数レジスタ８５２の出力Ｑが接続され、
他方の入力端子Ｂには拡大開始切換回路８５７の
出力Ｙが接続されており、その出力Σには両入力
の和Ａ＋Ｂが得られる。また、該出力Σの出力制
制端子OEには垂直拡大指令フリツプフロツプ８
６４の出力Ｑが接続されている。 拡大開始アドレスレジスタ８５８のデータ入力
端子Ｄは拡大開始加算回路８５７の出力Σが接続
され、トリガ入力端子Ｔには水平同期信号が接続
されており、１ラスタの表示が終了するたびに拡
大開始加算回路８５７の出力がラツチされるよう
になつている。 従つて、拡大開始切換回路８５６の出力Ｙに
は、拡大動作が始まる前は拡大開始レジスタ８５
３の内容Dsがそのまま出力され、拡大動作に入
ると１ラスタ毎にDs＋Bnの値が出力される。す
なわち第６図の例では、拡大開始前はDs＝73が
そのまま出力され、拡大動作に入ると73＋12＝
85，85＋12＝97……と１ラスタ毎に拡大表示を開
始すべき左端のアドレスが出力される。 拡大停止補正回路８５９の一方の入力端Ａには
拡大開始レジスタ８５３の出力Ｑが接続され、他
方の入力端子Ｂには拡大終了レジスタ８５４の出
力Ｑが接続されており、その出力端ＺにはＺ＝
（Ａ−Ｂ）−ｎ×Bn＋１が得られるようになつて
いる。ここでｎは（Ａ−Ｂ）−ｎ×Bnが正となる
最大の整数である。即ち、第６図の例ではＺ＝
（138−73）−５×13＋１＝６となる。 拡大停止加算回路８６０の一方の入力端子Ａに
は拡大開始レジスタ８５３の出力Ｑが接続され、
他方の入力端子Ｂには拡大停止補正回路８５９の
出力Ｚが接続されており、その出力ΣにはΣ＝Ａ
＋Ｂが出力される。 従つて、拡大停止加算回路８６０の出力Σに
は、拡大動作が始まる前はDs＋補正値が出力さ
れ、拡大動作に入ると１ラスタ毎にDs＋Bn＋補
正値が出力される。すなわち第６図の例では拡大
開始直後のラスタではDs＋５＝73＋６＝79が出
力され、以後順に73＋12＋６＝91，85＋12＋６＝
103……と１ラスタ毎に拡大表示を停止すべき右
端のアドレスが出力される。 拡大開取比較回路８６１の一方の入力端子Ａに
は、リニア・アドレス発生回路８７３の出力Ｃが
接続され、他方の入力端子Ｂには拡大開始切換回
路８５６の出力Ｙが接続されており、その出力Ａ
＝Ｂは、両入力が一致したとき付勢される。 また拡大停止比較回路８６２の一方の入力端子
Ａには、リニア・アドレス発生回路８７３の出力
Ｃが接続され、他方の入力端子Ｂには拡大停止加
算回路８６０の出力Σが接続されており、その出
力Ａ＝Ｂは両入力が一致したとき付勢される。 水平拡大指令フリツプフロツプ８６３のセツト
端子Ｓには拡大開始比較回路８６１の出力Ａ＝Ｂ
が接続され、リセツト端子Ｒには拡大停止比較回
路８６２の出力Ａ＝Ｂが接続されている。したが
つて、該フリツプフロツプ８６３は、１ラスタ上
の電子ビームが拡大表示すべき領域に入るときセ
ツトされ、その領域から出るときリセツトされる
ことになる。 垂直拡大指令フリツプフロツプ８６４のセツト
端子Ｓには拡大開始比較回路８６１の出力Ａ＝Ｂ
が接続され、リセツト端子Ｒには垂直同期信号が
接続されている。したがつて、該フリツプフロツ
プ８６４は、１画面のラスタが拡大表示すべき領
域に入るときセツトされ、次の画面が始まるとき
リセツトされることになる。 被拡大開始演算回路８６５の第１の入力端子Ａ
には倍率指定レジスタ６２１（第４図）の出力６
２８が接続され、第２の入力端子Ｂには拡大中心
レジスタ８５１の出力Ｑが接続され、第３の入力
端子Ｃには補正定数レジスタ８５２の出力Ｑが接
続され、最後の第４の入力端子には拡大停止補正
回路８５９の出力Ｚが接続され、その出力Ｘは、

【式】である。ここで

【式】 は

【式】以下で最も大きな整数である。 従つて第６図の例では となる。 被拡大開始加算回路８６６の一方の入力端子Ａ
には被拡大開始レジスタ８７０の出力Ｑが接続さ
れ、他方の入力端子Ｂには補正定数レジスタ８５
２の出力Ｑが接続され、その出力ΣはΣ＝Ａ＋Ｂ
で与えられる。 被拡大開始切換回路８６７の一方の入力端子Ａ
には被拡大開始演算回路８６５の出力Ｘが接続さ
れ、他方の入力端子Ｂには被拡大開始加算回路８
６６の出力Σが接続され、さらに切換制御入力端
子Ｓには垂直拡大指令フリツプフロツプ８６４の
出力Ｑが接続されており、その出力Ｙには拡大動
作が始まる前は入力端子Ａの値が出力され、拡大
動作中は入力端子Ｂ側の値が出力される。 垂直拡大一致検出回路８６８の一方の入力端子
Ａには倍率指定レジスタ６２１（第４図）の出力
６２８が接続され、他方の入力端子Ｂには垂直拡
大カウンタ８６９の出力Ｑが接続されており、そ
の出力Ａ＝Ｂは両入力端子の値が一致したとき付
勢される。 垂直拡大カウンタ８６９のカウント許可端子
CEには垂直拡大指令フリツプフロツプ８６４の
出力Ｑが接続され、クロツクパルス入力端子CP
には水平同期信号が、またリセツト入力端子Ｒに
は垂直拡大一致検出回路８６８の出力Ａ＝Ｂが接
続されており、カウント動作が許可されている間
（すなわち垂直拡大指令フリツプフロツプ８６４
が付勢されている期間）はラスタ数を倍数にひと
しい数だけカウントすることになる。 被拡大開始レジスタ８７０のデータ入力端子Ｄ
には被拡大開始切換回路８６７の出力Ｙが接続さ
れ、一方のトリガ入力端子T₁には垂直同期信号
が、他方のトリガ入力端子T₂には垂直拡大一致
検出回路８６８の出力Ａ＝Ｂが接続されT₁又は
T₂のトリガ入力によりＤ端子の値が出力Ｑとし
てラツチされる。 従つて、被拡大開始レジスタ８７０の出力Ｑと
しては、拡大動作開始直前までは被拡大開始スタ
ードアドレス（第６図の場合２０）がセツトされ
ておりそれ以後２ラスタ毎に３２，４４と更新さ
れることになる。 さらに、被拡大アドレスカウンタ８７１の入力
端子Ｄには被拡大レジスタ８７０の出力Ｑが接続
され、入力データ設定端子LDには水平同期信号
が、クロツク入力端子CPにはブロツク倍率判定
回路６２５（第４図）の出力Ａ＝Ｂであるブロツ
クロード信号６２８′が接続され拡大されたブロ
ツク毎のアドレス更新を行なう。 最後に、表示アドレス切換回路８７２の一方の
入力端子Ａにはリニア・アドレス発生回路８７３
の出力Ｃが接続され、他方の入力端子Ｂには被拡
大アドレスカウンタ８７１の出力Ｑが、切換制御
端子Ｓには水平拡大指令フリツプフロツプ８６３
の出力Ｑが接続されており、該拡大指令フリツプ
フロツプ８６３がリセツトされている間すなわち
通常表示動作中はＡ端子側を出力し、該フリツプ
フロツプ８６３がセツトされている間すなわち拡
大表示動作中はＢ端子側を出力する。 従つて表示アドレス変換回路８３０の出力６１
０′としては、第６図ｂに示すように、第６図ａ
の領域Ａが領域Ｂに拡大されるようなアドレスを
得ることができる。 以上詳細に説明したように、本発明によれば、
拡大表示を必要とする画面上の任意の部分を同じ
画面上の他の部分に任意の倍率で表示させること
が可能となり、被拡大領域にはより詳細な情報を
表示できるため、マン・マシン性が大いに向上す
る。

【図面の簡単な説明】

第１図は、マイクロプロセツサ制御による一般
的なデイスプレイの構成図、第２図は、本発明に
よる拡大表示制御回路を有するデイスプレイの構
成図、第３図は、本発明による拡大表示制御回路
を中心とするやや詳細な構成図、第４図は、本発
明によるビデオタイミング変換回路の詳細な実施
例図、第５図は、本発明による表示アドレス変換
回路の詳細な実施例図、第６図ａ，ｂは、本発明
による拡大表示アドレスの発生状況を説明する画
面アドレスの例を示す図である。 ６００……タイミング発生回路、７００……ビ
デオ発生回路、８００……拡大表示制御回路、８
１０……書き込み制御回路、８２０……ビデオタ
イミング変換回路、８３０……表示アドレス変換
回路。

Claims (1)

1. 【特許請求の範囲】 １ 少なくとも１画面分の表示データを符号化コ
   ード又はビテオパターンとして記憶するリフレツ
   シユメモリ、該リフレツシユメモリの表示データ
   を走査線の移動に応じて読み出し該走査線上に可
   視像として映出するラスター・スキヤン方式の表
   示部を有するデイスプレイ装置において、 拡大表示に必要な倍率、表示画面上に拡大表示
   する拡大領域の少なくとも左上端，右下端のアド
   レス、該拡大領域に表示する拡大される被拡大領
   域の中心のアドレスをマイクロプロセツサから指
   定するための書き込み制御回路、 該書き込み制御回路を介して設定された該指定
   倍率に応じてビデオ信号の基本タイミングを変換
   するビデオ基本タイミング変換回路、 該表示画面上に拡大表示する拡大領域の少なく
   とも左上端，右下端のアドレスを設定する拡大領
   域設定回路、該拡大領域に表示する拡大される被
   拡大領域の中心のアドレスを設定する被拡大領域
   設定回路、該拡大領域に該被拡大領域のアドレス
   を該指定倍率に応じて発生し、該リフレツシユメ
   モリから該表示データを読み出すためのアドレス
   を変換する拡大アドレス発生回路よりなる表示ア
   ドレス変換回路、 を有し、 該リフレツシユメモリに保持するデータの情報
   量を表示部の分解能以上の高密度情報とし、拡大
   表示時に該高密度情報により高密度表示すること
   を特徴とするデイスプレイ装置。