JPH0616238B2 - 表示システム - Google Patents

Description

【発明の詳細な説明】 〔技術分野〕 この発明は、ラスタスキャン方式のＣＲＴ（陰極線管）
ディスプレイ装置の制御技術に関するもので、例えば、
そのスクロール動作に有効な技術に関するものである。

〔背景技術〕

マイクロコンピュータシステムを構成するＣＲＴディス
プレイ装置が(株)日立製作所、１９８２年９月発行の
『SEMICONDUCTOR DATA BOOK ８／１６ビット マイクロ
コンピュータ』のＰ．６６２〜Ｐ．７２１に記載されて
いる。このＣＲＴディスプレイ装置では、ＣＲＴのラス
タスキャンタイミングに同期した各種表示タイミング信
号を形成するＣＲＴ制御装置（例えば、(株)日立製作所
から販売されている商品名『ＨＤ４６５０５』）と、Ｒ
ＡＭ（ランダム・アクセス・メモリ）で構成されたリフ
レッシュメモリと、ドット構成の文字パターン等が書込
まれているパターン発生回路等により、ＣＲＴのラスタ
スキャンタイミングに同期した表示信号を形成するもの
である。すなわち、ＣＲＴの表示画面上に割当てられた
アドレスに対応したアドレスを持つリフレッシュメモリ
を文字情報等をその表示タイミングに同期して読み出
し、上記パターン発生回路により画像データに変換し
て、対応するラスタスキャンタイミングに同期させて出
力するものである。

このＣＲＴ制御装置では、その垂直スクロールをリフレ
ッシュメモリの行単位で行うものであるため、瞬時に１
行分の文字が上又は下に移動するため極めて見づらく、
使用者の目の疲労を大きくするとともに、文字の読み取
りを困難にするという欠点がある。

〔発明の目的〕

この発明の目的は、極めて見易い垂直スクロールを行う
ことのできるＣＲＴ制御装置を提供することにある。

この発明の前記ならびにその他の目的と新規な特徴は、
この明細書の記述および添付図面から明らかになるであ
ろう。

〔発明の概要〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記の通りである。すなわち、ラ
スタアドレス信号の初期値を可変とすることによって、
ラスタ毎の上又は下の移動を行わせることによって、連
続的に文字を移動させるようにするものである。

〔実施例〕

第１図には、この発明に係るＣＲＴディスプレイ装置の
一実施例のブロック図が示されている。

マイクロプロセッサＣＰＵは、データバスＤＡＢ，アド
レスバスＡＤＢを介して以下の各回路ブロックとのデー
タ授受を行い、この実施例では表示のための信号源とし
ての役割を果たす。

ＣＲＴ制御装置ＣＲＴＣは、表示装置ＣＲＴのラスタス
キャンタイミングに同期した各種表示用タイミング信号
を形成する。この実施例では、特に制限されないが、そ
の端子の効率利用化を図るため、後述するリフレッシュ
メモリＲＥＦの行アドレス信号ＭＡを送出する出力端子
の一部をパターン発生回路ＰＧのラスタアドレス信号Ｒ
Ａを送出する出力端子として共通（多重）化している。
上記多重化された信号を分離するため、上記ラスタアド
レス信号ＲＡも送出される信号線には、ラッチ回路ＦＦ
が設けられている。このラッチ回路ＦＦは、特に制限さ
れないが、上記ＣＲＴ制御装置ＣＲＴＣから送出される
水平同期信号Ｈ−ＳＹＮＣをクロック信号として、その
エッジに同期して、ラスタアドレス信号ＲＡを取り込む
ものである。

このＣＲＴ制御装置ＣＲＴＣは、マイクロプロセッサＣ
ＰＵから１画面の表示文字数、同期信号の発生タイミン
グ、１文字の画素構成（垂直方向）、カーソルの方式や
位置などの画面構成の初期値が設定される。

リフレッシュメモリＲＥＦは、ＲＡＭで構成され、表示
装置ＣＲＴの画面上にアドレスに対応したアドレスが割
当られており、文字等を表示する場合には、そのコード
化された文字，記号情報がマイクロプロセッサＣＰＵ等
から書込まれる。

アドレスデコーダＤＣＲは、アドレスバスＡＤＢからの
システムアドレス信号を受けて、上記リフレッシユメモ
リＲＥＦのアドレス信号Ａに変換する。

アドレスセレクタＡＳは、ＣＲＴ制御装置ＣＲＴＣから
のラスタスキャンに同期して形成されたアドレス信号Ｍ
Ａと、上記アドレスデコーダＤＣＲからのアドレス信号
Ａとを選択的にリフレッシュメモリＲＥＦに伝える。す
なわち、表示データを書込む場合には、アドレスデコー
ダＤＣＲ側のアドレス信号Ａを伝え、指定されたアドレ
スにマイクロプロセッサＣＰＵからの文字コード等が書
込まれる。一方、表示動作時には、ＣＲＴ制御装置側に
切り換えられ、上記アドレス信号ＭＡによりラスタスキ
ャンタイミングに同期して順次アドレスが指定される。
上記アドレス信号ＭＡは、横方向の文字アドレス信号と
縦方向の行アドレス信号とにより構成される。

パターン発生回路ＰＧは、ドット構成の文字等の画素信
号を形成するものであり、ＲＯＭ（リード・オンリー・
メモリ）により構成されている。すなわち、リフレッシ
ュメモリＲＥＦからの文字等のコード信号と、ラスタア
ドレス信号ＲＡを受けて、そのラスタに対応した画素信
号を並列的に出力する。

パラレル／シリアル変換回路Ｐ／Ｓは、上記並列的に出
力される画素データを受け、ドットクロック信号ＳＣＬ
Ｋに従ったパルス列（シリアル）信号に変換する。

ビディオ制御回路ＶＣは、上記パルス列信号と、ＣＲＴ
制御回路ＣＲＴＣで形成された同期信号ＳＹＮＣとを受
けて、ディスプレイ装置ＣＲＴへ供給する複合映像信号
を形成する。なお、ディスプレイ装置ＣＲＴとして家庭
用テレビジョン受像機を用いる場合には、ＲＦ変調回路
が設けられる。

タイミング発生回路ＴＭＧは、ＣＲＴ制御装置ＣＲＴＣ
への基本クロック（文字クロック）ＣＬＫ及び上記変換
回路Ｐ／Ｓへのドットクロック（シフトクロック）ＳＣ
ＬＫを形成する。

第２図には、上記ＣＲＴ制御回路ＣＲＴＣの要部一実施
例のブロック図が示されている。

リフレッシュメモリＲＥＦのアドレス信号ＭＡは、上記
クロックＣＬＫを受ける文字カウンタと行カウンタによ
り形成され、切換手段としてのマルチプレクサＭＰＸの
一方の入力に供給される。この実施例の行カウンタは、
ラスタカウンタからのオバーフロー出力を受けて歩進
（インクリメント，ディクリメント）させられるアップ
／ダウンカウンタである。また、パターン発生回路ＰＧ
ラスタアドレス信号ＲＡは、ラスタカウンタにより形成
され、上記マルチプレクサＭＰＸの他方の入力に供給さ
れる。特に制限されないが、マルチプレクサＭＰＸは、
表示タイミング信号ＤＩＳＰによりその切り換えが行わ
れ、共通の外部端子から時系列的に出力される。

また、垂直スクロールをラスタ単位で行うようにするた
め、特に制限されないが、スクロールカウンタ回路が設
けられている。このスクロールカウンタ回路は、特に制
限されないが、垂直同期信号をＶ−ＳＹＮＣを受ける分
周回路の出力信号を計数するアップ／ダウンカウンタで
ある。そして、その計数出力は、特に制限されないが、
最初の有効表示タイミング（画面の右上）に同期して上
記ラスタカウンタに初期値として入力される。なお、こ
の実施例では、特に制限されないが、ラスタカウンタ
は、オーバーフローすると自動的にリセット状態になり
続いて計数動作を行うものである。

次に、この実施例回路の基本的な文字表示動作を第３図
のタイミング図に従って説明する。

クロックＣＬＫは、１文字表示期間を示すタイミング信
号であり、この実施例では、１水平走査期間（総水平文
字数）を４８分割するよう構成されている。水平同期信
号Ｈ−ＳＹＮＣは、上記初期設定により、例えば第３４
文字目から第４１文字目の間に発生する。

また、上記同様な初期設定により、１行当たり第０文字
目から第３１文字目までの３２文字を表示させる場合、
第０文字から第３１文字目の間ロウレベルとなる表示タ
イミング信号▲▼が形成される。

したがって、上記表示タイミング信号▲▼がロ
ウレベルの時、マルチプレクサＭＰＸはリフレッシュメ
モリＲＥＦのアドレス信号ＭＡを伝達して外部端子から
送出するものとし、上記表示タイミング信号▲
▼がハイレベルの時、マルチプレクサＭＰＸはパターン
発生回路のラスタアドレス信号ＲＡを伝達して外部端子
から送出する。

そして、上記第１のラッチ回路ＦＦは、例えば上記水平
同期信号Ｈ−ＳＹＮＣの立ち下がりエッジ（第４１文字
目）により、上記ラスタアドレス信号ＲＡを取り込むも
のとする。このため、上記ラスタカウンタは、これより
前、例えば表示タイミング信号▲▼の立ち上が
り時にそのラスタアドレスを歩進させるように動作させ
ればよい。これにより、次の表示期間においては、その
ラスタアドレス信号がラッチ回路ＦＦに取り込まれてい
るので、そのラスタに対応した画素データを形成するこ
とができる。

この実施例では、リフレッシュメモリのアドレス信号Ｍ
Ａとラスタアドレス信号ＲＡとを共通の端子から供給す
ることができるので、例えば、上記『ＨＤ４６５０５』
においては、ラスタアドレス信号ＲＡ用端子ＲＡ０〜Ｒ
Ａ４の５ピンを削減することができる。

また、この端子ＲＡ０〜ＲＡ４をリフレッシュメモリ用
アドレス信号ＭＡとして用いる場合には、その分リフレ
ッシュメモリＲＥＦの記憶容量を大きくできるから、表
示エリアの拡大を図ることができる。この場合、アドレ
ス信号ＭＡを１ビット増やすと、メモリ容量を２倍にも
拡張できるから、その一部をリフレッシュメモリ拡張用
に用い、残りの端子を利用して、例えば、英数字パター
ン発生回路、カタカナ文字パターン発生回路、グラフィ
ックパターン発生回路等複数種類のパターン発生回路を
用意しておいて、それを選択的に切り換えて１画面上に
これらを混在させて表示する等の表示機能を設けること
もできる。

また、垂直スクロール動作においては、上記ラスタアド
レスの初期値を次々に変更することにより、その行のラ
スタ１本分づつに相当する画素を移動させることができ
る。すなわち、第４Ａ図に示すように、ラスタカウンタ
の初期値を０とした場合には、第１行目に文字“Ａ”の
全部とカーソルとが表示される。そして、上記動作によ
ってラスタカウンタの初期値が２に更新された時には、
第４Ｂ図に示すように、第１行目にはラスタアドレス信
号ＲＡ２から文字表示が開始され、ラスタカウンタのオ
ーバーフローによって行アドレスが歩進されるのでその
行の最後のラスタＲＡ１４には、次の行に表示さていた
文字のラスタＲＡ０のドットが表示される。このように
して、ラスタ単位での垂直スクロールが行われる。この
場合、上記分周回路の分周比を制御するとによって、最
も早いスクロールは、画面１枚ごとにその移動を行うも
のとなる。

〔効 果〕

(1)ラスタカウンタの初期値を連続的に歩進させること
によって、ラスタ単位での垂直スクロールを行うことが
できるから、スムースな垂直スクロールが行われる。こ
れによって、極めて見やすい画面の移動を行うことがで
きるという効果が得られる。

(2)ラスタ単位での垂直スクロールができるため、使用
者の目の疲労を軽減できるとともに、その読み取りが容
易にできるという効果が得られる。

(3)単にラスタカウンタの初期値を可変にするという回
路を付加するだけであるので、比較的簡単な構成によっ
て実現できるという効果が得られる。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、この発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。例えば、上記リフレッ
シュメモリに供給されるアドレス信号とパターン発生回
路に供給するラスタアドレス信号とは、それぞれ独立し
た端子から供給するものであってもよい。

また、ラスタカウンタの初期値の設定は、システムを動
かすソフトウェアすなわちマイクロプロセッサ等により
ＣＲＴ制御装置へ画面構成の設定を行なわせるようなプ
ログラムの手法と同様の手法により行なうものであって
もよい。このようにすれば、スクロール制御の柔軟性が
増すとともに、１つのディスプレイ装置に複数の画面を
表示するときマイクロプロセッサによってラスタカウン
タの初期値を動的に切り換えることで、複数画面を同時
にスクロールさせることができるという効果がある。さ
らに、ラスタ単位での垂直スクロールは、１本づつ行う
ことの他、複数本分を移動させるものであってもよい。

〔利用分野〕

この発明は、ラスタスキャンタイミング方式のＣＲＴ制
御装置として広く利用できるものである。

【図面の簡単な説明】

第１図は、この発明の一実施例を示すブロック図、 第２図は、そのＣＲＴ制御装置の要部一実施例を示すブ
ロック図、 第３図は、その動作を説明するためのタイミング図、 第４Ａ図及び第４Ｂ図は、この発明の垂直スクロール動
作を説明するための表示例を示す図である。 ＣＰＵ……マイクロプロセッサ、ＣＲＴＣ……ＣＲＴ制
御装置、ＤＣＲ……アドレスデコーダ、ＡＳ……アドレ
スセレクタ、ＲＥＦ……リフレッシュメモリ、ＰＧ……
パターン発生回路、ＦＦ……ラッチ回路、Ｐ／Ｓ……パ
ラレル／シリアル変換回路、ＶＣ……ビディオ制御回
路、ＴＭＧ……タイミング発生回路、ＡＤＢ……アドレ
スバス、ＤＡＢ……データバス、ＣＲＴ……ディスプレ
イ装置

Claims (1)

【特許請求の範囲】
1. 【請求項１】ラスタスキャン方式の表示装置と、該表示
   装置に表示されるデータを文字コードで記憶するメモリ
   と、上記文字コードに対応したパターンを発生する表示
   パターン発生回路と、上記表示装置のラスタスキャンタ
   イミングに同期して上記メモリに送出するアドレス信号
   および上記メモリから読み出された信号とともに用いら
   れ上記表示パターン発生回路に送出するラスタアドレス
   信号を形成する表示制御装置と、該表示制御装置に制御
   指令を与えるマイクロプロセッサとを備えた表示システ
   ムにおいて、上記表示制御装置は、 １つの半導体チップ上において形成されることによりモ
   ノリシック半導体集積回路装置化され、１文字表示期間
   を示すタイミング信号によって動作される第１の計数手
   段と、１水平走査期間を示すタイミング信号によって動
   作される第２の計数手段と、この第２の計数手段の出力
   信号によって動作される第３の計数手段と、上記第１の
   計数手段の計数値および第３の計数手段の計数値に基づ
   いて上記アドレス信号を出力する手段と、上記第２の計
   数手段の計数値に基づいて上記ラスタアドレス信号を出
   力する手段とを備え、表示データを文字コードで記憶す
   る上記メモリに送出するアドレス信号と、上記表示パタ
   ーン発生回路に送出するラスタアドレス信号とが、切換
   手段を介して共通の端子より表示期間とそれ以外の期間
   を利用して時分割方式で送出可能に構成されているとと
   もに、上記マイクロプロセッサで上記第２の計数手段の
   初期値を次々と設定することによってラスタごとのスク
   ロールを可能にするアドレス信号を形成するように構成
   されているとともに、 上記表示制御装置と上記表示パターン発生回路との間に
   は、上記表示制御装置から出力される上記ラスタアドレ
   ス信号を上記表示期間以外の期間に取り込んで表示期間
   中これを保持するラッチ手段が接続されてなることを特
   徴とする表示システム。