JPS6021088A - Ｃｒｔ制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 この発明は、ラスタスキャン方式のＣＲＴ　（陰極線管
）ディスプレイ装置の制御技術に関するもので、例えば
、そのスクロール動作に有効な技術に関するものである
。

〔背景技術〕

マイクロコンピュータシステムを構成するＣＲＴディス
プレイ装置が■日立製作所、１９８２年９月発行の「Ｓ
聞ＩＣ０ＮＤＵＣＴＯＲＤＡＴＡ　ＢＯＯＫ　８　／　
１６ビツト　マイクロコンピュータｊのＰ、６６２〜Ｐ
、７２１に記載されている。このＣＲＴディスプレイ装
置では、ＣＲＴのラスタスキャンタイミングに同期した
各種表示タイミング信号を形成するＣＲＴ制御装置（例
えば、■日立製作所から販売されている商品名’ＨＤ４
６５０５Ｊ）と、ＲＡＭ（ランダム・アクセス・メモリ
）で構成されたリフレッシュメモリと、ドツト構成の文
字パターン等が書込まれているパターン発生回路等によ
り、ＣＲＴのラスクスキャンタイミングに同期した表示
信号を形成するものである。すなわち、ＣＲＴの表示画
面上に割当られたアドレスに対応したアドレスを持つリ
フレッシュメモリの文字情報等をその表示タイミングに
同期して読み出し、上記パターン発生回路により画素デ
ータに変換して、対応するラスクスキャンタイミングに
同期させて出力するものである。

このＣＲＴ制御装置では、その垂直スクロールをリフレ
ッシュメモリの行単位で行うものであるため、瞬時に１
行分の文字が上又は下に移動するため極めて見づらく、
使用者の目の疲労を大きくするとともに、文字の読み取
りを困難にするという欠点がある。

〔発明の目的〕

この発明の目的は、極めて見易い垂直スクロールを行う
このできるＣＲＴ制御装置を提供することにある。

この発明の前記ならびにその他の目的と新規な特徴は、
この明細書の記述および添付図面から明らかになるであ
ろう。

〔発明の概要〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記の通りである。

すなわち、ラスクアドレス信号の初期値を可変とするこ
とによって、ラスク毎の上又は下の移動を行わせること
によって、連続的に文字を移動させるようにするもので
ある。

〔実施例〕

第１図には、この発明に係るＣＲＴディスプレイ装置の
一実施例のブロック図が示されている。

マイクロプロセッサＣＰＵは、データバスＤＡＢ、アド
レスバスＡＤＢを介して以下の各回路ブロックとのデー
タ授受を行い、この実施例では表示のための信号源とし
ての役割を果たす。

ＣＲＴ制御装置直重ＴＣは、表示装置ＣＲＴのラスクス
キャンタイミングに同期した各種表示用タイミング信号
を形成する。この実施例では、特に制限されないが、そ
の端子の効率利用化を図るため、後述するリフレッシュ
メモリＲＥＦＯ行アドレス信号ＭＡを送出する出力端子
の一部をパターン発生回路ＰＧのラスクアドレス信号Ｒ
Ａを送出する出力端子として共通（多重）化している。

上記多重化された信号を分離するため、上記ラスクアド
レス信号ＲＡも送出される信号線には、ランチ回路ＦＦ
が設けられている。このランチ回路ＦＦは、特に制限さ
れないが、上記ＣＲＴ制御装置ＣＲＴＣから送出される
水平同期信号Ｈ−３ＹＮＣをクロック信号として、その
エツジに同期して、ラスクアドレス信号ＲＡを取り込む
ものである。

このＣＲＴ制御装置直重ＴＣは、マイクロプロセッサｃ
ｐｕから１画面の表示文字数、同期信号の発生タイミン
グ、１文字の画素構成（垂直方向）、カーソルの方式や
位置などの画面構成の初期値が設定される。

リフレッシュメモリＲＥＦは、ＲＡＭで構成され、表示
装置ＣＲＴの画面上のアドレスに対応したアドレスが割
当られており、文字等を表示する場合には、そのコード
化された文字、記号情報がマイクロプロセッサＣＰＵ等
から書込まれる。

アドレスデコーダＤＣＲは、アドレスバスＡＤＢからの
システムアドレス信号を受けて、上記リフレッシュメモ
リＲＥＦのアドレス信号Ａに変換する。

アドレスセレクタＡｓは、ＣＲＴ制御装置直重ＴＣから
のラスタスキャンに同期して形成されたアドレス信号Ｍ
Ａと、上記アドレスデコーダＤＣＲからのアドレス信号
Ａとを選択的にリフレッシュメモリＲＥＦに伝える。す
なわち、表示データを書込む場合には、アドレスデコー
ダＤＣＲ側のアドレス信号Ａを伝え、指定されたアドレ
スにマイクロプロセッサＣＰＵからの文字コード等が書
込まれる。一方、表示動作時には、ＣＲＴ制御装置側に
切り換えられ、上記アドレス信号ＭＡによりラスクスキ
ャンタイミングに同期して順次アドレスが指定される。

上記アドレス信号ＭＡは、横方向の文字アドレス信号と
縦方向の行アドレス信号とにより構成される。

パターン発生回路ＰＧは、ドツト構成の文字等の画素信
号を形成するものであり、ＲＯＭ　（リード・オンリー
・メモリ）により構成されている。

すなわち、リフレッシュメモリＲＥＦからの文字等のコ
ード信号と、ラスタアドレス信号ＲＡを受けて、そのラ
スタに対応した画素信号を並列的に出力する。

パラレル／シリアル変換回路Ｐ／Ｓは、上記並列的に出
力される画素データを受け、ドツトクロック信号Ｓ　Ｃ
Ｌ　ｌ（に従ったパルス列（シリアル）信号に変換する
。

ビディオ制御回路ＶＣは、上記パルス列信号と、ＣＲＴ
制御回路ＣＲＴＣで形成された同期信号５ＹＮＣとを受
けて、ディスプレイ装置ｃＲＴへ供給する複合映像信号
を形成する。なお、ディスプレイ装置ｃＲＴとして家庭
用テレビジョン受像機を用いる場合には、ＲＦ変目回路
が設けられる。

タイミング発生回路ＴＭＧは、ＣＲＴ制御装置直重ＴＣ
への基本クロック（文字クロック）ＣＬＫ及び上記変換
回路Ｐ／Ｓへのドツトクロック（シフトクロック）ＳＣ
ＬＫを形成する。

第２図には、上記ＣＲＴ制御回路ＣＲＴＣの要部一実施
例のブロック図が示されている。

リフレッシュメモリＲＥ　Ｆのアドレス信号ＭＡは、上
記クロックＣＬ　Ｋを受ける文字カウンタと行カウンタ
により形成され、マルチプレクサＭＰＸの一方の入力に
供給される。この実施例の行カウンタは、ラスタカウン
タからのオバーフロー出力を受けて歩進（インクリメン
ト、ディクリメント）させられるアップ／ダウンカウン
タである。

また、パターン発生回路ＰＣのラスタアドレス信号ＲＡ
は、ラスタカウンタにより形成され、上記マルチプレク
サＭＰＸの他方の入力に供給される。

特に制限されないが、マルチプレクサＭＰＸは、表示タ
イミング信号ＤＩＳＰによりその切り換えが行われ、共
通の外部端子から時系列的に出力される。

また、垂直スクロールをラスタ単位で行うようにするた
め、特に制限されないが、スクロールカウンタ回路が設
＆Ｊられている。このスクロールカウンタ回路は、特に
制限されないが、垂直同期信号を受ける分周回路の出力
信号を計数するアップ／ダウンカウンタである。そし“
Ｃ１その計数出力は、特に制限されないが、最初の有効
表示ター（ｉング（画面の右上）に同期して上記ラスタ
カウンタの初期値としζ入力される。なお、この実施例
では、特に制限されないが、ラスタカウンタは、オーバ
ーフローすると自動的にリセット状態になり続いて計数
動作を行うものである。

次に、この実施例回路の基本的な文字表示動作を第３図
のタイミング図に従っ゛Ｃ説明する。

クロックＣＬＫは、１文字表示期間を示すタイミング信
号であり、この実施例では、１水平走査期間（総水平文
字数）を４８分δりするよう構成されている。水平同期
信号Ｈ−３ＹＮＣは、上記初期設定により、例えば第３
４文字目から第４１文字目の間に発生する。

また、上記同様な初期設定により、１行当たり第０文字
目から第３１文字目までの３２文字を表示させる場合、
第０文字から第３１文字目の間ロウレベルとなる表示タ
イミング信号ＤＩＳＰが形成される。

したがって、上記表示タイミング信号ＤＩＳＰがロウレ
ベルの時、マルチプレクサＭＰＸをリフレッシュメモリ
ＲＥＦのアドレス信号ＭＡを伝達して外部端子から送出
するものとし、上記表示タイミング信号ＤＩＳＰがハイ
レベルの時、マルチプレクサＭＰＸをパターン発生回路
のラスタアドレス信号ＲＡを伝達して外部端子から送出
する。

そして、上記第１のラッチ回路ＦＦは、例えば上記水平
同期信号Ｈ−３ＹＮＣの立ち下がりエツジ（第４１文字
目）により、上記ラスタアドレス信号ＲＡを取り込むも
のとする。このため、上記ラスタカウンタは、これより
前、例えば表示タイミング信号ＤＩＳＰの立ち上がりに
そのラスタアドレスを歩進させるように動作させればよ
い。これにより、次の表示期間においては、そのラスク
アドレス信号がラッチ回路ＦＦに取り込まれているので
、そのラスタに対応した画素データを形成することがで
きる。

この実施例で、は、リフレッシュメモリのアドレス信号
ＭＡとラスタアドレス信号ＲＡとを共通の端子から供給
することができるので、例えば、上記’ＨＤ４６５０５
Ｊにおいては、ラスタアドレス信号ＲＡ用端子ＲＡ　Ｏ
〜ＲＡ４の５ピンを削減することができる。

また、この端子ＲＡＯ〜ＲＡ４をリフレッシュメモリ用
アドレス信号ＭＡとして用いる場合には、その分りフレ
ッシュメモリＲＥＦの記憶容量を大きくできるから、表
示エリアの拡大を図ることができる。この場合、アドレ
ス信号ＭＡを１ビツト増やすと、メモリ容量を２倍にも
拡張できるから、その一部をリフレッシュメモリ拡張用
に用い、残りの端子を利用して、例えば、英数字パター
ン発生回路、カタカナ文字パターン発生回路、グラフィ
ックパターン発生回路等複数種類のパターン発生回路を
用窓しでおいて、それを選択的に切り換えて１画面上に
これらを混在させて表示する等の表示機能を設けること
もできる。

また、垂直スクロール動作においては、上記ラスタアド
レスの初期値を次々に変更することにより、その行のラ
スタ１本分づつに相当する画素を移動させることができ
る。すなわち、第４Ａ図に示すように、ラスタカウンタ
の初期値を０とした場合には、第１行目に文字”Ａ”の
全部とカーソルとが表示される。そし°ζ、上記動作に
よってラスタカウンタの初期値が２に更新された時には
、第４Ｂ図に示すように、第１行目にはラスタアドレス
信号ＲＡ２から文字表示が開始され、ラスタカウンタの
オーバーフローによって行アドレスが歩進されるのでそ
の行の最後のラスタＲＡ１４次には、次の行に表示さζ
いた文字のラスタＲＡＯのドツトが表示される。このよ
うにして、ラスタ単位での垂直スクロールが行われる。

この場合、上記分周回路の分周比を制御することによっ
て、最も早いスクロルーは、画面１枚ごとにその移動を
行うものとなる。

〔効　果〕

（１）ラスタカウンタの初期値を連続的に歩進させるこ
とによって、ラスタ単位での垂直スクロールを行うこと
ができるから、スムースな垂直スクロールが行われる。

これによって、極めて見やすい画面の移動を行うことが
できるという効果が得られる。

（２）ラスタ単位での垂直スクロールができるため、使
用者の目の疲労を軽減できるとともに、その読み取りが
容易にできるという効果が得られる。

（３）単にラスタカウンタの初期値を可変にするという
回路を付加するだけであるので、比較的簡単な構成によ
って実現できるという効果が得られる。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、この発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で４ボ々変更
可能であることはいうまでもない。例えば、上記リフレ
ッシュメモリに供給されるアドレス信号とパターン発生
回路に供給するラスタアドレス信号とは、それぞれ独立
した端子から供給するものであってもよい。

また、ラスタカウンタの初期値の設定は、マイクロプロ
セッサ等によるソフトウェア、言い換えれば、ＣＲＴ制
御装置への画面構成のようなプログラムと同様にして行
うものであってもよい。さらに、ラスタ単位での垂直ス
クロールは、１本づつ行うことの他、複数本分を移動さ
せるものであってもよい。

〔利用分野〕

この発明は、ラスタスキャンタイミング方式のＣＲＴ制
御装置として広く利用できるものである。

【図面の簡単な説明】

第１図は、この発明の一実施例を示すブロック図、 第２図は、そのＣＲＴ制御装置の要部一実施例を示すブ
ロック図、 第３図は、その動作を説明するためのタイミング図、 第４Ａ図及び第４Ｂ図は、この発明の垂直スクロール動
作を説明するための表示例を示す図である。 ＣＰＵ・・マイクロプロセッサ、ＣＲＴＣ・・ＣＲＴ制
御装置、ＤＣＲ・・アドレスデコーダ、ＡＳ・・アドレ
スセレクタ、ＲＥＦ・・リフレッシュメモリ、ＰＧ・・
パターン発生回路、ＦＦ・・ランチ回路、Ｐ／Ｓ・・パ
ラレル／シリアル変換回路、ＶＣ・・ビディオ制御回路
、ＴＭＧ・・タイミング発生回路、Ａ　Ｄ　＋３・・ア
ドレスバス、ＤＡＢ・・データバス、ＣＲＴ・・ディス
プレイ装置 第４Ａ図 第４Ｂ図 Ａ２ Δ σ グ ０

Claims (1)

1. 【特許請求の範囲】 １、ＣＲＴのラスタスキャンタイミングに同期してリフ
   レッシュメモリのアドレス信号とラスタアドレス信号と
   を形成する機能を含み、上記ラスタアドレス信号の初期
   値を可変にする機能を付加したことを特徴とするＣＲＴ
   制御装置。 ２、上記ラスタアドレス信号の初期値は、所定のクロッ
   ク信号を受けるカウンタ回路により形成され、そのオー
   バーフロー出力によってリフレッシュメモリの行アドレ
   ス信号を形成する行カウンタが歩進されるものであるこ
   とを特徴とする特許請求の範囲第１項記載のＣＲＴ制御
   装置。 ３、上記クロック信号の周波数は可変にされるものであ
   ることを特徴とする特許請求の範囲第２項記載のＣＲＴ
   制御装置。 ４、上記ＣＲＴ制御装置は、１チンプモノリシック半導
   体集禎回路装置で構成され、リフレッシュメモリに送出
   するアドレス信号と、表示パターン発生回路に送出する
   ラスタアドレス信号とを共通の端子を用いて表示期間と
   それ以外の期間を利用して時分割方式により送出される
   ものであることを特徴とする特許請求の範囲第１、第２
   又は第３項記載のＣＲＴ制御装置。