KR0140426B1

KR0140426B1 - 디스플레이 제어장치

Info

Publication number: KR0140426B1
Application number: KR1019950028429A
Authority: KR
Inventors: 신 타케베
Original assignee: 안자키 사토루; 카부시키가이샤 코아쯔세이사쿠쇼
Priority date: 1994-09-02
Filing date: 1995-08-31
Publication date: 1998-07-15
Also published as: US5898442A; JPH0876713A; KR960011828A

Abstract

CRT컨트롤러를 사용하여 EL 또는 액정디스플레이를 구동함에 있어서 화면의 바꿈이나 움직이는 화면에 대한 추종성이 훌륭하고, 또한 고광도의 화상을 표시할 수있도록 하였다.

본 발명에서는 CRT제어장치로부터 출력되는 표시제어신호에 의거하여 비디오 메모리에 기억된 표시데이터를 EL 또는 액정디스플레이로 표시하는 디스플레이 제어장치에 있어서, 데이터의 읽어내기 및 기입을 동시에 실행할 수있고, 상기한 디스플레이에 표시해야할 표시데이터를 적어도 1화면분 기억할 수 있는 용량을 보유하는 메모리장치와, 상기한 비디오 메모리의 기억데이터중에서 위쪽 절반의 디스플레이 화면에 대응하는 데이터를 디스플레이의 상부영역에 차례로 출력함과 아울러, 그 위쪽 절반의 디스플레이 화면에 대응하는 데이터를 상기한 메모리장치에 차례로 기억하고, 또한 상기한 메모리 장치에 기억되어 있는 아래쪽 절반의 디스플레이화면에 대응하는 데이터를 디스플레이의 하부영역에 차례로 출력하는 제1의 동작과, 상기한 비디오 메모리의 기억데이터중에서 아래쪽 절반의 디스플레이 와면에 대응하는 데이터를 디스플레이의 하부영역에 차례로 출력함과 아울러, 그 아래 절반의 디스플레이 화면에 대응하는 데이터를 상기한 메모리장치에 차례로 기억하고, 또한 상기한 메모리장치에 기억되어 있는 위쪽 절반의 디스플레이 화면에 대응하는 데이터를 디스플레이의 상부 영역에 차례로 출력하는 제2의 동작 등을 상기한 표시제어신호에 따라서 서로 번갈아 실행하는 표시제어장치 등을 구비하도록 한다.

Description

디스플레이 제어장치

제1도는, 본 발명의 실시예의 요부의 구성을 개념적으로 표시하는 블록도면

제2도는, 본 발명의 실시예에 대하여 전체구성을 표시하는 블록도면

제3도는, 프레임 메모리(4)의 데이터를 기입 및 읽어 내는 동작을 표시하는 타임챠트.

제4도는, 버스셀렉터에 의한 데이터를 바꾸는 동작을 표시하는 타임챠트.

제5도는, 디스플레이 컨트롤러(5)의 상세한 회로도.

제6도는, EL디스플레이를 사용한 경우 제5도의 상세한 회로도의 각종 신호의 타임챠트.

제7도는, 액정디스플레이를 사용한 경우의 제5도의 상새한 회로도의 각종 신호의 타임챠트.

제8도는, 본 발명의 실시예에 대하여 화면(n) 분할방식을 실시하는 경우의 요부의 구성을 개념적으로 표시하는 블록도면.

제9도는, 제8도의 실시예에 있어서의 듀얼포트메모리의 읽어내는 개시번지 및 읽어냄 리셋타이밍을 표시하는 도면

제10도는, 제8도의 실시예에 대하여 버스셀렉터에 의한 데이터를 바꾸는 동작을 표시하는 도면.

*도면의 주요 부분에 대한 부호의 설명

1 : CRT컨트롤러 2 : 디스플레이

3 : 비디오 메모리 4 : 프레임 메모리

5 : 디스플레이 컨트롤러 6 : 버스셀렉터

본 발명은 CRT컨트롤러를 사용하여 CRT 뿐만 아니라, EL 또는 액정디스플레이도 구동할 수 있게 한 디스플레이 제어장치에 관한 것이다.

CRT컨트롤러를 사용하여 EL이나 액정디스플레이를 구동하기 위해서는, CRT디스플레이의 갑절의 속도로 래스터스캔을 실시하지 않으면, 화면의 휘도가 저하 한다. 이 때문에 CRT컨트롤러를 사용하여 EL이나 액정디스플레이를 구동할 때에는 1주사선 신호를 2주사선 신호로 전개하여 디스플레이를 출력하도록 하여 있고, 그 1방식으로서 LVIC방식이 있다. 이 LVIC방식은 비디오 메모리에 기억된 1화면분의 표시데이트를 일단 다른 메모리에 넣고, 이 메모리로부터 2개의 주자선 신호를 디스플레이에 동시에 출력하는 것이다.

또, 이 LVIC방식에 있어서, 상기한 1화면분에 표시데이터를 기억하는 메모리로 싱글 포트RAM이 사용되고, 이 RAM에 비디오 메모리로부터의 표시데이터가 기입되어 있지 않는 시간에 데이터를 읽어 내어 디스플레이에 출력한다.

이와같이, 상기한 종래의 LVIC방식에 있어선는 싱글포트 RAM에 비디오 메모리로부터의 표시데이터가 가입되어 있지 않는 시간에 데이터를 읽어 내어 디스플레이에 출력하도록 하고 있으므로, RAM으로 기입하는 시기와 읽어냄이 시기가 겹칠 때가 있고, 이와 같은 때에는 표시데이터의 출력을 대조하고 있었다. 또, 기입측의 버스점유 율이 높게 된 경우에는, 디스플레이에 데이터로 출력하는 기간이 짧게 되고, 이들에 의하여 종래의 LVIC방식에 있어서는 화면의 바꿈이나 움직이는 화면일 때의 추종성이 나쁘고, 또 광도 저하의 원인으로 되어 있었다.

본 발명은 이와같은 실정에 감안하여 이루어진 것이고, CRT컨트롤러를 사용하여 EL이나 액정디스플레이를 구동하는데 맞아서 화면의 바꿈이나 움직이는 화면에 대한 추종성이 훌륭하고, 또한 고광도의 화상을 표시할 수있는 디스플레이 제어장치를 제공하는 것을 목적으로 한다.

본 발명에서는, CRT제어장치로부터 출력되는 표시제어신호에 의거하여 비디오 메모리에 기억된 표시데이터를 EL 또는 액정디스플레이로 표시하는 디스플레이 제어장치에 있어서, 데이터의 읽어냄 및 기입을 동시에 실행할 수 있고, 상기한 디스플레이로 표시해야할 표시데이터를 적어도 1화면분을 기억할 수 있는 용량을 보유하는 메모리장치와, 상기한 비디오 메모리의 기억데이터중에서 위쪽 절반의 디스플레이 화면에 대응하는 데이터를 디스플레이의 상부영역으로 차례로 출력함과아울러 그 위쪽 절반분의 디스플레이 화면에 대응하는 데이터를 상기한 메모리 장치에 차례로 기억하고 또한 상기한 메모리장치에 기억되어 있는 아래쪽 절반분의 디스플레이이 화면에 대응하는 데이터를 디스플레이의 하부영역으로 차례로 출력하는 제1의 동작과, 상기한 비디오 메모리의 기억데이터 중에서 아래쪽 절반분의 디스플레이 화면에 대응하는 데이터를 디스플레이의 하부 영역으로 차례로 출력함과 아울러 그 아래쪽 절반분의 디스플레이 화면에 대응하는 데이터를 상기한 메모리장치에 차례로 기억하고 또한 메모리장치에 기억되어 있는 위쪽 절반분의 디스플레이 화면에 대응하는 데이터를 디스플레이의 상부영역으로 차례로 출력하는 제2의 동작등을 상기한 표시제어신호에 따라서 서로 번갈아 실행하는 표시제어장치등을 구비하도록한다.

이러한 발명은 디스플레이를 상부영역과 하부영역으로 2분할된 2주사방식에 적용되는 것이고, 비디오 메모리의 표시데이터는 읽어냄 및 기입이 동시에 실시되는 듀얼포트RAM등의 메모리장치에 일단 격납됨과 아울러, 상기한 2주사방식의 디스플레이로 직접 출력된다. 그리고 상기한, 디스플레이의 상부 및 하부 영역에 대하여 각각 비디오 메모리로부터의 직접 데이터 또는 상기한 메모리장치로부터의 읽어내는 데이터를 서로 번갈아 바꿔서 항상 송출함으로써, 디스플레이의 각 화소의 주사주기를 단축하고 있다.

또 본 발명에서는 CRT제어장치로부터 출력하는 표시제어신호에 의거하여 비디오 메모리에 기억된 표시데이터를 EL 또는 액정디스플레이로 표시하는 디스플레이 제어장치에 있어서, 상기한 EL 또는 액정디스플레이의 표시화면을 상하방향에 n개(n 2)로 분할함과 아울러, 데이터의 읽어냄 및 기입을 동시에 실행 할 수 있고, 상기한 디스플레이에 표시해야할 표시데이터를 적어도 1화면분을 기억할 수있는 용량을 보유하는 (n-1)개의 메모리장치와, 상기한 (n-1)개의 메모리 장치에 대하여 상기한 비디오 메모리의 표시데이터를 차례로 공통입력함과 아울러, 상기한(n-1)개의 메모리 장치로부터 상기한 디스플레이의 (1/n) 화면분의 데이터에 대응하는 어드레스(번지)씩 빗나간 어드레스를 초기 어드레스로서 기억데이터를 차례로 사이클릭으로 읽어 내는 기입하고 읽어냄 제어장치와, 상기한(n-1)개의 메모리장치로부터 읽어내 데이터와 상기한 비디오 메모리와 기억데이터 중에서 데이터를 소정의 순번으로 택일 선택하고 선택데이터를 상기한 디스플레이의 각 분할 영역으로 출력하는 n개의 데이터 선택장치등을 구비하도록 하고 있다.

이러한 발명에 의하면, 디스플레이를 n개 (n≥2)의 상하분할화면에 분할된 n주사에 대처하도록, 디스플레이에 표시해야할 표시데이터를 적어도 1화면분을 기억할 수있는 용량을 보유하는 (n-1)개의 메모리장치를 구비하여, 상기한(n-1)개의 메모리장치로부터 읽어낸 데이터와 상기한 비디오 메모리의 기억데이터 중에서 데이터를 소정의 순번으로 택일하고, 선택데이터를 상기한 디스플레이의 각 분할 영역으로 출력하도록 하고 있다.

아래에서 본 발명을 첨부 도면에 표시하는 실시예에 따라서 상세하게 설명한다. 제2도는, 본 발명의 실시예의 전체 구성의 개략을 표시하는 것이고, CRT컨트롤러(1)는 CRT디스플레이에 대한 표시제어를 실시하는 범용한 것이고, 이 CRT컨트롤러(1)로부터는 표시제어신호로서 수평동기신호(HS), 수직동기신호(VS), 표시소거신호(BLANK)등이 출력된다. 수평동기신호(HS)는 1수평주사 때마다 출력되는 동기신호이고, 수직동기신호(VS)는 1화면의 주사때 마다 출력되는 것이다. BLANK신호는 표시데이터를 화면의 상하좌우단에 소거하기 위한 것이고, 표시데이터의 출력을 가능하게 하는 신호의 기능이 있다. 디스플레이(2)로는 CRT도 물론 가능하지만, 이 경우는 EL 또는 액정디스플레이 것으로 한다. 비디오 메모리(3)는 디스플레이(2)에 표시해야 할 표시데이터를 1화면분 비트맵형식으로 기억하는 것이다. 프레임 메모리(4)는 이 경우에 기입 및 읽어내는 동시에 실시하는 듀얼포트 메모리이고, 비디오 메모리(3)와 마찬가지로 디스플레이(2)에 표시하도록 표시데이터를 1화면분에 기억할 수있는 용량을 보유하고 있다.

디스플레이 컨트롤러(5)는 CRT컨트롤러(1)로 부터 수평동기신호(HS), 수직동기신호(VS), 표시소거신호(BLANK)등에 의거하여 또한 프레임 메모리(4)를 사용함으로써, 비디오 메모리(3)에 기억된 표시데이터를 2주사선 신호로 변환하여 디스플레이(2)로 표시하기 위하여 제어를 실시하는 것이다.

제1도는 본 발명에 의한 화면의 2분할제어방식(2주사방식)을 실시하기 위한 개념적 구성을 표시하는 것이고, 디스플레이(2)는 상화면(UD)와 하화면(DD)으로 2분할 되어서, 이들은 각각 다른 주사선 신호에 의하여 주사된다.

제1도 있어서, 비디오 메모리(3)에 기억되어 있는 표시데이터는 예컨데 8비트씩 읽어 내어져서 데이터변환회로(6)에 입력되면, 데이터 변환회로(6)에서 예켠데 4비트 데이터로 변환된다. 데이터 변환회로(6)에서 출력되는 4비트 데이터는 최후의 주사에 대응한 순번으로 4비트씩 버스셀렉터(7) 및 프레임 메모리(4)에 차례로 입력된다. 또한, 비디오 메모리(3)에서 읽어 내어지는 데이터의 비트수는 4비트라도 좋고, 또 16비트라도 좋다.

프레임 메모리(4)에서는 4비트식 차례로 입력된 데이터를 각각 대응하는 어드레스로 기억해 간다. 여기서는 간단하게 하도록 디스플레이(2)와 동일한 위치관계에서 표시데이터가 프레임 메모리(4)에 기억되어 있다고 한다. 즉, 디스플레이(2)와 마찬가지로, 프레임 메모리(4)도 개념적으로는 상화면에 대응하는 표시데이터가 기억되는 상화면 영역(UH)와 하화면에 대응하는 표시데이터가 기억되는 하화면영역(DH)으로 2분할 되어 있다. 또한, 프레임 메모리(4)에 있어서, 상화면 영역(UH)과 하화면 영역(DH)은, 보통의 어드레스 신호에 의하여 2분할되어 있는 것은 아니고, 프레임 메모리(4)의 어드레스 포인터가 차례로 험악하게 되어 있던 결과로서 상화면 영역(UH)과 하화면 영역(DH)로 분할된다.

한편, 프레임 메모리(4)에서 데이터를 읽어 내는 것이지만, 이것은 데이터의 기입에 대하여 절반 화면분을 벗어난 하화면 영역(DH)으로부터 개시된다.

즉, 프레임 메모리(4)에 대하여 데이터 기입이 개시되어서 상화면에 대응하는 데이터가 프레임 메모리(4)의 상화면 영역(UH)으로 차례로 기입함과 동시에, 프레임 메모리(4)의 하화면 영역(DH)으로부터 데이터가 차례로 읽어 낸다 (제3도 기간 Ti). 그리고 이후에, 상화면 영역(UH)에 대한 데이터 기입 및 하화면 영역(DH)으로부터의 데이터의 읽어냄이 끝나면, 이번에는 하화면에 대응하는 데이터가 프레임 메모리(4)의 하화면 영역(DH)에 대하여 차례로 기입함과 아울러, 프레임 메모리(4)의 상화면 영역(UH)으로부터의 데이터의 읽어냄 실시된다(제3도 기간 T2). 또한, 이 데이터를 읽어 낼 때에 읽어 내는 데이터는 직전의 기입 동작에 의하여 기입된 데이터이다.

그리고 이후에, 하화면 영역(DH)에 대한 데이터의 기입 및 상화면 영역(UH)으로 부터의 데이터의 읽어냄이 끝나면, 이번에는 상화면에 대응하는 데이터가 프레임 메모리(4)의 상화면 영역(UH)에 대하여 차례로 기입됨과 아울러, 프레임 메모리(4)의 하화면 영역(DH)으로부터의 데이터의 읽어냄이 실시된다(제3도 기간 T3).

프레임 메모리(4)에서는 이상과같은 기입 및 읽어냄 동작을 반복하여 실행한다. 버스셀렉터(7)는 데이터 변환회로(6)에서 입력되는 비디오 메모리(3)로부터의 직접데이터(이후 스루우 데이터라고 함)와 프레임 메모리(3)로부터 읽어진 데이터(리이드 데이터)와의 어느 것을 선택하여 이것을 디스플레이(2)로 출력하는 것이고, 기능적으로는 상화면(UD)에 대응하는 스루우 데이터와 프레임 메모리(4)의 상화면 영역(UH)으로부터 읽어낸 리이드 데이터 중에서 어느 것을 선택하여 이것을 디스플레이(2)의 상화면 영역(UD)으로 출력하는 제1의 스위칭 회로(7a)와, 하화면(DD)에 대응하는 스루우 데이터와 프레임 메모리(4)의 하화면 영역(DH)으로부터 읽어낸 리이드 데이터 중에서어느 것을 선택하여 이것을 디스플레이(2)의 하화면 영역(DD)으로 출력하는 제2의 스위칭회로(7b)등을 보유하고 있다.

그리고, 상기한 버스셀렉터(7)는 구체적으로는 제4도에서 표시하게 되는 버스 바꿈제어를 실행한다.

즉, 우선 비디오 메모리(3)로부터의 데이터 읽어냄이 개시 되어서 상화면 영역(UD)에 대응하는 데이터가 비디오 메모리(3)로부터 전부 출력될 때까지의 기간에 있어서는, 제1의 스위칭회로(7a)는 스루우 데이터를 선택하여 이것을 디스플레이(2)의 상화면 영역(UD)의 차례로 출력하고, 또 제2의 스위칭 회로(7b)는 리이드 데이터를 선택하여 이것을 디스플레이(2)의 상화면 영역(UD)의 차례로 출력한다(제4도 기간 T1). 이 결과, 비디오 메모리(3)의 상화면 데이터가 스루우 데이터로로서 직접 디스플레이(2)의 상화면 UD로 출력됨과 아울러, 프레임 메모리(4)의 하화면 영역(DH)으로 기억되어 있던 1주기전의 하화면 데이터가 디스플레이(2)의 하화면 영역(DD)으로 출력된다. 또한, 비디오 메모리(3)로부터 출력된 상화면에 대응하는 스루우 데이터로서 버스셀렉터(7)에 가해짐과 아울러, 프레임 메모리(4)의 상화면 영역(UH)으로 차례로 기입된다.

다음에, 비디오 메모리(3)로부터 하화면 영역(DD)에 대응하는 데이터가 출력되는 기간에 있어서는, 제1의 스위칭회로(7a)는 리이드 데이터를 선택하여 이것을 디스플레이(2)의 상화면 영역(UD)으로 차례로 출력되고, 제2의 스위칭회로(7b)는 스루우 데이터를 선택하여 이것을 디스플레이(2)의 상화면 영역(UD)으로 차례로 출력한다(제4도 기간 T2).

이 결과, 비디오 메모리(3)의 하화면 데이터가 스루우 데이터로서 직접 디스플레이(2)의 하화면에 DD로 출력됨과 아울러, 프레임 메모리(4)의 상화면 영역( UH)으로 기입된 상화면 데이터가 디스플레이(2)의 상화면 영역(DD)로 출력된다. 또한, 이 때도 비디오 메모리(3)로 부터 출력된 하화면에 대응하는 데이터는 스루우 데이터로서 버스셀렉터(7)에 가해짐과 아울러, 프레임 메모리(4)의 하화면 영역(DH)으로 차례로 기입된다.

다음에, 비디오 메모리(3)로부터 상화면 영역(UD)에 대응하는 데이터가 다시 출력되는 기간에 있어서는 제1의 스위칭 회로(7a)는 스루우 데이터를 선택하여 이것을 디스플레이(2)의 상화면 영역(UD)으로 차례로 출력되고, 또 제 2의 스위치회로(7b)는 리이드 데이터를 선택하여 이것을 디스플레이(2)의 하화면 영역(DD)으로 차례로 출력한다. (제4도 기간 T3).

이 결과, 비디오 메모리(3)의 상화면 데이터가 스루우 데이터로서 직접 디스플레이(2)의 상화면 UD로 출력됨과 아울러, 프레임 메모리(4)의 하화면 영역(DH)으로 기입된 하화면 데이터가 디스플레이(2)의 하화면 영역(DD)으로 출력된다. 또한, 이 때도 비디오 메모리(3)로 부터 출력된 상화면에 대응하는 데이터는, 스루우 데이터로서 버스셀렉터(7)에 가해짐과 아울러, 프레임 메모리(4)의 상화면 영역(UH)에 차례로 기입된다.

버스셀렉터(7)는 이와 같은 동작을 반복하여 실행한다.

제5도는, 제2도에 표시된 디스플레이 컨트롤러(5)의 상세한 구성예를 표시한 것이고, 이 경우는 동일 회로구성으로 EL 디스플레이 또는 액정디스플레이의 쌍방을 구동할 수 있게 하는 생각을 짜내고 있다.

즉, 액정디스플레이에 대해서는 특성상 수평동기신호(HS)를 항상(화면주사와 화면주사간의 수직 브랜킹 기간에 있어서도) 고정주기로 송출하지 않으면 안되지만, EL디스플레이의 경우는 화면주사와 화면주사간의 기간에는 수평동기신호(HS)의 송출을 정지하여도 좋고, 이것이 양자의 큰 상위점이다.

따라서, 이 경우에, 사용되는 디스플레이에 따라서 디스플레이 선택신호(DSEL)의 H, L을 변화시킴으로써 소요회로 부분을 EL디스플레이 구동용과 액정디스플레이 구동용으로 바꾸도록 하고 있다.

우선, 제5도에 있어서 디스플레이(2), 프레임 메모리(4), 비디오 메모리(3)에 관한 신호, 단자에 대하여 설명한다.

디스플레이(2)에 있어서, UDT는 상화면(UD)으로 입력되는 상화면 데이터이고, DDT는 하화면 영역(DD)으로 입력되는 하화면 데이터이며, DSCK는 최후 주사용의 클럭신호이고, LOAD는 수평동기신호(HS)에 대응하는 것이고, FRM은 수직동기신호(VS)에 대응하는 것이다.

프레임 메모리(4)는 듀얼포트(RAM),이고 DW는 기입용의 데이터단자, DR은 읽어 내는데 쓰이는 데이터단자, RSW는 기입 어드레스 리세트단자, RSR은 읽어냄 어드레서 리세트 단자, CKW는 기입클럭 입력단자, CKR은 읽어냠 클럭 입력단자이다.

또한, 이 듀얼포트RAM(4)에 있어서는 각 어드레스 리세트단자 RSW, RSR에 대한 신호입력에 의하여 기입 어드레스, 읽어내는 어드레스가 초기 어드레스(0)에 리세트된다.

또, 기입 클럭 입력단자 CKW에 클럭신호가 가해질 때마다, 기입 어드레스 +/씩 갱신되며, 또 마찬가지로 읽어냄 클럭 입력단자 CKR에 클럭신호가 가해질 때마다, 읽어냄 어드레스가 +/씩 갱신되는 어드레스 포인터방식이 채용되어 있다.

비디오 메모리(3)는 디스플레이 컨트롤러(5)로부터 입력되는 BLANKI 신호에 동기하여 기억되고 이는 비디오 데이터(V1)를 예컨데 8비트씩 데이터변환회로(6)에 차례로 출력하도록 동작한다. 데이터 변환회로(6)는 입력된 8비트의 데이터를 4비트로 변환하여 이것을 디스플레이 컨트롤러(5)의 버스셀렉터(7)에 차례로 출력하도록 동작한다.

이 때에, 디스플레이 컨트롤러(5)에는 제2도의 CRT컨트롤러(1)로부터 제6도 (a),(b),(c)에 표시한 것과 같은 표시소거신호(BLANK), 수평동기신호(HS), 수직동기신호(VS)가 입력된다.

또한, 제6도는 디스플레이로서 EL디스플레이를 구동할 때의 타임챠트를 표시한 것이지만, 데이터의 유효구간을 표시하는 표시소거신호(BLANK)는 편이상 1화면에 20라인분이 출력된다고 하고 있다.

우선, 디스플레이 컨트롤러(5)내의 클럭생성부(10)에서는, 표시기간(BLANK=L)에 상당하는 구간의 소정의 주기의 포인터클럭신호(PCK)를 발생하고, 이것을 듀얼포트 RAM3의 기입하고 읽어냄 입력단자(RSW, RSR)에 입력한다. 따라서, 듀얼포트 RAM4의 기입 및 어드레스는 포이터클럭신호(PCK)에 동기하여 +1이 된다. 또 클럭생성부(10)는 디스플레이 샘플링 클럭신호(SCK)를 발생하며, 이것을 디스플레이(2)의 클럭단자(DSCK)에 출력한다. 더우기, 클럭생성부는(10)는 클럭신호(SCLK)를 발생하고, 이것을 CRT컨트롤러(1)및 HBLANK생성부(24)에 출력한다.

이 때에, 이 디스플레이 컨트롤러(5)에 있어서, 디스플레이(2)로서 EL디스플레이가 채용되는 경우는, 디스플레이 선택신호(DSEL)는 예컨데 H로 되고, 이것에 의하여 셀력터(20)는 딜레이회로(23)를 개재하지 않는 집접의 수직동기신호(VS)를 선택하고, 또 셀럭터(21)는HBLANK 생성부(24)를 개재하지 않는 화면소거신호(BLANK)를 선택하고 셀렉터(22)는 게이트(15)로부터의 신호를 선택한다.

또, 디스플레이(2)로서 액정디스플레이가 채용되는 경우는, 디스플레이 선택신호(DSEL)는 예컨대 L로 되며, 이것에 의하여 셀렉터(20)는 딜레이 회로(23)의 출력을 선택하고, 또 셀렉터(21)는 HBLANK생성부 (24)의 출력을 선택하며, 셀렉터(22)는 생성한 수평동기신호(HS) 를 선택한다.

(EL디스플레이의 경우)

우선, 디스플레이 컨트롤러(5)에 있어서 EL디스플레이 구동용 회로의 구성에 대하여 설명한다.

셀렉터(20)에 의하여 선택된 수직동기신호(VS1)(=VS, 제 6(C))는 듀얼포트(RAM4)의 기입 어드레스 리세트 단자(RSW) 에 입력된다. 이것에 의하면 듀얼포트 (RAM4)의 기입 어드레스는수직동기신호(VS1)(=VS)에 둥기하여 1화면분의 데이터가 듀얼포트(RAM)에 기입될 때마다 리세트된다.

한편, 1/2수평라인수를 설장한 레지스터(16)에는 사용하는 디스플레이(2)의 수평라인수의 1/2의 대응하는 수치가 설정된다. 다운카운터(17)는 삽입 LOAD 신호 생성부(31) 로부터 삽입 LOAD의 신호가 출력됐을때 (제6도(d) 참조) 또는 자기자신이 내는 볼로 신호 SCANBR(제6도 (h))가 H로 된 다음 BLANKⅠ 신호가 변동할때 마다, 1/2 수평 라인수를 설정한 레지스터(16) 의설정치를 세트하고, 화면소거신호(BLANK)가 입력될 때마다 세트값을 -1로 하느 다운카운트 동작을 실행하고, 카운트 값이 0으로 된 시점에서 볼로신호(SCANBR)을 발생하며 (제6도(b)), 이것을 수직동기힌호 생성부(18) 및 버스컨트롤러(19)에 출력하도록 동작한다.

또한, 삽입(LOAD) 신호생성부(31)은, 후술하듯이, 수직동기신호(VS1)(=VS) 및 셀렉터(21)로부터 출력되는 BLANKⅠ 신호 (=BLANK)에 의거하여 제1라인의 수평주사의 타이밍신호(삽입 LOAD 신호 제6도 (d)를 발생하는 것이다.

또, 볼로신호(SCANBR)는 RSTR발생회로(30)에 입력되고, 이 때에 제6도(e)표시하게 되는 RSTR신호로 변환된 후, 듀얼포트(RAM4)의 읽어냄 어드레스 리세트단자(RSR)에 입력되다. 이것에 의하여 듀얼포트(RAM4)의 읽어냄 어드레스는 RSTR신호에 동기하여 상반화면분의 데이터의 듀얼포트(RAM4)에 대한 기입이 끝날 때마다 리세트되며, 이 결과 이후에 읽어냄 듀얼포트(RAM4)의 상화면 영역(UH)으로부터 실시된다.

수직동기신호 생성부(18)는 셀렉터(20)로 부터 입력되는 수직동기신호 VSI (=VS)를 BLANKⅠ 신호(=BLANK)에 의하여 약간 지연시켜서 출력함과 아울러, 불로신호(SCANBR)를 BLANKⅠ 신호(=BLANK)에 의하여 약간 지연시켜서 출력함으로써 디스플레이(2)에 대한 수직동기신호(FRM)을 형성하며, 이것을 디스플레이(2)로 출력한다(제6도(i)). 이 FRM신호는 디스플레이(2)의 상하 2분할로 대응하여 1화면 주사에 2회 즉 화면주사의 시작점과 1/2화면의 주사가 끝날 때에 발생된다.

버스컨트롤러(19)는 버스셀렉터(7)의 버스의 변환제어를 실행하는 것이고, 버스셀렉터(7)에 버스변환신호(SEL2P)를 출력한다(제6도 (f)). 이 버스변환신호(SEL2P)는 L일때에는 비디오(RAM3)의 출력(VD)를 상화면 데이터(UDT)로서 출력함과 아울러 듀얼포트(RAM4)를 읽어냄 데이터를 하화면 데이터(DDT)로 출력하도록 동작하며, H일 때에는 듀얼포트(RAM4)를 읽어냄 데이터를 상화면 데이터(DDT)로서 출력하도록 동작한다. 버스콘트롤러(19)에서 볼로 신호(SCANBR)를 검출하면 수평동기신호(HS)의 타이밍에 의하여 신호 (SEL 2P)로 H로 하고, 그 후, 수직동기신호 VSI(=VS)에 의하여 L로 변동하도록 동작한다.

다음에, 삽입(LOAD) 신호생성부(31)에는 수직동기신호 VSI(=VS) 및 셀렉터(21)로부터 출력되는 BLANKⅠ신호 (=BLANK)에 의하여 제1라인의 수평주사의 타이밍신호(삽입LOAD신호, 제6도(d)를 발생한다. 구체적으로는, 삽입(LOAD) 신호는 수직동기신호(VS) 가 입력되고, 또한 BLANKⅠ 신호가 L로 되는 것을 검출할 때마다 발생한다.

수평라인수의 설정레지스터에는 사용하는 디스플레이(2)의 수평라인수에 대응하는 수치가 설정된다. 다운카운터(12)는 삽입(LOAD) 신호가 발생될 때마다, 수평라인수의 설정 레지스터(11)의 설정치를 세트하고, 수평동기신호(HS)가 입력될 때마다 세트값을 -1로 하는 다운카운트 동작을 실행하며, 카운트 값이 0으로 된 시점에서 수평동기가 가능한 신호발생부(13)에 볼로신호를 출력한다.

수평동기가 가능한 신호발생부(13)는 삽입(LOAD) 신호가 입력된 시점에서 H로 회복되고, 다운카운터(12)로부터 볼로 신호가 입력된 시점에서 L로 변동하는 수평동기가 가능한 신호(HSLDEN)를 발생한다(제 6도(g)). 이 수평동기가 가능한 신호를 유효하게 하기 위하여 사용된다. 수평동기가 가능한 신호(HSLDEN)는 앤드회로(14)에 입력되고, 수평동기신호(HS)와 앤드가 취해진다.

게이트(15)에서는 앤트게이트(14)의 출력과 삽입(LOAD)신호와의 논리화를 취하고, 이것을 셀렉터(22)를 개재하여 수평동기신호(HS) 로서 디스플레이(2)로 출력한다. 디스플레이(2)에서는 입력된 수평동기신호(HS)에 동거하여 수평주사를 실행한다.

(액정디스플레이의 경우)

다음에, 디스플레이 컨트롤러(5)에 있어서의 액정디스플레이 구동용 회로의 구성에 대하여 설명한다.

또한, 제7도에서 디스플레이(2)로서 액정을 사용한 경우의 각종 신호외 타임챠트를 표시한다.

CRT컨트롤러(1)가 CRT를 제어하는 경우는 소위 수지표시소거신호(VBLANK) 및 수평표시소거신호(HBLANK)의 논리화로서의 표시소거신호(BLANK)에 의하여 수평 및 수직방향의 표시구건을 한정하고 있다. 그리고, 표시화면의 수직방향에 관해서는 수직표시 소거신호(VBLANK)에 의하여 상하단의 수라인분의 표시영역이 소거되므로, CRT컨트롤러(1)로부터 1화면 표시의 기간에 출력하고 있는 수평동기신호(HS)의 개수와 표시소거신호(BLANK)의 개수에는 차이가 발생한다.

이 때에 예컨데 640 480의 액정화소 디스플레이에 있어서는 1/240(분모: 반화면분의 수평동기수)의 듀우티(능률)이 요구되지만, 이것에 대응하도록 CRT컨트롤러(1)의 수평동기신호(HS)의 개수(KH)와 표시소거신호(BLANK)의 개수(KB)를 설정할려고하여도, 상기한 이유에서 KH=480, KB=477이라고 하듯이, 이들의 개수를 일치시킬 수 없다. 따라서, 이대로의 상태에서 액정디스플레이를 구동하여도 비디오(RAM3)로부터의 읽어냄 제어와(BLANK신호에 동기하고 있다) 디스플레이(2)에 대한 데이터 입력제어(HS 신호에 동기하고 있다)를 동기시킬 수 없다.

그래서 본 실시예에 있어서는 이들 양자의 개수를 일치시킬수 있도록 비디오(RAM3)에 입력하기 위한 BLANKⅠ신호를 CRT컨트롤러(1)로부터 BLANK 신호에 의거하지 않고, 수평동기신호(HS)에 의거하여 형성하도록 하고 있다.

이 동작을 실시하고 있는 것이 HBLANK 생성부(24)이고, HBLANK 생성부(24)에서는 수평동기신호(HS)에 동기하여 수평동기신호(HS)가 입력될 때마다 HBLANK 신호를 출력하도록 하고 있다. 또 HBLANK 신호의 출발시점은 클럭신호(SCLK) 및 수평동기신호(HS)에 의하여 수평백포오치에 의거하여 조정해서 1라인분의 구간을 생성하도록 하고 있다(제7도(a),(b)). 또한, 제7도에서는 KH=20, KB=17로 하고 있다.

또, 딜레이회로(23)에 있어서는 HBLANK생성부(24)에서 BLANK신호의 개수를 증가한 분(KH=20, KB=17의 경우는 3개) 수직동기신호(VS)의 송출타이밍을 늦추고, 1화면 데이터의 1라인째 직전으로 수직동기신호(VSI)가 오도록 하고 있다 (제 7도 (d),(e)).

그리고, 액정디스플레이가 사용되는 경우는, DSEL신호에 의하여, 셀렉터(20)는 딜리이회로(23)의 출력을 선택하고, 또 셀렉터(21)는 HBLANK 생성부(24)의 출력을 선택하며, 셀렉터(22)는 생성한 수평동기신호(HS)를 선택하도록 동작한다. 그 외의 회로부분은 상기한 EL디스플레이의 경우와 마찬가지로 동작한다.

이상과 같이, 제5도의 회로구성에서는 범용의 CRT컨트롤러(1)를 사용하여 EL 또는 액정디스플레이의 쌍방을 호적하게 표시제어할 수가 있다.

또한, 실시예에서는 디스플레이화면의 2분할에 의한 2주사방식을 채용했지만, 3개이상의 화면분할방식을 채용하여도 좋다.

제8도는 디스플레이를 n개 분할한 n주사방식을 실현하기 위한 구성을 표시하는 것이고, 디스플레이(2)는 위로부터 순번으로 분할화면,(D1,D2,...Dn)으로 분할되고, 이들 분할화면(D1,D2...Dn)으로 각각 다른 데이터버스가 접속되어 있다.

디스플레이(2)를 n분할 할 경우, (n-1)개의 듀얼포트메모리(M1, M2, M3 ... Mn-1)룰 구비하도록한다. 이들 각 메모리 (M1, M2, M3 ... Mn-1)는 각각 디스플레이(2)의 1화면분에 대응하는 데이터를 기억하는 용량을 보유하고 있다.

비디오 메모리(3)로부터 차례로 읽어낸 데이터는 상기한(n-1)개의 듀얼포트메모리(M1, M2, M3 ... Mn-1)로 공통입력됨과 아울러, 버스셀렉터(7)에 입력딘다.

듀얼포트메모리(M1, M2, M3 ... Mn-1)에 대한 데이터의 기입에 관해서는 이들 각 메모리 (M1, M2, M3 ... Mn-1)는 전혀 동일한 동작을 실행한다. 즉, 각 메모리 (M1, M2, M3 ... Mn-1)에 있어서, 라이트 어드레스는 클럭신호에 동기하여 라이트 어드레스 포인터가 표시하는 초기어드레스로부처 차례로 +1씩 인클레먼트 되어가며, 비디오 메모리(3)로부터의 1화면분의 데이커기입이 끝나면 다시 초기어드레스로부터 마찬가지의 동작을 반복하여 실시한다.

한편, 듀얼포트메모리(M1, M2, M3 ... Mn-1)에 대한 데이터를 읽어 내는데 관해서는 제9도에 표시하게 되는 리이드개시 어드레스, 리세트 타이밍에 의하여 실행된다. 즉, 리이드개시 어드레스에 관해서는 메모리(M1)는 1/n, 메모리(M2)는 2/n, ... , 메모리(Mn-1)는 n-1/n으로 한다. 또한 예컨데 리이드개시 어드레스(1/n)한 것은 디스플레이의 1화면분 데이터의 기억에리어의 최종 어드레스를 1로 한 경우의 환산치이다. 또, 리이드 어드레스 포인터를 리세트하여 리이드 어드레스를 초기 어드레스로 초기화하는 리이드측 리세트의 타이밍에 관해서는, 메모리(M1)는 n-1/n, 메모리(M2)는 n-2/m, ...., 메모리(Mn-1)는 1/n로 한다. 또한 리이드개시 어드레스는 특히 설정되어 있는 것은 아니고, 리이드개시 타이밍을 상기한 바와 같이 제어함으로써, 결과적으로 제9도에 표시한 것과 같은 값으로 된다. 따라서 실제로 비디오 메모리(3)로부터의 제1회째의 데이터를 읽어 내기에 위한 디스플레이화면은 바르게는 표시되지 않지만, 제2회째의 데이터를 읽어 내는에 의한 디스플레이화면은 바르게는 표시되지 않지만, 제2회째의 데이터를 읽어낸 이후는 비디오 메모리(3)로부터의 읽어냄 데이터에 의한 올바른 데이터 표시가 이루어진다. 더욱이, 상기한 상태는 주사주기가 고속이므로 인간에게는 보이지 않지만, 악영향을 주는 일은 없다.

버스셀렉터(7)는 비디오 메모리(3)로부터의 직접데이터(이후 드로우 데이터라함)와 듀얼포트 메모리(M1, M2, M3 ... Mn-1)로부터 읽어 내어 지는 데이터(리이드 데이터)와의 어느 것을 선택하여 이것을 디스플레이(2)의 각 분할화면(D1∼Dn)으로 출력하는 것이고, 기능적으로는 분할화면수(n)에 대응한 수의 스위칭회로(7-1∼7-n)를 보유하고 있다.

제10도는 버스셀렉터(7)에 의한 선택변환의 구체적 내용을 표시한 것이고, 아래에 이 도면을 참조하여 제8도의 동작을 설명한다.

즉, 우선 비디오 메모리(3)로부터의 데이터의 읽어내기가 개시되면 분할화면(DI)에 대응하는 데이터가 비디오 메모리(3)로부터 출력될 때까지의 기간 (T1)에 있어서는, 스위칭회로(7-1)는 스루우 데이터를 선택하여 이것을 디스플레이(2)의 최상위 영역(D1)을 차례로 출력하고, 또 그외의 스위칭회로(7-2∼7-n)는 각각 메모리(M1∼Mn-1)의 리이드데이터를 선택하여 이것을 디스플레이(2)의 각 분할 영역(D2∼Dn)으로 차례로 출력한다.(제10도 기간 T1). 이 결과, 비디오 메모리(3)의 분할화면(D1)에 대응하는 데이터가 스루우 데이터로서 직접 디스플레이(2)의 최상위 화면으로(D1)으로 출력되고, 프레임 메모리(M1)의 영역(1/n∼2/n) 에 기억되어 있던 1주기전의 데이터가 디스플레이(2)의 영역(D2)으로 출력되며, 프레임 메모리(M2)의 (2/n∼3/n)에 기억되어 있던 1주기전의 데이터가 디스플레이(2)의 영역(D3)에 출력되고, …, 프레임 메모리(Mn)의 영역((n-1)/n∼n/n)에 기억되어 있던 1주기전의 데이터가 디스플레이(2)의 영역(Dn)으로 출력된다. 또한, 이 기간(T1)에 있어서는 비디오 메모리(3)으로부터 출력된 분할화면(D1)에 대응하는 데이터는 각 메모리(M1∼Mn-1)의 영 역(0∼1/n)에도 동시에 기입된다.

다음에, 비디오 메모리(3)로부터 분할화면(D2)으로 대응하는 데이터가 출력되는 기간에 있어서는, 스위칭회로(7-2)는 스루우 데이터를 선택하여 이것을 디스플레이(2)의 영역(D2)으로 차례로 출력하고, 또 그외의 스위칭회로(71-, 7-3∼7-n)는 각각 메모리(Mn-1, Mn1∼Mn-2)의 리이드 데이터를 선택하여 이것을 디스플레이(2)의 각 분할 영역(D1, D3∼Dn) 으로 차례로 출력한다. 이 결과, 비디오 메모리(3)의 분할화면(D2)에 대응하는 데이터가 스루우 데이터로서 직접 디스플레이(2)의 화면(D2)에 출력되고, 프레임 메모리(Mn-1)의 영역(0∼1/n)에 직전으로 기입된 테이터가 디스플레이(2)의 여역(D1)에 출력되고, 프레임 메모리(M1)의 영역 2/n∼3/n에 기억되어 있던 1주기전의 데이터가 디스플레이(2)의 영역(D3)에 출력되며, ... , 프레임 메모리(Mn-2)의 영역 ((n-1)/n∼n/n)에 기억되어 있던 1주기전에 데이터가 디스플레이(2)의 영역(Dn)으로 출력된다.

또한, 이 기간(T2)에 있어서는 비디오 메모리(3)로부터 출력된 분할화면(D2)에 대응하는 데이터는 각 메모리(M1∼Mn-1)의 영역(1/n∼2/n)에도 동시에 기입된다.

다음에, 비디오 메모리(3)로부터 분할화면(D3)에 대응하는 데이터가 출력되는 기간(T3)에 있어서는 스위칭회로(7-3)는 스루우 데이터를 선택하여 이것을 디스플레이(2)의 영역(D3)으로 차례로 출력하며, 또 그외의 스위칭회로(7-1, 7-2, 7-4∼7-n)는 각각 메모리 (Mn-2, Mn-1,M-1∼Mn-3)의 리이드 데이터를 선택하여 이것을 디스플레이(2)의 각 분할 영역(D1, D2, D4∼Dn)으로 차례로 출력한다. 이 결과, 비디오 메모리(3)의 분할화면(D3)에 대응하는 데이터가 스루우 데이터로서 직접 디스플레이(2)의 화면(D3)에 출력되며, 프레임 메모리(Mn-2)의 영역(0∼1/n)에 직전으로 기입된 데이터가 디스플레이(2)의 영역(D1)으로 출력되고 프레임 메모리(Mn-1)의 영역(1/n∼2/n)에 직전으로 기입된 데이터가 디스플레이(2)의 영역(D2)으로 출력되며, ... , 프레임 메모리(Mn-3)의 영역((n-1)/n∼n/n)에 기억 되어있던 1주기전의 데이터가 디스플레이(2)의 영역(Dn)으로 출력된다. 또한, 이 기간(T3)에 있어서는, 비디오 메모리(3)로부터 출력된 분할화면(D3)에 대응하는 데이터는 각 메모리(M1∼Mn-1)의 영역(2/n-3/n)에도 동시에 기입된다.

이와 같은 동작이 반복하여 실행된다.

그 후, 비디오 메모리(3)로부터 분할화면(Dn)에 대응하는 데이터가 출력되는 기간(Tn)에 있어서는 스위칭회로(7-n)는 스루우 데이터를 선택하여 이것을 디스플레이(2)의 영역(Dn)으로 차례로 출력하고, 또 그외의 스위칭회로(7-1∼7-(n-1))는 각각 메모리(M1∼Mn-1)의 리이드 데이터를 선택하여 이것을 디스플레이(2)의 각 분할영역(D1∼Dn-1)에 차례로 출력한다. 이 결과, 비디오 메모리(3)의 분할화면(Dn)에 대응하는 데이터가 스루우 데이터로서 직접 디스플레이(2)의 화면(Dn)에 출력되고, 프레임 메모리(M1)의 영역(0∼1/n)에 직전으로 기입된 데이터가 디스플레이(2)의 영역(D1)으로 출력되며, ... ,프레임 메모리(Mn-1)의 영역(n-2)/n∼(n-1)/n에 직전으로 기입된 데이터가 디스플레이(2)의 영역(Dn-1)으로 출력된다. 또한 이 기간(Tn)에 있어서는 비디오 메모리(3)로부터 출력된 분할화면(Dn)에 대응하는 데이터는 각 메모리(M1∼Mn-1)의 영역((n-1)/n∼n/n)에도 동시에 기입된다.

이상으로 비디오 메모리(3)에 기억된 1화면분의 데이터의 출력에 의한 표시동작이 끝난다. 이 후는 상기한 것과 마찬가지의 동작이 반복하여 실행된다.

또한, 상기한 실시예에서는 프레임 메모리(4) 또는 M1∼Mn-1로서 듀얼포트 메모리를 사용하도록 하였지만, 선입선출의 기억기능을 보유하는 FIFO(first in first out memory)를 사용하도록 해도 좋다.

또 상기한 제5도의 실시예에 있어서, 프레임 메모리(4)의 1워어드와 데이터변환회로(6)의 출력데이터비트폭과 상화면(UD) 및 하화면(DD)의 각 데이터 비트폭은 각각 4비트로 하고 있지만, 이것을 한정되지 않고 동일한 비트수라면 훌륭하다.

이상으로 설명한 바와 같이 본 발명에 의하면, 2분할 또는 n분할된 디스플레이의 각 영역에 대하여 각각 비디오 메모리의 데이터를 일단 기억이 축적된 데이터와 비디오 메모리로부터의 직접 데이터를 서로 번걸아 바꿔서 항상 송출함으로써, 디스플레이의 각 화소의 주사주기를 단축하고 이것에 의하여 화면의 전환이나 움직이는 화면에 대한 추종성을 훌륭하게 하고, 또 고광도의 화상을 표시할수 있게 하고 있다.

Claims

CRT 제어장치로부터 출력되는 표시제어신호에 의거하여 비디오 메모리에 기억된 표시데이터를 플랫패널 디스플레이로 표시하는 디스플레이 제어장치에 있어서, 데이터의 읽어내기 및 기입을 동시에 실행할 수있고, 상기한 디스플레이에 표시하도록 표시데이터를 적어도 1화면분을 기억할 수 있는 용량을 보유하는 메모리장치와,

상기한 비디오 메모리의 기억데이터 중에서 위쪽 절반의 디스플레이 화면에 대응하는 데이터를 디스플레이의 상부영역으로 차례로 출력함과 아울러 그 위쪽 절반의 디스플레이 화면에 대응하는 데이터를 상기한 메모리장치에 차례로 기억시키거나, 상기한 메모리장치에 기억되어 있는 아래쪽 절반의 디스플레이 화면에 대응하는 데이터를 디스플레이의 하부영역으로 차례로 출력하는 제1의 동작과, 상기한 비디오 메모리의 기억데이터 중에서 아래쪽 절반의 디스플레이 화면에 대응하는 데이터를 디스플레이의 하부영역으로 차례로 출력함과 아울러 그 아래 절반의 디스플레이 화면에 대응하는 데이터를 상기한 메모리장치에 차례로 기억시키거나, 상기한 메모리 장치에 기억되어 있는 위쪽 절반의 디스플레이 화면에 대응하는 데이터를 디스플레이의 상부영역에 차례로 출력하는 제2의 동작 등을 상기한 표시제어신호에 따라서 서로 번갈아 실행하는 표시제어장치 등을 구비하는 것을 특징으로 하는 디스플레이 제어장치.
CRT제어장치로부터 출력되는 표시제어신호에 의거하여 비디오 메모리에 기억된 표시데이터를 플랫패널 디스플레이로 표시하는 디스플레이 제어장치에 있어서, 상기한 EL 또는 액정디스플레이의 표시화면을 상하방향에 n개 (n 2)로 분할함과 아울러, 데이터의 읽어내기 및 기입을 동시에 실행할 수 있고, 상기한 디스플레이에 표시해야할 표시데이터를 적어도 1화면분을 기억할 수 있는 용량을 보유하는 (n-1)개의 메모리장치와, 상기한(n-1)개의 메모리 장치에 대하여 상기한 비디오 메모리의 표시데이터를 차ㄹ로 공통 입력함과 아울러, 상기한(n-1)개의 메모리 장치로부터 상기한 디스플레이(1/n) 화면분의 데이터에 대응하는 어드레스씩 어긋난 어드레스를 초기어드레스로서 기억데이터를 차례로 사이클릭으로 읽어냄 기입 및 읽어냄 제어장치와, 상기한(n-1)개 메모리장치로부터 읽어내어진 데이터 및 상기한 비디오 메모리의 기억데이터 중에서 데이터를 소정의 순번으로 택일 선택하고, 선택데이터를 상기한 디스플레이의 각 분할 영역으로 출발하는 n개의 데이터 선택장치 등을 구비하는 것을 특징으로하는 디스플레이 제어장치.