JP4337081B2 - フレームメモリアクセス方法及び回路 - Google Patents
フレームメモリアクセス方法及び回路 Download PDFInfo
- Publication number
- JP4337081B2 JP4337081B2 JP2002332949A JP2002332949A JP4337081B2 JP 4337081 B2 JP4337081 B2 JP 4337081B2 JP 2002332949 A JP2002332949 A JP 2002332949A JP 2002332949 A JP2002332949 A JP 2002332949A JP 4337081 B2 JP4337081 B2 JP 4337081B2
- Authority
- JP
- Japan
- Prior art keywords
- write
- read
- frame memory
- image data
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
- G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/033—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor
- G06F3/038—Control and interface arrangements therefor, e.g. drivers or device-embedded control circuitry
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/393—Arrangements for updating the contents of the bit-mapped memory
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/12—Frame memory handling
- G09G2360/126—The frame memory having additional data ports, not inclusive of standard details of the output serial port of a VRAM
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Human Computer Interaction (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【発明の属する技術分野】
この発明は、画像表示装置等における、フレームメモリアクセス方法とフレームメモリアクセス回路に関する。特に、マトリクス状に配置された画素を選択発光させることによって画像表示を行うディスプレイ装置に係り、プラズマディスプレイなどの時分割駆動法による階調制御を行うためのフレームメモリアクセス方法とフレームメモリアクセス回路に関する。
【0002】
【従来の技術】
近年において、画像表示装置では、画像データを階調表示されたディジタルデータとして取り扱い、数値的な信号処理を行うことによって、高画質化を図る方法がとられている。そして、信号処理の過程では、画面(フレーム)分の画像データを、大容量メモリからなるフレームメモリに格納して、フレーム単位で信号処理を行う方法が一般的になっている。
また、フレームメモリを、一連の信号処理の過程で、データ転送速度の異なる部分に適用して、ダブルバッファとして用いることも、一般的になっている。さらに、時分割駆動法によって階調制御を行うマトリクスディスプレイ装置も一般的になっている。このようなマトリクスディスプレイ装置としてプラズマディスプレイ装置を例にとり、従来技術を説明する。
まず、時分割駆動法(以下、サブフィールド法)について説明する。サブフィールド法とは、1フレームを発光回数の違いによって重み付けされた複数のサブフィールドに分割し、画素ごとにそこでの信号の振幅に応じたサブフィールドを選択することにより、多階調化を実現する方法である。
【0003】
図13は、その一例を示す図であって、この時分割駆動法による駆動シーケンスは、1フレームを4つのサブフィールドSF1〜SF4に分割して16階調を表示する場合の例である。各サブフィールドの走査期間T1はこのサブフィールドでの発光する放電セル(以下、発光セルという)を選択するための期間であり、維持期間T2はこの選択された発光セルが発光している期間である。
サブフィールドSF1〜SF4の放電維持期間T2は選択された発光セルが発光する時間を表し、それぞれは8:4:2:1の比率で発光回数に重み付けされている。映像信号レベルに応じてこれらのサブフィールドSF1〜SF4のいずれかを任意に選択することにより、24=16階調の表示が可能となる。階調数を増やしたい場合には、サブフィールド数を増やせばよく、例えば、サブフィールド数を8とすると、28=256階調の表示が可能となる。各サブフィールドの輝度レベルはパルスの数によって制御する。
かかるサブフィールド法を用いて画像表示を行う場合のフレームメモリアクセス方法を以下に説明する。
【0004】
図10,図11は、従来のフレームメモリの構成例を示したものであって、一般的なSDRAM(Synchronous Dynamic Random Access Memory)を用いたフレームメモリの場合を例示している。図10において、(a)はバンク1(32Mbit)801、(b)はバンク2(32Mbit)802を示し、図11において、(c)はバンク3(32Mbit)803、(d)はバンク4(32Mbit)804を示している。
フレームメモリに2フレーム分のデータを格納するためには、画面の解像度がWXGA(カラー画像で1365画素×768ライン×16ビット)の場合、96Mビットの容量が必要であって、市販のSDRAMの場合は、128Mビットの容量のものが用いられる。
【0005】
図10,図11に示すフレームメモリの構成においては、バンク801およびバンク802には奇数フレームを格納し、バンク803およびバンク804には偶数フレームを格納する場合の例が示されている。
各バンクのメモリは、1カラムが32ビットの容量(又はI/O)で構成され、1ロウが256カラムで構成されている場合、1ロウには2ライン×1サブフィールド分の画像データを格納できるので、192ロウ×2バンクで、1フレームの画像データの1サブフィールド分を格納できる。従って、WXGAの場合、3072以降のロウアドレスは未使用となる。
【0006】
図10,図11の例は、フレームのサブフィールドごとにアドレスを分割して画像データを格納する場合を示しており、例えば、プラズマディスプレイにおける信号処理では、フレームメモリへの書込みは、ライン1(サブフィールド(以後、SFと称する)1)、ライン1(SF2),…,ライン1(SF16)、ライン2(SF1),…,ライン2(SF16)、…、ライン767(SF1),…,ライン767(SF16)の順で行われる。一方、フレームメモリからの読出しは、ライン1(SF1),ライン2(SF1),…,ライン767(SF1)、ライン1(SF2),…,ライン767(SF2)、…、ライン1(SF16),…,ライン768(SF16)の順で行われる。
【0007】
図12は、図10,図11に示されたフレームメモリに対する、従来のアクセス方法のタイミングを示したものである。
1ラインの画像データを16SFに分割し、書込み水平同期信号901に同期して、書込み画像データ902をラインごとにSFの順にフレームメモリに書込み、読出し水平同期信号903に同期して、画像データ904をSFごとにラインの順にフレームメモリから読み出す。
ただし、フレームメモリに対する読出しと書込みのアクセスは、アクセス制御905に示すように、読出し水平同期信号903に同期して、1ライン×1SFの画像データごとに、1回ずつ時分割で交互に行う。図12において、 "Rd”は1ライン×1SFの読出し処理を示し、 "Wr”は1ライン×1SFの書込み処理を示している。
【0008】
従来のフレームメモリにおいては、このような制御を行うことによって、
1) フレームメモリのポート構成を1ポートに抑えて、コストを削減する。
2) 同量の画像データ( 書込み1ライン×16SF、読出し16ライン×1SF)を、読出し制限時間(画像表示の実時間)内に転送する。
等の効果を得るように工夫がなされている。
このように、フレームメモリに対する読出しと書込みを、1つの水平同期信号に同期して行う手法は、フレームメモリのアクセス制御が簡単になるため、例えば液晶ディスプレイの場合(特許文献1参照)や、プラズマディスプレイの場合(特許文献2参照)等のような、近年のディジタル画像表示装置において、多く用いられている。
【0009】
【特許文献1】
特開2001−215934号公報(10〜11頁,図1)
【特許文献2】
特開平10−260667号公報(2〜3頁,図3)
【0010】
【発明が解決しようとする課題】
従来のフレームメモリアクセス方法における第1の問題点は、フレームの書込みに要する時間が、フレームの読出しに要する時間によって制限されるということである。
これは、従来の方法では、読出し水平同期信号に同期して1ライン×1SFの画像データの読出しと書込みとが交互に行われ、読出し画像のSFと書込み画像のSFとを、それぞれ独立に制御することができず、かつ、書込み画像のSF数は、読出し画像のSF数以下でなければならないためである。
これに対して、後述する高画質化の要求に応えるため、信号処理側の書込み画像のSF数を増やし、この信号処理回路を共通化する傾向にある。一方、プラズマディスプレイパネルのような表示装置側はパネル特性により対応できるSF数が異なってくる。そのため書込み画像のSF数が読出し画像のSF数より大きい場合も考える必要が生じてきた。
【0011】
また、従来のフレームメモリアクセス方法における第2の問題点は、読出し水平同期信号の1サイクル内に、フレームメモリへの読出しも書込みも行われていない空き時間が存在するということである。
これは、読出し水平同期信号の1サイクル期間は、画像表示装置の表示速度(毎秒の表示フレーム数)によって定まるので、1ライン×1SFの画像データに対する読出しと書込みの速度が高速であるほど、次のサイクルの読出し水平同期信号までの空き時間が増加するためである。
【0012】
また、従来のフレームメモリアクセス方法における第3の問題点は、高画質化が困難であるということである。
これは、信号処理の高機能化に伴ってSF数が増大し、フレームメモリへの書込み時間が増大して読出し時間を超えることによって、フレームメモリのダブルバッファ動作が破綻することになるためと、読出し水平同期信号に同期して1ライン×1SFの画像データの読出しと書込みが1回ずつ交互に行われるため、フレームの読出し完了時間と、書込み完了時間とがほぼ同じであり、逆に書込み完了時間のみを早めることが不可能なためである。さらに、フレームメモリへの書込み側には通常バッファメモリが設けられるが、このバッファメモリを使って高画質化のための信号処理を行うことにより、信号処理側の動作によるフレームメモリへの書込み時間が制限されるという状況も生じている。
【0013】
この発明は上述の事情に鑑みてなされたものであって、本発明は、フレームメモリへの画像データの書込み時間が、読出し水平同期信号によって制限されないような、フレームメモリアクセス方法及びフレームメモリアクセス回路を提供することを第1の目的としている。
また、本発明は、読出し水平同期信号の1サイクル期間内に、フレームメモリに対して、読出しも書込みも行われない空き時間を低減することができる、フレームメモリアクセス方法及びフレームメモリアクセス回路を提供することを第2の目的としている。
さらに、本発明は、フレームメモリへの書込み時間に関するネックを解消して、信号処理の高機能化,高画質化に対応することが可能な、フレームメモリアクセス方法及びフレームメモリアクセス回路を提供することを第3の目的としている。
【0014】
【課題を解決するための手段】
上記課題を解決するため、請求項1記載の発明は、画像データをフレームごとに処理するためのフレームメモリにおいて、1フレームをN(Nは2以上の複数)サブフィールドに分割すると共に、画像データを階調ごとの画像データに分割して、書込み時には、特定ラインに関するサブフィールドごとの時系列の画像データとして書込み水平同期信号に応じて前記フレームメモリへ書込み、読出し時には、特定階調に関するラインごとの時系列の画像データとしてN回の読出し水平同期信号に応じて前記フレームメモリから読出す際に、読出し水平同期信号の1サイクルの期間内で前記フレームメモリから画像データの読出しと前記フレームメモリへの画像データの書込みを行うフレームメモリアクセス方法に係り、前記書込み水平同期信号の1サイクルの期間内に、1ライン×Nサブフィールドの画像データを前記フレームメモリに書込み、読出し水平同期信号の1サイクルの期間内に、1ライン×1サブフィールドの画像データを前記フレームメモリから読出すと共に、前記書込み水平同期信号の1サイクル中に、前記読出し水平同期信号のサイクルの少なくとも1サイクルにおいて前記読出しに続いて前記書込みを複数回続けて行うことを特徴としている。
【0016】
また、請求項2記載の発明は、請求項1記載のフレームメモリアクセス方法に係り、読出し水平同期信号の開始時にフレームメモリが書込み動作中でなければ直ちに1ライン×1サブフィールドの画像データの読出しを行い、書込み動作中であれば、該書込み動作が終了してから読出し動作を開始することを特徴としている。
【0017】
また、請求項3記載の発明は、請求項1又は2記載のフレームメモリアクセス方法に係り、上記読出し水平同期信号に応じて読出しリクエスト信号を生成し、上記書込み水平同期信号に応じて書込みリクエスト信号を生成し、上記読出しリクエスト信号がアクティブであって上記フレームメモリが書込み動作中でないときは直ちに読出し開始パルスを生成し、上記読出しリクエスト信号がアクティブであって上記フレームメモリが書込み動作中のときは、当該書込み動作が完了するまで上記読出し開始パルスを生成せずに上記読出しリクエスト信号をアクティブに保ち、上記書込みリクエスト信号がアクティブであって上記フレームメモリが読出し動作中でないときは直ちに書込み開始パルスを生成し、上記読出しリクエスト信号がアクティブであって上記フレームメモリが読出し動作中のときは、当該読出し動作が完了するまで上記書込み開始パルスを生成せずに上記書込みリクエスト信号をアクティブに保ち、上記読出し動作が完了してから次の読出し水平同期信号の開始までの期間に1個以上の書込み開始パルスを生成し、上記読出し開始パルスによって1ライン×1サブフィールドの画像データの読出し動作を開始し、上記書込み開始パルスによって1ライン×1サブフィールドの画像データの書込み動作を開始することを特徴としている。
【0018】
また、請求項4記載の発明は、請求項3記載のフレームメモリアクセス方法において、読出し水平同期信号の1サイクルの期間内に2個以上の書込み開始パルスを生成できる場合には、最初の書込み動作が完了した後に次の書込み開始パルスを生成することを特徴としている。
【0019】
また、請求項5記載の発明は、画像データをフレームごとに処理するためのフレームメモリにおいて、1フレームをN(Nは2以上の複数)サブフィールドに分割すると共に、画像データを階調ごとの画像データに分割して、書込み時には、特定ラインに関するサブフィールドごとの時系列の画像データとして書込み水平同期信号に応じて前記フレームメモリへ書込み、読出し時には、特定階調に関するラインごとの時系列の画像データとしてN回の読出し水平同期信号に応じて前記フレームメモリから読出す際に、読出し水平同期信号の1サイクルの期間内で前記フレームメモリから画像データの読出しと前記フレームメモリへの画像データの書込みの制御を行うフレームメモリアクセス回路に係り、前記フレームメモリへ書込む画素数をカウントする第1の書込みカウンタと、前記フレームメモリから読出す画素数をカウントする第1の読出しカウンタと、前記フレームメモリにおける状態の遷移を制御する状態遷移制御手段とを備え、リセット信号と、書込みリクエスト信号と、読出しリクエスト信号とに応じて、前記フレームメモリに対する書込み開始パルスと読出し開始パルスとを生成するタイミング制御手段と、前記フレームメモリへ書込む画素数をカウントする第2の書込みカウンタを備え、前記書込み開始パルスによって起動され、前記第2の書込みカウンタでカウントして、規定された個数の書込みコマンドを発生する書込み制御手段と、前記フレームメモリからの読出し画素数をカウントする第2の読出しカウンタを備え、前記読出し開始パルスによって起動され、前記第2の読出しカウンタでカウントして、規定された個数の読出しコマンドを発生する読出し制御手段と、前記書込みコマンドと読出しコマンドとに応じて前記フレームメモリに対してその動作を制御するコマンドを出力するセレクタとを備えてなることで、前記書込み水平同期信号の1サイクルの期間内に、1ライン×Nサブフィールドの画像データを前記フレームメモリに書込み、読出し水平同期信号の1サイクルの期間内に、1ライン×1サブフィールドの画像データを前記フレームメモリから読出すと共に、前記書込み水平同期信号の1サイクル中に、前記読出し水平同期信号のサイクルの少なくとも1サイクルにおいて前記読出しに続いて前記書込みを複数回続けて行うようにフレームメモリ動作を制御する構成になされていることを特徴としている。
【0021】
また、請求項6記載の発明は、請求項5記載のフレームメモリアクセス回路に係り、上記フレームメモリが待機状態と、読出し開始状態と、読出し動作状態と、書込み開始状態と、第1の書込み完了時刻に完了する第1の書込み動作状態と、第2の書込み完了時刻に完了する第2の書込み動作状態とを有し、上記状態遷移制御手段が、上記フレームメモリを上記リセット入力に応じて待機状態に遷移させ、待機状態から読出しリクエスト入力に応じて読出し開始状態に遷移させ、読出し開始状態から無条件で読出し動作状態に遷移させ、読出し動作状態において、読出し動作が完了しかつ書込みリクエスト入力がない場合に待機状態に遷移させ、読出し動作が完了しかつ書込みリクエスト入力がある場合に書込み開始状態に遷移させ、待機状態から読出しリクエスト入力がなくかつ書込みリクエスト入力がある場合に書込み開始状態に遷移させ、書込み開始状態から無条件で第1の書込み動作状態に遷移させ、第1の書込み動作状態において、第1の書込み完了時刻に到達した場合に待機状態に遷移させ、第1の書込み完了時刻に到達しかつ読出しリクエスト入力がある場合に読出し開始状態に遷移させ、第1の書込み完了時刻に到達しかつ読出しリクエスト入力がなくかつ書込みリクエスト入力がある場合に第2の書込み動作状態に遷移させ、第2の書込み動作状態において、第2の書込み完了時刻に到達しかつ読出しリクエスト入力がなくかつ書込みリクエスト入力がない場合に待機状態に遷移させ、第2の書込み完了時刻に到達しかつ読出しリクエスト入力がなくかつ書込みリクエスト入力がある場合に書込み開始状態に遷移させ、読出しリクエスト入力がある場合に読出し開始状態に遷移させることを特徴としている。
【0022】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態について説明する。説明は、実施例を用いて具体的に行う。
【0023】
図1は、この発明の一実施例であるフレームメモリアクセス方法における各部信号を示すタイミング図、図2は、本実施例のフレームメモリアクセス方法におけるリクエスト信号を含む各部信号を示すタイミング図、図3は、この発明の一実施例であるフレームメモリアクセス回路の構成を示す図、図4は、本実施例におけるフレームメモリの状態遷移を示す図、図5,図6,図7は、この実施例におけるフレームメモリの状態遷移を説明するためのタイミング図、図8は、一般的なSDRAMを用いたフレームメモリへの読出しコマンドの生成方法を説明するタイミング図、図9は、一般的なSDRAMを用いたフレームメモリへの書込みコマンドの生成方法を説明するタイミング図である。
【0024】
図1において、101は書込み水平同期信号、102は書込み画像データ、103は読出し水平同期信号、104は読出し画像データ、105はフレームメモリアクセス制御をそれぞれ示している。
書込み水平同期信号101は、画像データ書込み時の水平同期信号である。書込み画像データ102は、1ライン×1SFを単位とする書込み画像データを示し、書込み水平同期信号101の1サイクルの時間制限内に1ライン×16SF分が画像表示装置に入力される。ここでは、書込み水平同期信号101の1サイクルの時間は1フレームの周期を1フレームのライン数768で除算した値であるが、必ずしも書込み水平同期信号101の1サイクルの時間は一定値である必要はない。
【0025】
読出し水平同期信号103は、画像データ読出し時の水平同期信号である。読出し画像データ104は、1ライン×1SFを単位とする読出しデータを示し、16ライン分が読出し水平同期信号103の16サイクルの時間制限内にフレームメモリから出力される。フレームメモリアクセス制御105は、フレームメモリに対する、1ライン×1SFを単位とする書込み処理と読出し処理に対応するアクセス制御のタイミングを示している。
【0026】
以下、図1を参照して、この例のフレームメモリアクセス方法を説明する。
画像表示装置は、書込み水平同期信号101で規定される書込み時間の制限内で、1ライン×16SFの書込み画像データ102に対して所要の信号処理を行って図示されないバッファ装置に一旦格納したのちこれを読み出して、所定のアクセス制御に応じてフレームメモリに書込む。そして、フレームメモリに書き込まれた画像データを、所定のアクセス制御に応じて読み出して、図示されない別のバッファ装置に格納したのち、16回の読出し水平同期信号103で規定される読出し時間の制限内で、16ライン×1SFの読出し画像データ104として読出す。
ここでは、読出し水平同期信号103の1サイクルの時間は1フレームの周期を読出しSF数14と1フレームのライン数768と書込みSF数16との積である14×768×16で除算した値であるが、必ずしも読出し水平同期信号103の1サイクルの時間は一定値である必要はない。この場合における書込み時間の制限は、書込みは16SF分の画像データを書込むが、読出しは14SFの画像データしか読出さないため、読出し時間の制限より短い時間であることが要求されている。
【0027】
この際、フレームメモリに対しては、1ライン×1SFの画像データを基本的なアクセス単位として、フレームメモリアクセス制御105に従って、時分割で読出し処理と書込み処理を行い、さらに読出し水平同期信号103の1サイクル期間内に、読出し処理を1回と、書込み処理を残り時間(空き時間)に応じて、1回又は2回行う。
ただし、書込み処理中に、次の読出し水平同期信号が発生した場合には、当該書込み処理が完了してから、次の読出し処理を開始する。図1において、 "Rd”は1ライン×1SFの画像データの読出し処理を示し、 "Wr(1)"及び "Wr(2)"は、それぞれ1ライン×1SFの画像データの書込み処理を示す。
【0028】
図2において、書込み水平同期信号201,読出し水平同期信号202は、図1に示された書込み水平同期信号101,読出し水平同期信号102と同様である。書込みリクエスト信号203は、画像データの書込みを行うべき状態になったとき外部から入力される信号である。読出しリクエスト信号204は、画像データの読出しを行うべき状態になったとき、外部から入力される信号である。
読出し開始パルス205は、読出し動作の開始を指示する信号である。書込み開始パルス206は、書込み動作の開始を指示する信号である。フレームメモリアクセス制御207は、フレームメモリに対する、1ライン×1階調を単位とする書込み処理と読出し処理に対応するアクセス制御のタイミングを示す。
【0029】
以下、図2を参照して、リクエスト信号を含むこの例のフレームメモリアクセス方法を説明する。
まず、書込み水平同期信号201をトリガとして、書込みリクエスト信号203を生成し、読出し水平同期信号202をトリガとして、読出しリクエスト信号204を生成する。
次に、読出しリクエスト信号204がアクティブであって、かつフレームメモリが書込み動作中でなければ、直ちに読出し開始パルス205を生成し、書込み動作中であれば、当該書込み動作が完了するまで、読出し開始パルス205を生成せずに、読出しリクエスト信号204をアクティブに保つ。
【0030】
一方、書込みリクエスト信号203がアクティブであって、かつフレームメモリが読出し動作中でなければ、直ちに書込み開始パルス206を生成し、読出し動作中であれば、当該読出し動作が完了するまで、書込み開始パルス206を生成せずに、書込みリクエスト信号203をアクティブに保つ。
ただし、読出し水平同期信号202の1サイクル期間中に、読出し開始パルスを1個、書込み開始パルスを1個または2個生成するようにする。この実施例ではこのように書込み開始パルスを1個または2個生成するが、書込み開始パルスを3個以上生成してもかまわない。
このように、読出し開始パルス205に同期して1回の読出し処理を行い、書込み開始パルス206に同期して1回の書込み処理を行うフレームメモリアクセス制御とする。なお、図2において、2個目の書込み水平同期信号201の立ち上がりとともに書込みリクエスト信号203がアクティブになるので、フレームメモリの読出し動作完了後、書込み開始パルス206を生成し、書込み開始パルス206に同期して1回の書込み処理を行うが、ここでは簡単のため省略している。図1においても、2個目の書込み水平同期信号201の立ち上がり後の書込み処理を省略している。
【0031】
図3は、この発明のフレームメモリアクセス回路の実施形態であるメモリコントローラの構成をブロック図によって示したものである。
この例のメモリコントローラは、図3に示すように、タイミング制御部10と、書込み制御部20と、読出し制御部30と、セレクタ40とから概略構成されている。さらに、タイミング制御部10は、書込みカウンタ11と、読出しカウンタ12と、状態遷移制御部13とを備えている。書込み制御部20は、書込みカウンタ21を備えている。読出し制御部30は、読出しカウンタ31を備えている。
【0032】
以下、図3を参照して、この例のメモリコントローラにおける各部の機能と動作とを説明する。
メモリコントローラ1は、外部から入力されるリセット信号によって、初期状態にリセットされる。タイミング制御部10は、外部から入力される書込みリクエスト信号及び読出しリクエスト信号を調停して、いずれかに応じて、書込み開始パルス又は読出し開始パルスを生成する。書込み開始パルス及び読出し開始パルスは、それぞれ図示のように書込み制御部20及び読出し制御部30に対して与えられる。
【0033】
書込みカウンタ11は、所定数のクロックをカウントすることによって、書込み開始パルスのタイミングを定める。読出しカウンタ12は、所定数のクロックをカウントすることによって、読出し開始パルスのタイミングを定める。
状態遷移制御部13は、フレームメモリが持っている、待機状態と、読出し開始状態と、読出し動作状態と、書込み開示状態と、書込み動作1状態と、書込み動作2状態とからなるそれぞれの状態に、フレームメモリの状態を遷移させる制御を行う。
【0034】
書込み制御部20は、書込み開始パルスによって起動され、書込みカウンタ21でカウントして、規定された個数の書込みコマンドを生成する。読出し制御部30は、読出し開始パルスによって起動され、読出しカウンタ31でカウントして、規定された個数の読出しコマンドを生成する。書込み画像データ数は16ライン×1SF相当なので、1365×3×16ビットになる。書込みはフレームメモリ2に対して64ビット同時に行うので、読出しコマンドの個数は前記データ数を64で除算した値、つまり1365×3×16/64になる。
タイミング制御部10に含まれる書込みカウンタ11及び読出しカウンタ12は、それぞれ書込み制御部20に含まれる書込みカウンタ21又は読出し制御部30に含まれる読出しカウンタ31と同じ数を、同じタイミングでカウントする。
【0035】
セレクタ40は、書込み制御部20で生成された書込みコマンドと、読出し制御部30で生成された読出しコマンドとから選択して、コマンドとしてフレームメモリ2に供給する。書込みコマンドと読出しコマンドは、それぞれタイミング制御部10からの書込み開始パルスと読出し開始パルスに従って時分割で生成され、タイミング上で重複して生成されることはないものとする。
【0036】
図4は、フレームメモリにおけるステートマシンとしての状態遷移を示している。状態遷移は、図4に示すように、待機状態401,読出し開始状態402,読出し動作状態403,書込み開始状態404,書込み動作1状態405,書込み動作2状態406からなる6個の状態間の遷移によって行われる。なお、書込み動作は、書込み完了1及び書込み完了2の2種類の完了時刻によって、それぞれ書込み動作1状態405と書込み動作2状態406とに区別される。
【0037】
図4において、 "&”と "〜”は、それぞれ論理積および論理否定を表している。以下、図4を参照して、本発明におけるステートマシンとしての状態遷移について、詳細に説明する。
リセットによって、待機状態401に遷移する。待機状態401から読出しリクエストの発生によって、読出し開始状態402に遷移する。読出し開始状態402からは無条件で、読出し動作状態403に遷移する。
読出し動作状態403において、読出し動作が完了しかつ書込みリクエストが発生しないときは、待機状態401に遷移し、読出し動作が完了しかつ書込みリクエストが発生している場合には、書込み開始状態404に遷移する。
【0038】
書込み開始状態404からは無条件で、書込み動作1状態405に遷移する。書込み動作1状態405において、書込み完了1の時刻に到達した場合は、待機状態401に遷移し、書込み完了1の時刻に到達しかつ読出しリクエストが発生している場合には、読出し開始状態402に遷移し、書込み完了1の時刻に到達しかつ読出しリクエストが発生せずかつ書込みリクエストが発生している場合には、書込み動作2状態406に遷移する。
【0039】
書込み動作2状態406において、書込み完了2の時刻に到達しかつ読出しリクエストが発生せずかつ書込みリクエストが発生していない場合には、待機状態401に遷移し、書込み完了2の時刻に到達しかつ読出しリクエストが発生せずかつ書込みリクエストが発生している場合には、書込み開始状態404に遷移し、読出しリクエストが発生している場合には、読出し開始状態402に遷移する。
【0040】
図5,図6,図7は、この例のフレームメモリアクセス方法における、フレームメモリの状態遷移を説明するためのタイミング図であって、1ライン×1SFの画像データをアクセスするタイミングを規定するものである。
図5において、▲1▼は単一読出し動作501、▲2▼は単一書込み動作502を示し、図6において、▲3▼は読出し後の書込み動作503、▲4▼は書込み後の読出し動作504を示し、また図7において、▲5▼は書込み後の書込み動作505、▲6▼は書込み後の読出し動作506をそれぞれ示している。
【0041】
また、各図において、IDLEは待機状態を示し、RSTは読出し開始状態を示し、READは読出し動作状態を示し、WSTは書込み開始状態を示し、WRITE1は書込み動作1状態を示し、WRITE2は書込み動作2状態を示している。
【0042】
図4に示された状態遷移に従って、フレームメモリへのアクセスは、単一読出し動作501、単一書込み動作502、読出し後の書込み動作503、書込み後の読出し動作504、書込み後の書込み動作505、書込み後の読出し動作506の6種類の動作タイミングのいずれかに従って行われる。以下、各動作タイミングについて詳細に説明する。
【0043】
単一読出し動作501では、1回のみの読出し動作タイミングを規定する。読出しリクエストが受理された次のクロックから、カウンタがクロックサイクルごとにカウントアップするとともに、読出し開始パルスが生成される。フレームメモリから同時に64ビット読出しされるので、カウンタ値0〜63のタイミングで64×64=4096ビットが読出される。これはカラーの1ライン×1SFの画素データ1365×3=4096ビットに対応する。なお、SDRAは1回読出して又は書込んでから、次に読出す又は書込むまでに、所定のダミークロックが必要なため、カウンタ値64〜67はこのダミーである。所定のダミー数は単一読出し動作、単一書込み動作等の条件によっても異なるため、図5〜図7に記載の▲1▼〜▲6▼でのダミービットは同じにはしていない。
単一読出し動作501では、次の読出しリクエストは、カウンタの値が前の画像データの読出し完了の時刻に到達し、かつ遷移状態が一旦、待機状態を経由しないと受理されない。
【0044】
単一書込み動作502では、1回のみの書込み動作タイミングを規定する。書込みリクエストが受理された次のクロックから、カウンタがクロックサイクルごとにカウントアップするとともに、書込み開始パルスが生成される。
単一書込み動作502では、次の書込みリクエストは、カウンタの値が前の画像データの書込み完了1の時刻に到達し、かつ遷移状態が一旦、待機状態を経由しないと受理されない。
【0045】
読出し後の書込み動作503では、読出しに続いて書込みを行う動作タイミングを規定する。読出しリクエストが受理(読出し開始パルスが生成)され、必要なクロック数をカウントした後、読出し完了の時刻に書込みリクエストが発生することによって、次のサイクルで書込み開始パルスが生成される。
読出し後の書込み動作503では、書込み動作の開始前に待機状態を経由することなく、読出し動作状態から直接、書込み開始状態に遷移する。
【0046】
書込み後の読出し動作504では、書込みに続いて読出しを行う動作タイミングを規定する。書込みリクエストが受理(書込み開始パルスが生成)され、必要なクロック数をカウントした後、書込み完了2の時刻に読出しリクエストが発生することによって、次のサイクルで読出し開始パルスが生成される。
書込み後の読出し動作504では、読出し動作の開始前に待機状態を経由することなく、書込み動作1状態から直接、読出し開始状態に遷移する。
【0047】
書込み後の書込み動作505では、書込みに続いて書込みを行う動作タイミングを規定する。前の書込みリクエストが受理(書込み開始パルスが生成)され、必要なクロック数をカウントした後、書込み完了1の時刻で次の書込みリクエストが発生することによって、次のサイクルで書込み開始パルスが生成されるが、書込み完了2の時刻から書込み動作2状態に遷移し、この間の書込みリクエストは受理されない。
書込み後の書込み動作505では、次の書込み動作の開始前に待機状態を経由することなく、前の書込み動作2状態からオーバーヘッドなしに、直接、書込み開始状態に遷移する。
【0048】
書込み後の読出し動作506では、書込みに続いて読出しを行う動作タイミングを規定する。書込みリクエストが受理(書込み開始パルスが生成)され、必要なクロック数をカウントした後、書込み完了1の時刻で書込み動作2状態に遷移する。書込み動作2状態では、毎サイクル、読出しリクエストを受理し、読出しリクエストが発生次第、次のサイクルで読出し開始状態に遷移するとともに、読出し開始パルスを生成する。書込み動作2状態の期間に読出しリクエストが発生しなければ、書込み完了2の時刻に到達後、待機状態に遷移する。
【0049】
図8は、一般的なSDRAMを用いたフレームメモリへの読出しコマンドの生成方法を説明するためのタイミング図であって、その動作は、クロック601に同期して行われる。
読出し開始パルス602によって、読出しカウンタの動作603が起動され、クロックサイクルごとにカウントアップする。読出しカウンタが64サイクルをカウントしたとき、1ライン×1SFの画像データの読出しが完了するものとする。
読出しカウンタの値を、デコーダの動作604によって適当にデコードして、デコード結果のパルスに同期して読出しコマンド605を生成する。
読出しコマンド605は、市販のSDRAMを用いる場合、1個のアドレス指定コマンド(ACT)、及び複数個の読出しコマンド(RD)で構成される。
【0050】
図9は、一般的なSDRAMを用いたフレームメモリへの書込みコマンドの生成方法を説明するためのタイミング図であって、その動作は、クロック701に同期して行われる。
書込み開始パルス702によって、書込みカウンタの動作703が起動され、クロックサイクルごとにカウントアップする。書込みカウンタが64サイクルをカウントしたとき、1ライン×1SFの画像データの書込みが完了するものとする。
書込みカウンタの値を、デコーダの動作704によって適当にデコードして、デコード結果のパルスに同期して書込みコマンド705を生成する。
書込みコマンド705は、市販のSDRAMを用いる場合、書込み対象バンクに対する1個のアドレス指定コマンド(ACT)及び複数個の書込みコマンド(WR)と、他のバンクに対する指定ロウのリフレッシュコマンド(REF)及び指定バンクのプリチャージコマンド(PHG)で構成される。
【0051】
このように、この例のフレームメモリアクセス方法では、読出し水平同期信号の1サイクル期間内において、1ライン×1SFの画像データの読出しを行っている期間以外の空き時間を、1回以上の1ライン×1SFの画像データの書込みに利用するとともに、書込みのタイミングをステートマシンを用いて動的に制御しているので、フレームメモリへの書込みに関するネックを解消することができる。
【0052】
また、この例のフレームメモリアクセス方法では、読出し水平同期信号に同期して、1ライン×1SFの画像データを1回読出すのに対し、1ライン×1SFの画像データを1回以上、非同期にフレームメモリへ書込み、そのタイミングをステートマシンを用いて動的に制御しているので、フレームの書込みに要する時間が、フレームの読出しに要する時間に制限されない。
【0053】
さらに、この例のフレームメモリアクセス方法では、読出し水平同期信号の1サイクル期間において、読出し動作以外の期間を書込み動作に割り当てて、書込みのタイミングをステートマシンを用いて動的に制御しているので、読出し水平同期信号の1サイクル期間内で、フレームメモリへのアクセスが行われていない空き時間を低減することができる。
【0054】
以上、この発明の実施例を図面により詳述してきたが、具体的な構成はこの実施例に限られたものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもこの発明に含まれる。例えば、実施例においては、1ライン×1SFの画像データを単位として、フレームメモリをアクセスする場合を例として示したが、画像データの単位はこれに限るものでなく、任意のライン数,階調数,画素数を単位として選んでも、本発明を適用することが可能である。また、実施例において説明に用いたカウンタ値,サイクル数等は、本発明の適用範囲を限定するものではない。
【0055】
【発明の効果】
以上説明したように、本発明によれば、読出し水平同期信号に同期して、1ライン×1SFの画像データを読み出すのに対して、1ライン×1SFの画像データを1回以上、非同期に書き込むので、フレームの書込みに要する時間が、フレームの読出しに必要な時間によって制限されることがない。従って、画像表示装置の表示速度に依存せずに、複雑な信号処理を行うことが可能になる。
【0056】
また、本発明によれば、読出し水平同期信号の1サイクル期間内において、読出し以外の期間を書込みに割り当てているので、読出し水平同期信号の1サイクル期間内に、フレームメモリへのアクセスが行われない空き時間を低減することができる。
従って、画像表示装置の画質に合わせて、取り扱う階調数を最適化することができ、例えば、画像表示装置のSF数が10SFの場合に、信号処理は16SFの精度で行う等の対応を行うことが可能になる。これは、読出し水平同期信号の1サイクル期間内で、読出し以外の期間を書込みに割り当てているためである。
【0057】
さらに、本発明によれば、読出し水平同期信号の1サイクル期間内に、1ライン×1SFの画像データの読出しを行っている期間以外の空き時間を、1ライン×1SFの画像データの1回以上の書込みに利用するので、フレームメモリへの書込みに関するネックを解消することができ、従って、より多くの計算時間を必要とする、複雑な信号処理を行う等の高画質化を実現することが可能になる。
【図面の簡単な説明】
【図1】本発明の一実施例であるフレームメモリアクセス方法における各部信号を示すタイミング図である。
【図2】同実施例のフレームメモリアクセス方法におけるリクエスト信号を含む各部信号を示すタイミング図である。
【図3】本発明の一実施例であるフレームメモリアクセス回路の構成を示すブロック図である。
【図4】同実施例におけるフレームメモリの状態遷移を示す図である。
【図5】同実施例におけるフレームメモリの状態遷移を説明するためのタイミング図である。
【図6】同実施例におけるフレームメモリの状態遷移を説明するためのタイミング図である。
【図7】同実施例におけるフレームメモリの状態遷移を説明するためのタイミング図である。
【図8】一般的なSDRAMを用いたフレームメモリへの読出しコマンドの生成方法を説明するタイミング図である。
【図9】一般的なSDRAMを用いたフレームメモリへの書込みコマンドの生成方法を説明するタイミング図である。
【図10】従来のフレームメモリの構成例を示す図である。
【図11】従来のフレームメモリの構成例を示す図である。
【図12】従来のフレームメモリに対するアクセス方法を示す図である。
【図13】サブフィールド法の駆動シーケンスの一例を示す図である。
【符号の説明】
1 メモリコントローラ(フレームメモリアクセス回路)
10 タイミング制御部(タイミング制御手段)
11 書込みカウンタ
12 読出しカウンタ
13 状態遷移制御部(状態遷移制御手段)
20 書込み制御部(書込み制御手段)
21 書込みカウンタ
30 読出し制御部(読出し制御手段)
31 読出しカウンタ
40 セレクタ
2 フレームメモリ
Claims (6)
- 画像データをフレームごとに処理するためのフレームメモリにおいて、1フレームをN(Nは2以上の複数)サブフィールドに分割すると共に、画像データを階調ごとの画像データに分割して、書込み時には、特定ラインに関するサブフィールドごとの時系列の画像データとして書込み水平同期信号に応じて前記フレームメモリへ書込み、読出し時には、特定階調に関するラインごとの時系列の画像データとしてN回の読出し水平同期信号に応じて前記フレームメモリから読出す際に、読出し水平同期信号の1サイクルの期間内で前記フレームメモリから画像データの読出しと前記フレームメモリへの画像データの書込みを行うフレームメモリアクセス方法であって、
前記書込み水平同期信号の1サイクルの期間内に、1ライン×Nサブフィールドの画像データを前記フレームメモリに書込み、読出し水平同期信号の1サイクルの期間内に、1ライン×1サブフィールドの画像データを前記フレームメモリから読出すと共に、
前記書込み水平同期信号の1サイクル中に、前記読出し水平同期信号のサイクルの少なくとも1サイクルにおいて前記読出しに続いて前記書込みを複数回続けて行うことを特徴とするフレームメモリアクセス方法。 - 請求項1記載のフレームメモリアクセス方法において、読出し水平同期信号の開始時にフレームメモリが書込み動作中でなければ直ちに1ライン×1サブフィールドの画像データの読出しを行い、書込み動作中であれば、該書込み動作が終了してから読出し動作を開始することを特徴とするフレームメモリアクセス方法。
- 請求項1又は2記載のフレームメモリアクセス方法において、前記読出し水平同期信号に応じて読出しリクエスト信号を生成し、前記書込み水平同期信号に応じて書込みリクエスト信号を生成し、前記読出しリクエスト信号がアクティブであって前記フレームメモリが書込み動作中でないときは直ちに読出し開始パルスを生成し、前記読出しリクエスト信号がアクティブであって前記フレームメモリが書込み動作中のときは、当該書込み動作が完了するまで前記読出し開始パルスを生成せずに前記読出しリクエスト信号をアクティブに保ち、前記書込みリクエスト信号がアクティブであって前記フレームメモリが読出し動作中でないときは直ちに書込み開始パルスを生成し、前記読出しリクエスト信号がアクティブであって前記フレームメモリが読出し動作中のときは、当該読出し動作が完了するまで前記書込み開始パルスを生成せずに前記書込みリクエスト信号をアクティブに保ち、前記読出し動作が完了してから次の読出し水平同期信号の開始までの期間に1個以上の書込み開始パルスを生成し、前記読出し開始パルスによって1ライン×1サブフィールドの画像データの読出し動作を開始し、前記書込み開始パルスによって1ライン×1サブフィールドの画像データの書込み動作を開始することを特徴とするフレームメモリアクセス方法。
- 請求項3記載のフレームメモリアクセス方法において、読出し水平同期信号の1サイクルの期間内に2個以上の書込み開始パルスを生成できる場合には、最初の書込み動作が完了した後に次の書込み開始パルスを生成することを特徴とするフレームメモリアクセス方法。
- 画像データをフレームごとに処理するためのフレームメモリにおいて、1フレームをN(Nは2以上の複数)サブフィールドに分割すると共に、画像データを階調ごとの画像データに分割して、書込み時には、特定ラインに関するサブフィールドごとの時系列の画像データとして書込み水平同期信号に応じて前記フレームメモリへ書込み、読出し時には、特定階調に関するラインごとの時系列の画像データとしてN回の読出し水平同期信号に応じて前記フレームメモリから読出す際に、読出し水平同期信号の1サイクルの期間内で前記フレームメモリから画像データの読出しと前記フレームメモリへの画像データの書込みの制御を行うフレームメモリアクセス回路にであって、
前記フレームメモリへ書込む画素数をカウントする第1の書込みカウンタと、前記フレームメモリから読出す画素数をカウントする第1の読出しカウンタと、前記フレームメモリにおける状態の遷移を制御する状態遷移制御手段とを備え、リセット信号と、書込みリクエスト信号と、読出しリクエスト信号とに応じて、前記フレームメモリに対する書込み開始パルスと読出し開始パルスとを生成するタイミング制御手段と、
前記フレームメモリへ書込む画素数をカウントする第2の書込みカウンタを備え、前記書込み開始パルスによって起動され、前記第2の書込みカウンタでカウントして、規定された個数の書込みコマンドを発生する書込み制御手段と、前記フレームメモリからの読出し画素数をカウントする第2の読出しカウンタを備え、前記読出し開始パルスによって起動され、前記第2の読出しカウンタでカウントして、規定された個数の読出しコマンドを発生する読出し制御手段と、
前記書込みコマンドと読出しコマンドとに応じて前記フレームメモリに対してその動作を制御するコマンドを出力するセレクタとを備えてなることで、
前記書込み水平同期信号の1サイクルの期間内に、1ライン×Nサブフィールドの画像データを前記フレームメモリに書込み、読出し水平同期信号の1サイクルの期間内に、1ライン×1サブフィールドの画像データを前記フレームメモリから読出すと共に、
前記書込み水平同期信号の1サイクル中に、前記読出し水平同期信号のサイクルの少なくとも1サイクルにおいて前記読出しに続いて前記書込みを複数回続けて行うようにフレームメモリ動作を制御する構成になされていることを特徴とするフレームメモリアクセス回路。 - 前記フレームメモリが待機状態と、読出し開始状態と、読出し動作状態と、書込み開始状態と、第1の書込み完了時刻に完了する第1の書込み動作状態と、第2の書込み完了時刻に完了する第2の書込み動作状態とを有し、前記状態遷移制御手段が、前記フレームメモリを前記リセット入力に応じて待機状態に遷移させ、待機状態から読出しリクエスト入力に応じて読出し開始状態に遷移させ、読出し開始状態から無条件で読出し動作状態に遷移させ、読出し動作状態において、読出し動作が完了しかつ書込みリクエスト入力がない場合に待機状態に遷移させ、読出し動作が完了しかつ書込みリクエスト入力がある場合に書込み開始状態に遷移させ、待機状態から読出しリクエスト入力がなくかつ書込みリクエスト入力がある場合に書込み開始状態に遷移させ、書込み開始状態から無条件で第1の書込み動作状態に遷移させ、第1の書込み動作状態において、第1の書込み完了時刻に到達した場合に待機状態に遷移させ、第1の書込み完了時刻に到達しかつ読出しリクエスト入力がある場合に読出し開始状態に遷移させ、第1の書込み完了時刻に到達しかつ読出しリクエスト入力がなくかつ書込みリクエスト入力がある場合に第2の書込み動作状態に遷移させ、第2の書込み動作状態において、第2の書込み完了時刻に到達しかつ読出しリクエスト入力がなくかつ書込みリクエスト入力がない場合に待機状態に遷移させ、第2の書込み完了時刻に到達しかつ読出しリクエスト入力がなくかつ書込みリクエスト入力がある場合に書込み開始状態に遷移させ、読出しリクエスト入力がある場合に読出し開始状態に遷移させることを特徴とする請求項5記載のフレームメモリアクセス回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002332949A JP4337081B2 (ja) | 2002-11-15 | 2002-11-15 | フレームメモリアクセス方法及び回路 |
KR10-2003-0080024A KR100515996B1 (ko) | 2002-11-15 | 2003-11-13 | 디스플레이 패널 드라이버 내의 프레임 메모리에액세스하기 위한 방법 및 장치 |
US10/713,005 US7180521B2 (en) | 2002-11-15 | 2003-11-17 | Method and device for accessing frame memory within display panel driver |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002332949A JP4337081B2 (ja) | 2002-11-15 | 2002-11-15 | フレームメモリアクセス方法及び回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004170467A JP2004170467A (ja) | 2004-06-17 |
JP4337081B2 true JP4337081B2 (ja) | 2009-09-30 |
Family
ID=32290227
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002332949A Expired - Fee Related JP4337081B2 (ja) | 2002-11-15 | 2002-11-15 | フレームメモリアクセス方法及び回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7180521B2 (ja) |
JP (1) | JP4337081B2 (ja) |
KR (1) | KR100515996B1 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5089046B2 (ja) * | 2005-01-31 | 2012-12-05 | 株式会社半導体エネルギー研究所 | 表示装置 |
US7705821B2 (en) * | 2005-01-31 | 2010-04-27 | Semiconductor Energy Laboratory Co., Ltd. | Driving method using divided frame period |
US20070188506A1 (en) * | 2005-02-14 | 2007-08-16 | Lieven Hollevoet | Methods and systems for power optimized display |
US7847793B2 (en) | 2005-12-08 | 2010-12-07 | Semiconductor Energy Laboratory Co., Ltd. | Control circuit of display device, and display device and electronic appliance incorporating the same |
JP5346436B2 (ja) * | 2005-12-08 | 2013-11-20 | 株式会社半導体エネルギー研究所 | 制御回路 |
KR100765531B1 (ko) * | 2006-01-04 | 2007-10-10 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 메모리 제어 방법 |
US20090158157A1 (en) * | 2007-12-14 | 2009-06-18 | Microsoft Corporation | Previewing recorded programs using thumbnails |
US8063910B2 (en) * | 2008-07-08 | 2011-11-22 | Seiko Epson Corporation | Double-buffering of video data |
JP5376313B2 (ja) * | 2009-09-03 | 2013-12-25 | 株式会社リコー | 画像処理装置及び画像撮像装置 |
JP5584294B2 (ja) * | 2010-06-28 | 2014-09-03 | パナソニック株式会社 | プラズマディスプレイパネル用集積回路、アクセス制御方法及びプラズマディスプレイシステム |
JP2014052550A (ja) * | 2012-09-07 | 2014-03-20 | Sharp Corp | 画像データ出力制御装置、表示装置、プログラムおよびその記録媒体 |
JP6204025B2 (ja) * | 2013-03-05 | 2017-09-27 | シナプティクス・ジャパン合同会社 | ドライバic |
CN105161044B (zh) * | 2015-10-19 | 2017-11-28 | 浙江卓奥科技股份有限公司 | 电器终端控制板中显示单元扫描驱动方法 |
CN110460784B (zh) * | 2019-08-19 | 2022-02-25 | 京东方科技集团股份有限公司 | 显示通道的切换方法及模块、显示驱动装置、显示设备 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05303477A (ja) | 1992-03-03 | 1993-11-16 | Digital:Kk | 表示制御装置 |
JPH0876713A (ja) | 1994-09-02 | 1996-03-22 | Komatsu Ltd | ディスプレイ制御装置 |
JP3534872B2 (ja) | 1994-11-16 | 2004-06-07 | 旭硝子株式会社 | 液晶表示装置 |
JPH10260667A (ja) | 1997-03-19 | 1998-09-29 | Fujitsu General Ltd | 映像表示装置 |
JPH10268833A (ja) | 1997-03-26 | 1998-10-09 | Hitachi Ltd | 時分割信号処理方式及びそれを用いたマトリクスディスプレイ装置 |
JPH11175024A (ja) | 1997-12-09 | 1999-07-02 | Hitachi Ltd | プラズマディスプレイ装置 |
US6335728B1 (en) * | 1998-03-31 | 2002-01-01 | Pioneer Corporation | Display panel driving apparatus |
JP3998399B2 (ja) * | 1999-12-03 | 2007-10-24 | 松下電器産業株式会社 | 映像信号変換装置 |
JP4688996B2 (ja) | 2000-01-31 | 2011-05-25 | キヤノン株式会社 | 映像表示装置、その制御方法および記憶媒体 |
-
2002
- 2002-11-15 JP JP2002332949A patent/JP4337081B2/ja not_active Expired - Fee Related
-
2003
- 2003-11-13 KR KR10-2003-0080024A patent/KR100515996B1/ko not_active IP Right Cessation
- 2003-11-17 US US10/713,005 patent/US7180521B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR100515996B1 (ko) | 2005-09-21 |
KR20040042858A (ko) | 2004-05-20 |
US7180521B2 (en) | 2007-02-20 |
US20040095356A1 (en) | 2004-05-20 |
JP2004170467A (ja) | 2004-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4337081B2 (ja) | フレームメモリアクセス方法及び回路 | |
US4644502A (en) | Semiconductor memory device typically used as a video ram | |
EP0411464A2 (en) | Flat panel display controller using dual-port memory | |
US4876663A (en) | Display interface system using buffered VDRAMs and plural shift registers for data rate control between data source and display | |
JPH035990A (ja) | デュアル・ポート・メモリ | |
JP2009110600A (ja) | メモリアクセス方法およびメモリ制御装置 | |
KR100674712B1 (ko) | Ddr을 이용한 데이터의 스캔 시스템 또는 방법 | |
JPH09106669A (ja) | シンクロナスdramと半導体記憶装置 | |
JP4658292B2 (ja) | 画像表示前処理装置および画像表示装置 | |
JPH08115594A (ja) | デュアルポートdramのデータ読出転送とリフレッシュの方法 | |
JP3589789B2 (ja) | 液晶表示装置の駆動方法および駆動回路 | |
JP2757790B2 (ja) | メモリ制御装置 | |
KR100217277B1 (ko) | Pdp-tv의 sdram 인터페이스. | |
JP3811251B2 (ja) | 液晶表示装置の駆動装置 | |
US5812829A (en) | Image display control system and memory control capable of freely forming display images in various desired display modes | |
KR100689591B1 (ko) | 타이밍 컨트롤러 및 타이밍 컨트롤 방법 | |
JP2003068072A (ja) | フレームメモリ回路 | |
JP2943632B2 (ja) | 画像表示制御装置 | |
JPH09218666A (ja) | 液晶表示パネルの駆動装置 | |
KR20060098640A (ko) | 플라즈마 디스플레이 패널의 구동 장치 | |
KR20050077685A (ko) | 디스플레이 데이터 제어회로, 이 회로를 위한 메모리, 및이 메모리의 어드레스 발생방법 | |
KR100217281B1 (ko) | Sdram 인터페이스 장치를 이용한 pdp-tv. | |
JPH09102192A (ja) | リフレッシュ制御方法 | |
JPH039392A (ja) | Led表示装置 | |
JPH08286886A (ja) | グラフィックス回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050418 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050328 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051024 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080402 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080527 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080728 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090113 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090316 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090428 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090430 |
|
TRDD | Decision of grant or rejection written | ||
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20090610 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090616 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090618 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120710 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130710 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |