KR100515996B1 - 디스플레이 패널 드라이버 내의 프레임 메모리에액세스하기 위한 방법 및 장치 - Google Patents

디스플레이 패널 드라이버 내의 프레임 메모리에액세스하기 위한 방법 및 장치 Download PDF

Info

Publication number
KR100515996B1
KR100515996B1 KR10-2003-0080024A KR20030080024A KR100515996B1 KR 100515996 B1 KR100515996 B1 KR 100515996B1 KR 20030080024 A KR20030080024 A KR 20030080024A KR 100515996 B1 KR100515996 B1 KR 100515996B1
Authority
KR
South Korea
Prior art keywords
read
write
frame memory
state
write operation
Prior art date
Application number
KR10-2003-0080024A
Other languages
English (en)
Other versions
KR20040042858A (ko
Inventor
이노우에토시아키
하시모토카츠유키
Original Assignee
파이오니아 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파이오니아 가부시키가이샤 filed Critical 파이오니아 가부시키가이샤
Publication of KR20040042858A publication Critical patent/KR20040042858A/ko
Application granted granted Critical
Publication of KR100515996B1 publication Critical patent/KR100515996B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/033—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor
    • G06F3/038—Control and interface arrangements therefor, e.g. drivers or device-embedded control circuitry
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G09G2360/126—The frame memory having additional data ports, not inclusive of standard details of the output serial port of a VRAM
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels

Abstract

디스플레이 패널을 구동하는 디스플레이 패널 드라이버 내에 집적된 프레임 메모리에 액세스하기 위한 방법은 프레임 메모리 내로 다수의 서브 필드에 대한 디스플레이 패널 내의 픽셀 라인의 서브 필드 데이터를 기록하기 위한 기록 동작을 연속으로 수행하는 단계와 프레임 메모리로부터 서브 필드에 대한 다수의 픽셀 라인의 서브 필드 데이터를 판독하기 위한 판독 동작을 연속으로 수행하는 단계를 포함한다. 적어도 두개의 기록 동작이 인접한 두개의 판독 동작 사이에서 수행되도록 한다.

Description

디스플레이 패널 드라이버 내의 프레임 메모리에 액세스하기 위한 방법 및 장치{METHOD AND DEVICE FOR ACCESSING FRAME MEMORY WITHIN DISPLAY PANEL DRIVER}
발명의 배경
발명의 분야
본 발명은 프레임 메모리에 액세스하기 위한 방법 및 장치에 관한 것으로, 특히, 서브필드 어드레스법을 사용하는 디스플레이 패널 내에 갖추어진 프레임 메모리의 액세스 방법에 관한 것이다.
종래의 기술
서브필드 어드레스법은 플라즈마 디스플레이 패널의 픽셀에서 계조를 획득하기 위한 대표적인 드라이브 시퀀스이다. 서브 필드 어드레스법은 각 프레임을 다수의 서브 필드로 분할하고, 각 서브 필드는 어드레스 기간과 서스테인 기간으로 더 분할된다. 각 픽셀은 그 강도에 응하여 하나 이상의 선택된 서브 필드의 서스테인 기간 동안 활성화되거나 ON되고, 상기 선택적인 활성화는 각 픽셀의 계조를 획득한다. 소정 서브 필드동안 소정 픽셀 위치로부터 광을 방사하기 위해서, 픽셀 위치는 관련 어드레스 기간동안 기록 어드레스 펄스를 수신하기 위해 선택되고, 서스테인 전압이 선택된 픽셀 위치에 인가되어 관련 서스테인 주기동안 광의 방사를 야기한다.
도 1은 서브 필드 어드레스법을 사용하는 16계조를 획득하기 위한 드라이브 시퀀스를 도시한다. 드라이브 시퀀스는 각 프레임을 네 개의 서브 필드(SF1 내지 SF4)로 분할한다. 4개의 서브 필드 각각의 길이는 상이하다. 제 1의 서브 필드(SF1)는 8서스테인 사이클을 갖는 서스테인 주기를 갖고, 각 서스테인 주기에 대응하여, 제 2의 서브 필드는 4서스테인 사이클을 갖고, 제 3의 서브 필드는 2서스테인 사이클을 갖고, 제 4의 서브 필드는 단 하나의 완전한 서스테인 주기를 갖는다. 픽셀 위치는 16(=2 4 )계조를 획득하기 위해 픽셀 위치의 계조 레벨 또는 강도에 응하여 선택된 하나 이상의 서브 필드(SF1 내지 SF4) 동안 활성화된다. 유효 계조 레벨의 수는 서브 필드의 수가 증가됨에 따라 증가된다. 256계조를 활성화하기 위해서는 8서브 필드가 필요하다.
서브 필드 어드레스법을 이행하는 것은, 서브 필드 데이터가 각 서브 필드 동안 각 픽셀의 점등 또는 소거를 나타내는 동안, 디스플레이 드라이버 내에 배치된 프레임 메모리에 각 서브 필드의 서브 필드 데이터를 적절히 할당하는 것이 필요하다. 도 2는 서브 필드 어드레스법에 적합한 프레임 메모리의 전형적인 메모리맵을 나타낸다. 프레임 메모리는 이중 버퍼법을 달성하기 위해 두개의 프레임에 이미지 데이터를 저장한다. 상기는 풀칼라 WXGA(wide extended graphics array) 명세에 따라 각 픽셀당 16비트 데이터 워드를 갖는 1365×768픽셀을 수반하고, 디스플레이 패널을 구동하기 위해 96Mbit 이상의 메모리 용량을 갖는 프레임 메모리가 필요하다. 패널 내의 각 라인은 1365픽셀을 포함하고, 각 픽셀의 강도는 16데이터 비트에 의해 표현된다는 점을 주의해야 한다.
상기 요구를 만족시키기 위해, 프레임 메모리는 4개의 32Mbit 뱅크(#1 내지 #4)를 갖는 128Mbit SDRAM(synchronous dynamic random access memory)을 포함한다. 상기 뱅크(#1 및 #2)는 홀수 프레임의 이미지 데이터를 저장하기 위해 사용되고, 뱅크(#3 및 #4)는 짝수 프레임의 이미지 데이터를 저장하기 위해 사용된다. 뱅크(#1 내지 #4) 각각은 32비트, 256 컬럼에 의해 4,096로우로 구성된다. 상기는 뱅크 내의 각 로우가 픽셀의 2라인의 서브 필드 데이터를 저장하기 위한 용량을 갖고, 프레임용 서브 필드 데이터의 전체 세트를 저장하기 위해서는 프레임과 연관된 두개의 뱅크 각각에 192로우가 필요하다. 각 뱅크는 16서브 필드와 각각 관련된 16개의 영역을 포함한다. 3072이상의 로우 어드레스는 WXGA 명세에 대해 사용되지 않는다.
프레임 메모리의 기록 및 판독 동작은 보통 상이한 액세스 시퀀스를 채택한다. 프레임 메모리 내로의 기록 동작은 픽셀선 단위로 이행되고, 판독 동작은 서브 필드 단위로 이행된다. 도 2에 도시된 프레임 메모리에 대해, 예를 들어, 기록 동작은 서브 필드 수의 순으로 1에서 16번째의 서브 필드에 대해 첫 번째 라인의 서브 필드 데이터의 순차 기록부터 시작한다. 두 번째 라인의 서브 필드 데이터의 순차 기록이 계속되고, 세 번째 라인의 서브 필드 데이터의 순차 기록이 뒤를 잇고, 768번째 라인의 서브 필드 데이터의 순차 기록이 완료될 때까지 계속된다. 한편, 판독 동작은 첫 번째 서브 필드에 대해 1에서 768번째 라인의 서브 필드 데이터의 순차 판독을 시작한다. 두 번째 서브 필드에 대한 판독이 계속되고, 세 번째 서브 필드의 순차 판독이 뒤를 잇고, 이와 같은 방법으로, 16번째 서브 필드의 순차 판독이 완료될 때까지 계속 된다.
도 3은 도 2에 도시된 프레임 메모리의 액세스 시퀀스의 예를 도시한다. 도 3은 어떤 서브 필드에 대한 라인의 서브 필드 데이터의 판독 및 기록 동작으로서 기호 "Rd" 및 "Wd"를 각각 사용한다. 1에서 16번째 서브 필드의 첫 번째 라인의 기록 서브 필드 데이터(902)는 기록 수평 동기 신호(901)와 동기하는 프레임 메모리에 연속적으로 입력되고, 첫 번째 서브 필드에 대한 1에서 16번째 라인의 판독 서브 필드 데이터(904)는 판독 수평 동기 신호(903)와 동기하는 프레임 메모리로부터 연속적으로 출력된다. 판독 및 기록 서브 필드 데이터에 대한 판독 및 기록 동작은 판독 수평 동기 신호(903)와 동기하여 교대로 수행된다.
도 3에 도시된 액세스 시퀀스는 기록 및 판독 서브 필드 데이터를 교체하기 위해 프레임 메모리에 대한 단일 포트만을 필요로 한다. 즉, 프레임 메모리 내에 분리된 기록 및 판독 포트를 구비할 필요가 없다는 장점을 갖는다.
액세스 시퀀스의 또 다른 장점은 단순함이며, 상기 특징은 관련 프레임 타임에서 소정의 프레임에 대한 서브 필드 데이터의 기록 및 판독 동작을 보장한다.
동일한 디스플레이 드라이버를 상이한 디스플레이 패널을 구동하기 위해 사용할 수 있으므로, 디스플레이 드라이버는 기록 및 판독 이미지 데이터의 서브 필드의 수가 개별적으로 조정 가능하게 되며, 대량 생산 효과로 인해 디스플레이 드라이버의 가격이 감소한다. 상기 요구는 화상 품질을 향상시키기 위해 프레임 내에 서브 필드의 수를 증가시킴으로써 높아질 수 있다.
또한, 디스플레이 드라이버는 프레임 메모리에 기록 동작을 빠르게 할 수 있도록 설계되는 것이 바람직하다. 상술한 방법 및 시스템은 프레임 레이트 또는 프레임 타임에 의해 결정되는 판독 사이클에 의해 기록 사이클 타임이 한정된다는 결점을 갖는다.
일본특허출원 제 2001-215934호는 사용자가 입력된 이미지중에서 소망의 이미지를 선택할 수 있고, 이미지의 품질의 저하를 야기하지 않고 빠르게 이미지를 전환할 수 있게 하는 디스플레이 드라이버가 기재되어 있다.
Ja-A-Heisei 10-260677호는 이중 버퍼 구조를 사용하는 디스플레이 드라이버가 특정 제어 회로를 사용하지 않고 디스플레이 스크린 상에 정적 이미지를 디스플레이하기 위한 기술이 기재되어 있다. 상기 디스플레이 드라이버는 이중 버퍼 기술을 이루기 위해 스위칭 회로 및 한쌍의 프레임 메모리를 포함한다. 스태틱 메모리를 디스플레이 하기 위해, 디스플레이 드라이버는 스위치 회로를 디스에이블하고, 프레임 메모리중 선택된 하나로부터 동일한 이미지 데이터를 판독한다.
일본특허출원 평성 10-268833호는 고속 프레임 메모리를 사용하지 않고도 뛰어난 해상도와 계조를 얻기 위한 방법 및 시스템이 기재되어 있다. 상기 방법 및 시스템은 픽셀 위치와 점화 타이밍에 응하여 비트 프레임을 재배치하고, 다수의 프레임 메모리에 재배치된 비트 프레임을 저장하여, 시스템이 단일 판독 사이클에서 비트 프레임을 얻을 수 있다. 상기는 프레임 메모리로서 고속 메모리 장치를 사용할 필요가 없다는 효과가 있다.
일본특허출원 평성 11-175024호는 고속 프레임 메모리를 사용하지 않고 뛰어난 해상도 및 계조를 얻을 수 있는 플라즈마 디스플레이 시스템이 기재되어 있다. 비트 프레임은 관련 픽셀의 위치에 대응하여 프레임 메모리 내에 저장되고 배치되고, 듀얼 포트 메모리는 프레임 메모리로서 사용된다. 상기는 프레임 메모리가 재정돈하지 않고도 어드레스 데이터와 어드레스 드라이버를 구비할 수 있게 한다. 상기는 프레임 메모리로서 고속 메모리 장치를 사용할 필요가 없다는 효과가 있다.
일본특허출원 평성 8-194451호는 저속 DRAM으로 단시간에 컬럼라인 전압을 계산하기 위한 멀티-라인 선택법(MLS법)을 사용하는 LCD 드라이버가 기재되어 있다. 기재된 LCD 드라이버는 한쌍의 프레임 메모리, 하나의 저장 홀수번째 비트 프레임, 및 다른 저장 짝수번째 비트 프레임을 포함한다. 한쌍의 비트 프레임은 프레임 메모리로부터 컬럼 전압 계산 회로로 연속적으로 전송된다.
일본특허출원 평성 8-76713호는 CRT(cathode ray tube) 제어기를 갖는 LCD 또는 전자 발광 디스플레이의 구동법이 기재되어 있다. 상기 방법은 디스플레이 스크린을 한 쌍의 영역으로 분할한다. 하나의 영역은 비디오 메모리로부터 수신된 이미지 데이터에 응하여 구동되고, 남아있는 영역의 이미지 데이터는 관련 프레임 메모리로 전송되고, 남아있는 영역은 프레임 메모리로부터 수신된 이미지 데이터에 응하여 구동된다.
일본특허출원 평성 5-303477호는 프로세싱에 필요한 데이터용 어드레스의 배치 정보를 미리 저장함으로써 시스템의 확장성을 유지하며, 데이터를 판독하기 위해 필요한 시간을 가능한한 적게 줄이기 위한 디스플레이 제어 시스템이 기재되어 있다.
본 발명의 목적은 기록 및 판독 이미지 데이터의 서브 필드의 수가 개별적으로 조정 가능하도록 설계된 디스플레이 드라이버를 마련하는 것이다.
본 발명의 또 다른 목적은 프레임 메모리에 기록 동작을 빠르게 하도록 설계된 디스플레이 드라이버를 마련하는 것이다.
본 발명의 양상에서, 디스플레이 패널을 구동하는 디스플레이 패널 드라이버내에 집적된 프레임 메모리에 액세스하기 위한 방법에 있어서, 상기 방법은,
다수의 서브 필드용 디스플레이 패널 내의 픽셀 라인의 서브 필드 데이터를 프레임 메모리로 기록하기 위한 기록 동작을 연속으로 수행하는 단계;
프레임 메모리로부터 서브 필드에 대한 다수의 픽셀 라인의 서브 필드 데이터를 프레임 메모리로부터 판독하기 위한 판독 동작을 연속으로 수행하는 단계를 포함하고,
적어도 두개의 기록 동작이 인접한 두개의 판독 동작 사이에서 수행되도록 한다.
상기 방법은, 제 1 및 제 2의 수평 동기 신호를 마련하는 단계와,
제 1의 수평 동기 신호의 단일 사이클 동안 수행되는 다수의 서브 필드용 픽셀 라인의 서브 필드 데이터를 기록하기 위한 기록 동작, 및
제 2의 수평 동기 신호의 단일 사이클 동안 수행되는 다수의 서브 필드 각각의 픽셀 라인의 서브 필드 데이터를 판독하기 위한 각 판독 동작을 더 포함한다.
양호하게는, 판독 요청 신호의 활성화에 응하여, 프레임 메모리가 기록 동작에 사용되지 않을 때 판독 요청 신호의 활성화 직후, 활성화와 관련된 하나의 판독 동작이 수행되고, 프레임 메모리가 하나의 기록 동작에 사용될 때는 하나의 기록 동작이 완료된 후 하나의 판독 동작이 수행된다.
이러한 경우에, 관련된 판독 동작 중 하나가 시작될 때까지 판독 요청 신호는 활성화되어 있는 것이 양호하다.
양호하게는, 기록 요청 신호의 활성화에 응하여, 프레임 메모리가 기록 또는 판독 동작 모두와 연관되지 않을 때, 기록 요청 신호의 활성화 직후 활성화와 연관된 하나의 기록 동작이 수행된다. 프레임 메모리가 관련 판독 동작중 하나와 연관될 때, 판독 동작의 완료 후 하나의 연관된 기록 동작이 수행된다. 프레임 메모리가 이전의 기록 동작과 연관될 때 이전의 기록 동작이 완료된 후 관련된 기록 동작이 수행된다.
이러한 경우에, 기록 요청 신호는 관련된 기록 동작이 시작할 때까지 활성화되어 있는 것이 양호하다.
본 발명의 또 다른 양상에서, 프레임 메모리로의 액세스를 제어하기 위한 메모리 제어기는, 판독 및 기록 요청 신호에 응하여 판독 및 기록 시작 펄스 신호를 전개하는 타이밍 제어기와, 프레임 메모리로부터 서브 필드 데이터를 판독하기 위한 판독 동작 및 프레임 메모리 내에 서브 필드 데이터를 기록하기 위한 기록 동작을 시작하기 위해 판독 및 기록 시작 펄스 신호에 응하는 판독/기록 동작 제어 유닛으로 구성된다. 타이밍 제어기는 판독 및 기록 시작 펄스 신호를 전개하여, 판독/기록 동작 제어 유닛이 두개의 인접한 판독 동작 사이에 적어도 두개의 기록 동작이 시작되도록 한다.
타이밍 제어기는 리셋 신호, 기록 및 판독 요청 신호에 응하여 아이들 상태, 기록 시작 상태, 제 1의 기록 동작 상태 및 제 2의 기록 동작 상태를 포함하는 다수의 상태 중 하나로 프레임 메모리의 상태를 전환하는 상태기를 포함하는 것이 바람직하다. 상태기는 리셋 신호의 활성화에 응하여 프레임 메모리의 상태를 아이들 상태로 전환하고, 기록 요청 신호의 제 1의 활성화에 응하여 프레임 메모리의 상태를 기록 시작 상태로 전환하고, 프레임 메모리를 하나의 기록 동작을 시작하기 위한 기록 시작 상태로 되게 한 후 제 1의 기록 동작 상태로 프레임 메모리의 상태를 무조건적으로 전환하고, 다음의 기록 동작을 시작하기 위해 기록 동작 중 기록 요청 신호의 제 2의 활성화에 응하여 제 2의 기록 동작 상태로 프레임 메모리의 상태를 전환하도록 설계된다.
다수의 상태가 기록 시작 상태와 기록 동작 상태를 더 포함하면, 상태기는 프레임 메모리가 아이들 상태 및 제 1 및 제 2의 기록 동작 상태에 있을 때 판독 요청 신호의 활성화에 응하여 판독 시작 상태의 상태로 전환되고, 하나의 판독 동작이 시작되기 위해 프레임 메모리가 판독 시작 상태로 된 후 프레임 메모리의 상태가 판독 동작 상태로 무조건 전환되도록 설계되는 것이 양호하다.
본 발명의 양호한 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
도 4는 본 발명의 하나의 실시예에서 프레임 메모리의 액세스 순서를 나타낸다. 프레임 메모리는 원하는 이미지 데이터를 생성하는 신호 프로세서와, 이미지 데이터에 응하여 디스플레이 패널의 데이터선을 구동하는 데이터선 드라이버를 인터페이스 시킨다. 본 실시예의 프레임 메모리는 도 2에 기재된 바와 동일한 구조와 맵 배치를 갖는다. 디스플레이 패널은 WXGA 명세를 만족시키기 위해 데이터 라인에 직각방향으로 768 픽셀 라인을 포함한다.
신호 프로세서로부터 수신된 이미지 데이터는 기록 이미지 데이터(102)로 불리우고, 데이터 드라이버로 전송된 이미지 데이터는 판독 이미지 데이터(104)로 불린다. 기록 및 판독 이미지 데이터(102 및 104)는 도 4에서 육각형으로 표현된 각 서브 필드에 대한 각 픽셀 라인의 서브 필드 데이터를 포함한다. 기록 이미지 데이터(102)내의 서브 필드 데이터는 기록 서브 필드 데이터로서 불리고, 판독 이미지 데이터((104) 내의 서브 필드 데이터는 판독 서브 필드 데이터로 불린다.
프레임 메모리는 신호 프로세서와 디스플레이 패널로부터 한 쌍의 수평 동기 신호를 수신하고, 신호 프로세서로부터 수신된 하나의 신호는 기록 수평 동기 신호(101)로서 불리우며, 다른 하나는 판독 수평 동기 신호(103)로서 불리운다. 기록 이미지 데이터(102)의 프레임 메로리로의 기록 동작은 기록 수평 동기 신호(101)와 동기화된다. 기록 수평 동기 신호(101)의 사이클은 디스플레이 패널의 픽셀 라인의 수 및 프레임 시간에 의해 결정된다.
기록 서브 필드 데이터의 기록 동작은 픽셀 라인 단위로 얻어진다. 상세하게는, 1에서 16번째 서브 필드에 대한 첫 번째 픽셀 라인의 서브 필드 데이터는 프레임 메모리에 연속적으로 입력되고, 그 후, 1에서 16번째 서브 필드에 대한 두 번째 픽셀 라인의 서브 필드 데이터의 연속 기록 동작이 계속된다. 768번째 픽셀 라인의 서브 필드 데이터의 기록 동작이 완료될 때까지, 나머지 픽셀에 대해서도 이와 같은 동작이 반복된다.
이와는 반대로, 판독 이미지 데이터(104)의 판독 동작은 서브 필드의 단위로 이루어진다. 첫 번째 서브 필드에 대한 1에서 768번째 픽셀 라인의 서브 필드 데이터는 프레임 메모리로부터 연속적으로 출력되고, 그 다음으로 두 번째 서브 필드에 대한 서브 필드 데이터의 연속 판독 동작이 계속된다. 이와 같은 동작이, 14번째 서브 필드에 대한 서브 필드 데이터가 완료될 때까지 계속된다. 서브 필드 데이터의 판독 동작은 판독 수평 동기 신호(103)의 활성화에 응하여 수행된다.
본 실시예에서, 신호 프로세서는 프레임 내에 16개의 서브 필드를 마련하고, 데이터 라인 드라이버는 프레임내에 14개의 서브 필드를 구비한다. 한편, 기록 이미지 데이터(102)는 하나의 프레임에 대해 16개의 서브 필드 데이터를 포함하고, 판독 이미지 데이터(104)는 프레임에 대해 14개의 서브 필드 데이터를 포함한다. 서브 필드 수의 차이는 프레임 메모리가 각 프레임에서 데이터 라인 드라이버로 출력되는 것 보다 많은 서브 필드 데이터를 신호 프로세서로부터 수신하기를 요구한다.
상기 요구를 만족시키기 위해, 액세스 시퀀스는 도 4에서 기호 "Rd", "Wr(1)", Wr(2)"에 의해 표시된 바와 같이, 아이들 타임의 길이에 응하여 인접한 판독 동작 사이에 하나 이상의 서브 필드에 대한 기록 서브 필드 데이터의 기록 동작을 수행하도록 하고, 기호 "Rd"는 판독 동작을 타나내고, 기호 "Wr(1)", Wr(2)"는 기록 동작을 나타낸다. 판독 수평 동기 신호(103)는 기록 동작 중에 활성화되고, 판독 동작은 기록 동작이 완료된 후에 시작된다.
도 5는 실시예에서 액세스 시퀀스를 이행하기 위한 메모리 제어기(1)의 블록도를 나타낸다. 메모리 제어기(1)는 도 5에서 숫자"2"로 나타낸 프레임 메모리로의 액세스를 제어하기 위해 사용된다. 메모리 제어기(1)는 타이밍 제어기(10), 기록 동작 제어기(20), 판독 동작 제어기(30), 및 선택기(40)로 이루어진다.
타이밍 제어기(10)는 신호 프로세서(도시되지 않음)로부터의 기록 요청 신호(203), 데이터 라인 드라이버(도시되지 않음)로부터의 판독 요청 신호(204), 및 기록 시작 펄스 신호(206)와 판독 시작 펄스 신호(205)를 전개하기 위한 리셋 신호에 대응한다. 기록 시작 펄스 신호(206)는 기록 동작이 수행될 때 각 타이밍을 결정하고, 판독 시작 펄스 신호(205)는 판독 동작이 수행될 때 타이밍을 결정한다. 기록 요청 신호(203)는 기록 수평 동기 신호(101)와 동기하고, 판독 요청 신호(204)는 판독 수평 동기 신호(102)와 동기한다.
도 5를 다시 참조하면, 타이밍 제어기(10)는 기록 카운터(11), 판독 카운터(12), 및 스테이트 머신(13)을 포함한다. 기록 카운터(11)는 기록 시작 펄스 신호(206)가 활성화될 때 타이밍을 결정하기 위해 클록 펄스(도시되지 않음)를 카운트한다. 판독 카운터(12)는 판독 시작 펄스 신호(205)가 활성화될 때 타이밍을 결정하기 위해 클록 펄스를 카운트한다.
스테이트 머신(13)은 프레임 메모리(2)의 상태 변화를 제어한다. 스테이트 머신(13)은 프레임 메모리(2)를 아이들 상태(IDLE), 판독 시작 상태(RST), 판독 동작 상태(READ), 기록 시작 상태(WST), 제 1 및 제 2의 기록 동작 상태(WRITE1, WRITE2)로 이루어진 그룹에서 선택된 상태로 되게 한다. 스테이트 머신(13)은 프레임 메모리(2)를 아이들 상태(IDLE)로 되게 하기 위해 리셋 신호(201)의 활성화에 응하여 리셋된다.
기록 및 판독 동작 제어기(20 및 30), 선택기(40)는 서브 필드 데이터의 판독 또는 기록 동작을 시작하기 위해 프레임 메모리(2)를 나타내는 명령을 내보내기 위한 판독 및 기록 시작 펄스 신호(205 및 206)에 대응하는 제어 유닛으로서 기능한다.
상세하게는, 기록 동작 제어기(20)는 기록 명령을 전개하기 위해 기록 시작 펄스 신호(206)에 대응한다. 기록 동작 제어기(20)는 클록 펄스를 카운트하는 기록 카운터(21)를 포함하고, 기록 명령은 기록 카운터(21)에서 카운트의 수에 대응하여 발행된다.
판독 동작 제어기(30)는 판독 명령을 전개하기 위해 판독 시작 펄스 신호(205)에 대응한다. 판독 동작 제어기(30)는 클록 펄스를 카운트하는 판독 카운터(31)를 포함하고, 기록 명령은 판독 카운터(21)에서 카운트의 수에 대응하여 발행된다.
기록 및 판독 카운터(21 및 31)는 카운트의 수가 타이밍 제어기(10)내의 기록 및 판독 카운터(11 및 12)에서의 카운트의 수와 동일하도록 동작한다.
선택기(40)는 기록 및 판독 제어기(20 및 30)로부터 수신된 기록 및 판독 명령을 선택한다. 선택된 명령은 프레임 메모리(2)로 공급된다.
도 6은 메모리 제어기(1)의 동작을 도시하는 타이밍도이다.
신호 프로세서 및 데이터 라인 드라이버는 기록 및 판독 수평 동기 신호(101 및 103) 각각과 동기하여 기록 및 판독 요청 신호(203 및 204)를 활성화시킨다.
판독 요청 신호(204)의 활성화에 대응하여, 타이밍 제어기(10)는 프레임 메모리(2)가 기록 또는 판독 동작에 사용되는지를 판정한다. 그렇지 않다면, 타이밍 제어기(10)는 판독 동작을 시작하기 위해 판독 시작 펄스 신호(205)를 활성화시킨다. 그렇지 않다면, 타이밍 제어기(10)는 판독 요청 신호(204)를 무시한다. 그 결과 판독 요청 신호(204)는 계속 활성화 상태이다.
한편, 기록 요청 신호(203)의 활성화에 응하여, 타이밍 제어기(10)는 프레임 메모리가 기록 또는 판독 동작에 사용되는지를 판정한다. 그렇지 않다면, 타이밍 제어기(10)는 기록 동작을 시작하기 위해 기록 시작 펄스 신호(206)를 활성화시킨다. 그렇지 않다면, 타이밍 제어기(10)는 기록 요청 신호(203)를 무시한다. 그 결과 기록 요청 신호(203)는 계속 활성화 상태이다.
타이밍 제어기(10)는 판독 수평 동기 신호(103)의 단일 사이클 동안, 판독 시작 펄스 신호(205)를 한번 활성화시키고, 기록 시작 펄스 신호(206)를 한번 또는 두 번 활성화시킨다. 타이밍 제어기(10)는 기록 시작 펄스 신호(206)를 3번 이상 활성화시킬 수 있다.
따라서, 타이밍 제어기(10)는 인접한 판독 동작 사이에서 기록 시작 펄스 신호(206)의 활성화에 응하여 프레임 메모리(2)가 하나 이상의 기록 동작을 수행하도록 한다.
도 6의 동작은 상태기(13)에 의한 상태 전환 제어를 통해 얻어진다. 도 7은 프레임 메모리(2)의 상태 전환도를 나타낸다. 상술한 바와 같이, 프레임 메모리(2)는 아이들 상태(IDLE), 판독 시작 상태(RST), 판독 동작 상태(READ), 기록 시작 상태(WST), 제 1 및 제 2의 기록 동작 상태(WRITE1 및 WRITE2)가 될 수 있다.
리셋 신호(201)의 활성화는 프레임 메모리(2)가 아이들 상태(IDLE)가 되도록 상태기(13)을 리셋한다.
판독 요청, 즉, 판독 요청 신호(204)의 활성화에 응하여, 프레임 메모리(2)의 상태는 판독 동작을 시작하기 위해 판독 시작 상태(RST)로 전환된다. 프레임 메모리(2)의 상태는 판독 동작을 수행하기 위해 판독 동작 상태(READ)로 무조건 전환된다.
기록 요청이 판독 동작 동안에 발행되지 않으면, 즉, 기록 요청 신호(203)가 불활성화되면, 프레임 메모리(2)의 상태는 판독 동작의 완료에 응하여 아이들 상태(IDLE)로 전환된다. 기록 요청이 판독 동작 동안 발행되면, 프레임 메모리(2)의 상태는 제 1의 기록 동작을 시작하기 위해 기록 시작 상태(WST)로 전환된다.
프레임 메모리(2)의 상태는 기록 시작 상태(WST)로부터 제 1의 기록 동작 상태(WRITE1)로 무조건 전환된다. 제 1의 기록 동작이 완료된 후, 프레임 메모리(2)의 상태는 기록 및 판독 요청의 발행에 응하여 IDLE, WST, WRITE2 중 하나의 상태로 전환된다. 요청이 없으면, 프레임 메모리(2)의 상태는 제 1의 기록 동작의 완료에 응하여 아이들 상태(IDLE)로 전환된다. 제 1의 기록 동작 동안 판독 요청이 발행되면, 프레임 메모리(2)의 상태는 판독 동작을 시작하기 위해 판독 시작 상태(RST)로 전환된다. 판독 요청없이 기록 요청이 발행되면, 프레임 메모리(2)의 상태는 제 2의 기록 동작을 시작하기 위해, 제 2의 기록 상태(WRITE2)로 전환된다.
제 2의 기록 동작 완료후, 프레임 메모리(2)의 상태는 IDEL, WST, RST 상태중 하나로 전환된다. 판독 및 기록 요청없이 제 2의 기록 동작이 완료되면, 프레임 메모리(2)의 상태는 아이들 상태(IDLE)로 전환된다. 제 2의 기록 동작 동안 판독 요청이 발행되면, 프레임 메모리(2)의 상태는 판독 동작을 시작하기 위해 판독 시작 상태(RST)로 전환된다. 판독 요청없이 제 2의 기록 동작동안 기록 요청이 발행되면, 프레임 메모리(2)의 상태는 제 1의 기록 동작을 시작하기 위해 기록 시작 상태(WST)로 전환된다.
도 8a 내지 8i는 도 7에 도시된 상태 전환을 통해 얻어지는, 서브 필드에 대한 픽셀 라인의 서브 필드 데이터의 판독 및 기록 동작을 나타내는 타이밍도이다. 상태 전환은, 도 8b에 도시된 '이산(discrete)' 판독 동작, 도 8c에 도시된 '이산' 기록 동작, 도 8e에 도시된 판독 동작 후의 기록 동작, 도 8f에 도시된 제 1의 기록 동작 후의 판독 동작, 도 8h에 도시된 제 1의 기록 동작 후의 제 2의 기록 동작, 도 8i에 도시된 제 2의 기록 동작 후의 판독 동작 중에서 선택된 하나로 이루어진다. '이산' 판독 동작은 프레임 메모리(2)의 상태가 아이들 상태(IDLE)로 전환된 후의 판독 동작을 나타내고, '이산' 기록 동작은 프레임 메모리(2)의 상태가 아이들 상태(IDLE)로 전환된 후의 기록 동작을 나타낸다.
도 8b를 참조하면, '이산' 판독 동작은 불활성화된 기록 요청 신호(203)와 판독 요청 신호(203)의 활성화에 응하여 시작된다. 기록 요청 신호(204)의 활성화, 즉, 기록 요청의 발행에 응하여, 프레임 메모리(2)의 상태는 판독 시작 상태(RST)로 전환된다. 상기는 판독 시작 펄스 신호(205)가 활성화되도록 하고, 판독 카운터(12)가 클록 펄스의 카운트를 시작하도록 한다. 활성화되는 판독 시작 펄스 신호(205)에 응하여, 프레임 메모리(2)의 상태는 판독 동작 상태(READ)로 전환된다. 상기는 판독 동작이 64비트 출력 포트를 포함하는 프레임 메모리(2)로부터 4096(64×64) 데이터 비트를 포함하는 해당 서브 필드에 대한 해당 픽셀 라인의 서브 필드 데이터의 판독을 수행하도록 하고, 리드 카운터(12)는 도 8b에서 숫자(0 내지 63)로 표시된 64 클록 펄스를 카운트한다. 프레임 메모리(2)는 다음 액세스를 대비하고, 판독 카운터(12)는 숫자(64 내지 67)로 표시된 4개의 '더미' 클록 펄스를 카운트한다. 당업자는 더미 클록 펄스의 수가 변할 수 있다는 것을 인지할 수 있다.
판독 동작의 완료 전에 부가적으로 발행되는 판독 및 기록 요청중 무엇에도 응하지 않고, 프레임 메모리(2)의 상태는 아이들 상태(IDLE)로 다시 전환되고, '이산' 판독 동작이 완료된다.
도 8c를 참조하면, '이산' 기록 동작이 불활성화된 판독 요청 신호(204)와 함께 기록 요청 신호(203)의 활성화에 응하여 시작된다. 기록 요청 신호(203)의 활성화, 즉, 기록 요청의 발행에 응하여, 프레임 메모리(2)의 상태는 기록 시작 상태(WST)로 전환된다. 상기는 기록 시작 펄스 신호(20)가 활성화되도록 하고, 기록 카운터(11)가 클록 펄스의 카운트를 시작하도록 한다. 기록 시작 펄스 신호(206)의 활성화에 응하여, 프레임 메모리(2)의 상태는 제 1의 기록 동작 상태(WRITE1)로 전환되고, 상기는 해당 서브 필드에 대한 해당 픽셀 라인의 서브 필드 데이터가 프레임 메모리(2)에 기록되도록 하고, 기록 카운터(12)는 도 8c에서 숫자(0 내지 63)로 표시된 64 클록 펄스를 카운트한다. 기록 카운터(11)가 숫자(64 내지 73)로 표시된 10개의 '더미' 클록 펄스를 카운트하는 동안 프레임 메모리(2)는 다음 액세스를 준비한다.
기록 동작의 완료 전에 부가적으로 발행되는 판독 및 기록 요청 중 무엇에도 응하지 않고, 프레임 메모리(2)의 상태는 아이들 상태(IDLE)로 다시 전환되고, '이산' 기록 동작이 완료된다.
도 8e를 참조하면, 판독 동작 후의 기록 동작이, 판독 동작 동안의 기록 요청 신호(203)의 활성화에 응하여 시작된다. 판독 카운터(12)가 도 8e에서 숫자(0 내지 68)로 표시된 69개 클록 펄스를 카운트하는 동안 판독 동작이 수행된다. 활성화된 기록 요청 신호(203)와 함께 판독 동작의 완료에 응하여, 프레임 메모리(2)의 상태는 기록 시작 상태(WST)로 전환된다. 상기는 기록 활성화되는 시작 펄스(205)가 프레임 메모리(2)의 상태를 제 1의 기록 동작 상태(WRITE1)로 전환하도록 한다. 기록 동작은 프레임 메모리(2)의 상태를 아이들 상태(IDLE)로 전환하지 않고 수행된다.
도 8f를 참조하면, 제 1의 기록 동작 후의 판독 동작이 제 1의 기록 동작 동안 판독 요청 신호(204)의 활성화에 응하여 시작된다. 기록 동작은 기록 카운터(11)가 도 8f에 숫자(0 내지 66)로 표시된 67개 클록 펄스를 카운트하는 동안 수행된다. 활성화된 판독 요청 신호(204)와 함께 기록 동작의 완료에 응하여, 프레임 메모리(2)의 상태는 판독 시작 상태(RST)로 전환된다. 상기는 활성화된 판독 시작 펄스(206)가 프레임 메모리(2)의 상태를 판독 동작 상태(READ)로 전환하도록 한다. 판독 동작은 프레임 메모리(2)의 상태를 아이들 상태(IDLE)로 전환하지 않고 수행된다.
도 8h를 참조하면, 제 1의 기록 동작 후의 제 2의 기록 동작이 제 1의 기록 동작 동안 기록 요청 신호(203)의 활성화에 응하여 시작된다. 기록 동작은 기록 카운터(11)가 도 8h에서 숫자(0 내지 66)로 표시된 67개의 클록 펄스를 카운트하는 동안 수행된다. 활성화된 기록 요청 신호(203)와 함께 제 1의 기록 동작의 완료에 응하여, 프레임 메모리(2)의 상태가 제 2의 기록 동작 상태(WRITE2)로 전환된다. 상기 상태 전환은 프레임 메모리(2)의 상태가 아이들 상태(IDLE)로 전환되지 않고 제 2의 기록 동작이 연속적으로 수행되도록 한다.
제 2의 기록 동작 동안 다른 기록 동작이 발행되면, 프레임 메모리(2)의 상태는 제 2의 기록 동작의 완료에 응하여 기록 시작 상태(WST)로 전환된다. 상기는 기록 시작 펄스 신호(206)가 활성화되어 프레임 메모리(2)가 제 1의 기록 동작 상태(WRITE1)로 되도록 하고, 다음에 요청된 기록 동작이 수행된다. 프레임 메모리(2)의 상태는 상태 전환동안 아이들 상태(IDLE)로 전환되지 않는다. WRITE2 상태로부터 WST 상태로의 직접 상태 전환은 기록 동작 동안의 오버헤드를 효과적으로 감소시킨다.
도 8i를 참조하면, 제 2의 기록 동작 후의 판독 동작은 제 2의 기록 동작 동안 판독 요청 신호(204)의 활성화에 응하여 시작된다. 제 2의 기록 동작은 기록 카운터(11)가 68개 클록 펄스를 카운트하는 동안 수행된다. 제 2의 기록 동작 동안 발행된 판독 요청은 제 2의 완료 동작이 완료되기 전에 무시된다. 활성화된 판독 요청 신호(204)와 함께 제 2의 기록 동작의 완료에 응하여, 프레임 메모리(2)의 상태가 판독 시작 상태(RST)로 전환된다. 상기 상태 전환은 프레임 메모리(2)의 상태가 아이들 상태(IDLE)로 전환되지 않고 판독 및 기록 동작을 연속적으로 수행하게 한다.
도 9는 판독 동작 동안 명령을 발행하기 위한 프로세스를 나타내는 타이밍도이다. 명령의 발행은 클록 펄스와 동기한다. 판독 시작 펄스 신호(205)의 활성화에 응하여, 판독 동작 제어기(30) 내의 판독 카운터(31)는 클록 펄스의 카운트를 시작한다. 판독 카운터(31)는 해당 서브 필드에 대한 해당 라인의 서브 필드 데이터가 완료될 때까지 64개의 클록 펄스를 카운트한다. 판독 동작 제어기(30) 내의 디코더(도시되지 않음)는 판독 카운터(31)에서 카운트 수를 디코드하여, 명령(605)을 전개한다. 명령(605)은 뱅크 액티브 명령(ACT 커맨드) 및 다음 판독 명령(RD 커맨드)를 포함한다.
도 9는 판독 동작 동안 명령을 발행하기 위한 프로세스를 나타내는 타이밍도이다. 명령의 발행은 클록 펄스와 동기된다. 판독 시작 펄스 신호(205)의 활성화에 응하여, 판독 동작 제어기(30) 내의 판독 카운터(31)는 클록 펄스의 카운트를 시작한다. 판독 카운터(31)는 해당 서브 필드에 대한 해당 라인의 서브 필드 데이터의 데이터 판독이 완료될 때까지 64개의 클록 펄스를 카운트한다. 판독 동작 제어기(30) 내의 디코더(도시되지 않음)는 판독 카운터(31)의 카운트수를 디코드하여, 뱅크 액티브 명령(ACT 커맨드) 및 다음 판독 명령(RD 커맨드)를 포함하는 명령을 전개한다.
도 10은 기록 동작 동안 명령을 발행하기 위한 프로세스를 나타내는 타이밍도이다. 명령의 발행은 클록 펄스와 동기된다. 기록 시작 펄스 신호(206)의 활성화에 응하여, 기록 동작 제어기(20)내의 기록 카운터(31)는 클록 펄스의 카운트를 시작한다. 기록 카운터(31)는 해당 서브 필드에 대한 해당 라인의 서브 필드 데이터의 데이터 기록이 완료될 때까지 64개의 클록 펄스를 카운트한다. 기록 동작 제어기(20) 내의 디코더(도시되지 않음)는 기록 카운터(21)의 카운트수를 디코드하여, 해당 뱅크에 대하여 뱅크 액티브 명령(ACT 커맨드), 및 다음 기록 명령(WR 커맨드), 및 나머지 뱅크에 대하여는, 리프레시 명령(REF 커맨드) 및 프리차지 명령(PHG 커맨드)를 포함하는 명령을 전개한다.
결론으로서, 프레임 메모리 액세스 방법이 상태기(13)의 제어 하에서 인접한 판독 동작 사이에서 하나 이상의 기록 동작이 수행되도록 하기 때문에, 프레임 메모리에 액세스하기 위한 시스템 및 방법은 기록 및 판독 이미지 데이터의 서브 필드의 수는 개별적으로 조정가능하다. 이는 인접한 판독 동작 사이에서 아이들 타임을 사용함으로써 프레임 메모리에 더욱 빠른 기록 동작을 효율적으로 수행할 수 있게 된다.
본 발명은 특정 실시예를 들어 설명되었지만, 본 발명은 첨부된 청구항의 본질에서 벗어나지 않는 범위내에서 변경 및 변형이 가능하다.
도 1은 계조를 얻기 위한 종래의 서브 필드 어드레스법을 나타내는 도면.
도 2는 종래의 서브 필드 어드레스법에 채택된 종래의 프레임 메모리의 메모리맵을 도시하는 도면.
도 3은 프레임 메모리를 액세스하기 위한 종래의 방법을 나타내는 타이밍도.
도 4는 본 발명의 하나의 실시예에서 프레임 메모리를 액세스하기 위한 방법을 나타내는 타이밍도.
도 5는 실시예에서 프레임 메모리를 액세스하기 위한 방법을 구현하기 위해 사용되는 메모리 제어기의 블록도.
도 6은 메모리 제어기내에서 타이밍 제어기의 동작을 나타내는 타이밍도.
도 7은 타이밍 제어기 내에서 상태기에 의해 얻어지는 프레임 메모리의 상태 전환을 나타내는 도면.
도 8a 내지 8i는 도 7에 도시된 상태 전환을 통해 얻어지는, 서브 필드에 대한 픽셀 라인의 서브 필드 데이터의 판독 및 기록 동작을 도시하는 타이밍도.
도 9는 판독 동작 동안 명령을 내보내기 위한 프로세스를 나타내는 타이밍도.
도 10은 기록 동작 동안 명령을 내보내기 위한 프로세스를 나타내는 타이밍도.
♠도면의 주요 부호에 대한 부호의 설명♠
10 : 타이밍 제어기
11 : 기록 카운터
12 : 판독 카운터
13 : 상태기
20 : 기록 동작 제어기
21 : 기록 카운터
30 : 판독 동작 제어기
31 : 판독 카운터
101 : 기록 수평 동기 신호
103 : 판독 수평 동기 신호
201 : 리셋 신호
203 : 기록 요청 신호
204 : 판독 요청 신호
205 : 판독 시작 펄스
206 : 기록 시작 펄스

Claims (9)

  1. 디스플레이 패널을 구동하는 디스플레이 패널 드라이버내에 집적된 프레임 메모리에 액세스하기 위한 방법에 있어서,
    상기 프레임 메모리 내의 다수의 서브 필드에 대해 상기 디스플레이 패널 내의 픽셀 라인의 서브 필드 데이터를 기록하기 위한 기록 동작을 연속적으로 수행하는 단계; 및
    상기 프레임 메모리로부터 서브 필드에 대한 다수의 픽셀 라인의 서브 필드 데이터를 판독하기 위한 판독 동작을 연속적으로 수행하는 단계를 포함하고,
    상기 기록 동작중 적어도 두개는 상기 판독 동작중 인접한 두개 사이에서 수행되도록 하는 것을 특징으로 하는 프레임 메모리의 액세스 방법.
  2. 제 1항에 있어서,
    제 1 및 제 2의 수평 동기 신호를 구비하는 단계를 더 포함하고,
    상기 다수의 서브 필드에 대한 상기 픽셀 라인의 상기 서브 필드 데이터를 기록하기 위한 상기 기록 동작은 상기 제 1의 수평 동기 신호의 단일 사이클동안 수행되고,
    상기 다수의 서브 필드 각각에 대한 상기 픽셀 라인의 상기 서브 필드 데이터를 판독하기 위한 상기 판독 동작 각각은 상기 제 2의 수평 동기 신호의 단일 사이클동안 수행되는 것을 특징으로 하는 프레임 메모리의 액세스 방법.
  3. 제 1항에 있어서,
    상기 판독 동작을 요청하기 위해 활성화되는 판독 요청 신호를 공급하는 단계; 및
    상기 기록 동작을 요청하기 위해 활성화되는 기록 요청 신호를 공급하는 단계를 더 포함하고,
    상기 판독 요청 신호의 활성화에 응하여, 상기 프레임 메모리가 기록 동작에 사용되지 않을 때, 상기 판독 동작중 관련된 하나의 판독 동작이 상기 판독 요청 신호의 상기 활성화 직후에 수행되고, 상기 프레임 메모리가 상기 기록 동작 중 관련된 하나의 기록 동작에 사용될 때, 상기 판독 동작 중 관련된 하나의 판독 동작이 상기 관련된 기록 동작이 완료된 후 수행되는 것을 특징으로 하는 프레임 메모리의 액세스 방법.
  4. 제 3항에 있어서,
    상기 판독 요청 신호는 상기 관련된 하나의 판독 동작이 시작될 때까지 활성화 상태를 유지하는 것을 특징으로 하는 프레임 메모리의 액세스 방법.
  5. 제 1항에 있어서,
    상기 판독 동작을 요구하기 위해 활성화된 판독 요구 신호를 공급하는 단계; 및
    상기 기록 동작을 요구하기 위해 활성화된 기록 요구 신호를 공급하는 단계를 더 포함하고,
    상기 기록 요청 신호의 활성화에 응하여, 상기 프레임 메모리가 판독 또는 기록 동작에 사용되지 않을 때, 상기 활성화와 함께 하나의 관련된 상기 기록 동작이 상기 기록 요청 신호의 상기 활성화 직후에 수행되고,
    상기 프레임 메모리가 상기 하나의 관련된 판독 동작에 사용될 때, 상기 관련된 하나의 기록 동작은 상기 관련된 하나의 판독 동작이 완료된 후 수행되고,
    상기 프레임 메모리가 상기 기록 동작 이전에 사용될 때, 상기 관련된 하나의 기록 동작은 상기 기록 동작 이전의 동작이 완료된 후 수행되는 것을 특징으로 하는 프레임 메모리의 액세스 방법.
  6. 제 5항에 있어서,
    상기 기록 요청 신호는 상기 관련된 하나의 기록 동작이 시작될 때까지 활성화 상태를 유지하는 것을 특징으로 하는 프레임 메모리의 액세스 방법.
  7. 프레임 메모리의 액세스를 제어하기 위한 메모리 제어기에 있어서,
    기록 및 판독 요청 신호에 응하여 판독 및 기록 시작 펄스 신호를 전개하는 타이밍 제어기; 및
    상기 프레임 메모리로부터 서브 필드 데이터를 판독하기 위한 판독 동작 및 상기 프레임 메모리 내에 서브 필드 데이터를 기록하기 위한 기록 동작을 시작하기 위해 상기 판독 및 기록 시작 펄스 신호에 대응하는 판독/기록 동작 제어 유닛을 포함하고,
    상기 타이밍 제어기는 상기 판독 및 기록 시작 펄스 신호를 전개하여 상기 판독/기록 동작 제어 유닛이 두개의 인접한 상기 판독 동작 사이에 두개 이상의 상기 기록 동작을 시작하도록 하는 것을 특징으로 하는 메모리 제어기.
  8. 제 7항에 있어서,
    상기 타이밍 제어기는,
    리셋 신호, 상기 기록 및 판독 요청 신호에 응하여 다수의 상태중 하나로 상기 프레임 메모리의 상태를 전환하는 상태기를 포함하고,
    상기 다수의 상태는,
    아이들 상태,
    기록 시작 상태,
    제 1의 기록 동작 상태, 및
    제 2의 기록 동작 상태를 포함하고,
    상기 상태기는 상기 리셋 신호의 활성화에 응하여 상기 프레임 메모리의 상태를 상기 아이들 상태로 전환하고, 상기 기록 요청 신호의 제 1의 활성화에 응하여 상기 프레임 메모리의 상태를 상기 기록 시작 상태로 전환하고, 상기 프레임 메모리를 상기 하나의 기록 동작을 시작하기 위한 상기 기록 시작 상태로 되게 한 후 상기 제 1의 기록 동작 상태로 상기 프레임 메모리의 상태를 무조건적으로 전환하고, 다음의 기록 동작을 시작하기 위해 상기 기록 동작 중 상기 기록 요청 신호의 제 2의 활성화에 응하여 상기 제 2의 기록 동작 상태로 상기 프레임 메모리의 상태를 전환하도록 설계되는 것을 특징으로 하는 메모리 제어기.
  9. 제 8항에 있어서,
    상기 다수의 상태는,
    판독 시작 상태, 및
    판독 동작 상태를 더 포함하고,
    상기 상태기는 상기 프레임 메모리가 상기 아이들 상태 및 상기 제 1 및 제 2의 기록 동작 상태에 있을 때 상기 판독 요청 신호의 활성화에 응하여 상기 판독 시작 상태로 전환되고, 상기 하나의 판독 동작이 시작되기 위해 상기 프레임 메모리가 상기 판독 시작 상태로 된 후 상기 프레임 메모리의 상태가 상기 판독 동작 상태로 무조건 전환되도록 설계되는 것을 특징으로 하는 메모리 제어기.
KR10-2003-0080024A 2002-11-15 2003-11-13 디스플레이 패널 드라이버 내의 프레임 메모리에액세스하기 위한 방법 및 장치 KR100515996B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002332949A JP4337081B2 (ja) 2002-11-15 2002-11-15 フレームメモリアクセス方法及び回路
JPJP-P-2002-00332949 2002-11-15

Publications (2)

Publication Number Publication Date
KR20040042858A KR20040042858A (ko) 2004-05-20
KR100515996B1 true KR100515996B1 (ko) 2005-09-21

Family

ID=32290227

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0080024A KR100515996B1 (ko) 2002-11-15 2003-11-13 디스플레이 패널 드라이버 내의 프레임 메모리에액세스하기 위한 방법 및 장치

Country Status (3)

Country Link
US (1) US7180521B2 (ko)
JP (1) JP4337081B2 (ko)
KR (1) KR100515996B1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5089046B2 (ja) * 2005-01-31 2012-12-05 株式会社半導体エネルギー研究所 表示装置
US7705821B2 (en) * 2005-01-31 2010-04-27 Semiconductor Energy Laboratory Co., Ltd. Driving method using divided frame period
US20070188506A1 (en) * 2005-02-14 2007-08-16 Lieven Hollevoet Methods and systems for power optimized display
US7847793B2 (en) 2005-12-08 2010-12-07 Semiconductor Energy Laboratory Co., Ltd. Control circuit of display device, and display device and electronic appliance incorporating the same
JP5346436B2 (ja) * 2005-12-08 2013-11-20 株式会社半導体エネルギー研究所 制御回路
KR100765531B1 (ko) * 2006-01-04 2007-10-10 엘지전자 주식회사 플라즈마 디스플레이 패널의 메모리 제어 방법
US20090158157A1 (en) * 2007-12-14 2009-06-18 Microsoft Corporation Previewing recorded programs using thumbnails
US8063910B2 (en) * 2008-07-08 2011-11-22 Seiko Epson Corporation Double-buffering of video data
JP5376313B2 (ja) * 2009-09-03 2013-12-25 株式会社リコー 画像処理装置及び画像撮像装置
WO2012001886A1 (ja) * 2010-06-28 2012-01-05 パナソニック株式会社 プラズマディスプレイパネル用集積回路、アクセス制御方法及びプラズマディスプレイシステム
JP2014052550A (ja) * 2012-09-07 2014-03-20 Sharp Corp 画像データ出力制御装置、表示装置、プログラムおよびその記録媒体
JP6204025B2 (ja) * 2013-03-05 2017-09-27 シナプティクス・ジャパン合同会社 ドライバｉｃ
CN105161044B (zh) * 2015-10-19 2017-11-28 浙江卓奥科技股份有限公司 电器终端控制板中显示单元扫描驱动方法
CN110460784B (zh) * 2019-08-19 2022-02-25 京东方科技集团股份有限公司 显示通道的切换方法及模块、显示驱动装置、显示设备

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05303477A (ja) 1992-03-03 1993-11-16 Digital:Kk 表示制御装置
JPH0876713A (ja) 1994-09-02 1996-03-22 Komatsu Ltd ディスプレイ制御装置
JP3534872B2 (ja) 1994-11-16 2004-06-07 旭硝子株式会社 液晶表示装置
JPH10260667A (ja) 1997-03-19 1998-09-29 Fujitsu General Ltd 映像表示装置
JPH10268833A (ja) 1997-03-26 1998-10-09 Hitachi Ltd 時分割信号処理方式及びそれを用いたマトリクスディスプレイ装置
JPH11175024A (ja) 1997-12-09 1999-07-02 Hitachi Ltd プラズマディスプレイ装置
US6335728B1 (en) * 1998-03-31 2002-01-01 Pioneer Corporation Display panel driving apparatus
JP3998399B2 (ja) * 1999-12-03 2007-10-24 松下電器産業株式会社 映像信号変換装置
JP4688996B2 (ja) 2000-01-31 2011-05-25 キヤノン株式会社 映像表示装置、その制御方法および記憶媒体

Also Published As

Publication number Publication date
JP4337081B2 (ja) 2009-09-30
US20040095356A1 (en) 2004-05-20
US7180521B2 (en) 2007-02-20
KR20040042858A (ko) 2004-05-20
JP2004170467A (ja) 2004-06-17

Similar Documents

Publication Publication Date Title
KR100515996B1 (ko) 디스플레이 패널 드라이버 내의 프레임 메모리에액세스하기 위한 방법 및 장치
JP3321651B2 (ja) コンピュータの出力表示のためのフレームバッファメモリを提供する装置および方法
US5587726A (en) Method and apparatus for increasing the speed of operation of a double buffered display system
US4991110A (en) Graphics processor with staggered memory timing
JP3253481B2 (ja) メモリインターフェイス回路
US5457482A (en) Method and apparatus for utilizing off-screen memory as a simultaneously displayable channel
KR19980033287A (ko) 단순 행렬형 표시 장치를 구동하기 위한 구동 회로
US6078316A (en) Display memory cache
US20060055644A1 (en) TDC panel driver and its driving method for reducing flickers on display panel
JPH09305373A (ja) 表示制御装置
US4937565A (en) Character generator-based graphics apparatus
JPS5954095A (ja) ビデオｒａｍリフレッシュ方式
JPH11249104A (ja) 液晶表示装置およびその駆動方法
KR100355070B1 (ko) 행방향 주소 스트로브 사이클을 갖지 않고 프레임버퍼에 영향을 미치는 동작을 제공하기 위한 방법 및 장치
KR100340621B1 (ko) 윈도우잉동작용으로설계된프레임버퍼시스템의다중블록모드동작
US5943038A (en) Liquid crystal display panel
US7256777B2 (en) LCD driver power saving during evaluation
JP3811251B2 (ja) 液晶表示装置の駆動装置
KR100217277B1 (ko) Pdp-tv의 sdram 인터페이스.
JP2005538398A (ja) アクティブマトリクス型ディスプレイの駆動
JP3589789B2 (ja) 液晶表示装置の駆動方法および駆動回路
US10643515B2 (en) Display driver, display device and method of operating display driver
JP3468652B2 (ja) 表示制御装置および表示装置
US5812829A (en) Image display control system and memory control capable of freely forming display images in various desired display modes
JPH09218666A (ja) 液晶表示パネルの駆動装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110811

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee