JP3321651B2 - コンピュータの出力表示のためのフレームバッファメモリを提供する装置および方法 - Google Patents

コンピュータの出力表示のためのフレームバッファメモリを提供する装置および方法

Info

Publication number
JP3321651B2
JP3321651B2 JP21879192A JP21879192A JP3321651B2 JP 3321651 B2 JP3321651 B2 JP 3321651B2 JP 21879192 A JP21879192 A JP 21879192A JP 21879192 A JP21879192 A JP 21879192A JP 3321651 B2 JP3321651 B2 JP 3321651B2
Authority
JP
Japan
Prior art keywords
frame buffer
data
frame
buffer
double
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP21879192A
Other languages
English (en)
Other versions
JPH06214550A (ja
Inventor
カーティス・プリーム
クリス・マラコウスキィ
ブルース・マッキンタイア
ガイ・モファット
ピーター・ロス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sun Microsystems Inc
Original Assignee
Sun Microsystems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sun Microsystems Inc filed Critical Sun Microsystems Inc
Publication of JPH06214550A publication Critical patent/JPH06214550A/ja
Application granted granted Critical
Publication of JP3321651B2 publication Critical patent/JP3321651B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39Control of the bit-mapped memory
    • G09G5/393Arrangements for updating the contents of the bit-mapped memory
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39Control of the bit-mapped memory
    • G09G5/399Control of the bit-mapped memory using two or more bit-mapped memories, the operations of which are switched in time, e.g. ping-pong buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Digital Computer Display Output (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はコンピュータ表示メモリ
に関し、特に、コンピュータによりランされているソフ
トウェアに適合するように構成できる表示メモリを提供
する方法および装置に関する。
【0002】
【従来の技術】典型的なコンピュータシステムは、出力
表示装置に表示されるデータを生成する。この出力表示
装置は通常は陰極線管であり、多数のフルスクリーン画
像を、表示中のプログラムが連続した動きを発生するこ
とができる場合には観察者の目にスクリーンがそのよう
な動きを表示しているように見えるように、非常に急速
に順次発生してゆく。順次表示される個々の画像(フレ
ーム)を発生するために、データをフレームバッファに
書込む。フレームバッファは、フルスクリーン画像を発
生するために表示装置のそれぞれの照明できる位置(各
画素)に関する情報を記憶する。たとえば、表示装置は
それぞれが約千個の画素を有する約千の水平の行に含ま
れる画素を表示することができるであろう。各フレーム
の中のこの情報は表示装置へ走査される前に、全てフレ
ームバッファに書込まれる。
【0003】1つのピクチャ全体を記述するデータがフ
レームバッファに存在しているときに、そのフレームを
表示装置へ転送する。通常、データはフレームバッファ
から表示装置へ画素ごとに、表示装置の左上角から始め
て、左から右へ、そして上から下へ表示装置の右下角に
向かって行ごとに進みながら転送される。ピクチャが出
力表示装置に連続して現れるようにするためには、フレ
ームバッファにある連続するフレームを毎秒30フレー
ム以上の速度で出力表示装置へ絶えることなく走査しな
ければならない。
【0004】各フレームのデータが表示装置へ走査され
ている間、次のフレームで現れるべき新たなデータをフ
レームバッファへ転送しなければならない。一般的に
は、変更のあるデータのみがフレームバッファの旧デー
タと置き換えられる。一般にアプリケーションプログラ
ムをランしている中央処理装置が、特定のフレーム内で
変化が生じている位置を選択する。それらの変化は、ス
クリーン上で変化している画素位置を表わすフレームバ
ッファの位置でおきている。変更のない全てのデータは
フレームバッファに変更なくとどまる。1つのフレーム
に表示すべき新たなデータは任意の時点でフレームバッ
ファのいずれかの部分に書込まれれば良い。情報をフレ
ームバッファに書込むと同時に、そのフレームバッファ
から出力表示装置へ走査するために、フレームバッファ
として2ポート形ビデオランダムアクセスメモリ(VR
AM)を使用する。データは一方のポートを介して書込
まれ、他方のポートを介して表示装置へ走査される。V
RAMは2つのポートを有するために著しく多くの数の
トランジスタを必要とするので、通常のダイナミックア
クセスRAM(DRAM)より高価である。
【0005】情報を表示装置へ走査しているのと同時に
VRAMフレームバッファにデータを導入している場
合、表示装置へ走査している情報が、時間の上ではずれ
ているが2つの連続するフレームから来るということも
ありうる。たとえば、データがフレームバッファに書込
まれている速度より速く走査が進行しており且つ変更の
ある(書込み中である)フレームバッファの一部分を表
示装置へ走査する場合には、表示の一部は第1のフレー
ムであるべきものに由来し、別の一部はその後の第2の
フレームであるべきものに由来する。2つの時間的にず
れたフレームの各部分を同時に表示することをフレーム
切れという。実時間ビデオのように情報が急速に変化し
てゆく状況では、画像は大きくゆがむため、このフレー
ム切れは混乱を招くと考えられる。
【0006】フレーム切れをなくすために、二重緩衝方
式を使用する。二重緩衝方式は、それぞれが欠落のない
1フレームを記憶できる2つの完全なフレームバッファ
を使用する。このシステムは、データを一方のフレーム
バッファに書込み、他方からは表示装置へデータを走査
するようにプログラム制御に応答する回路を有する。こ
の方式は、最も単純な形態をとるときには、1対のVR
AMフレームバッファを使用し、いずれか一方のフレー
ムバッファにあるデータを表示装置へ多重化することに
より実行される。この形態では、データが表示装置へ走
査されている時間中にそのデータがフレームバッファに
書込まれることは決してない。1つのフレームを完全に
書込んだならば、そのフレームを表示装置へ走査しても
良く、それに続くデータを他のフレームバッファに書込
んでも良い。1つのフレームバッファの内容が表示装置
へ走査されている間にそのフレームバッファにデータが
書込まれることは決してないので、フレーム切れは起こ
りえない。二重緩衝方式は、典型的には表示装置のデー
タが急速に変化するプログラムに用いられる。
【0007】コンピュータ設計者の主な目標の1つは、
いくつかの個別のプログラムを1つのコンピュータでラ
ンさせ、そのコンピュータの出力表示装置に同時に表示
させることである。通常、いくつかの個々のプログラム
をコンピュータの出力表示装置に表示する場合には、個
々のプログラムは1つのウィンドウの中に現れる。ウィ
ンドウはスクリーンの方形の一部領域であるのが普通で
あり、ウィンドウの移動、拡大縮小及びその他の方法に
よる操作は可能である。いくつかのプログラムを同時に
ランさせ、いくつかのウィンドウに同時に表示させるこ
とができる場合には、そのコンピュータを使用して実行
される作業はスピードアップするであろう。通常、異な
る個々のプログラムにより個々のウィンドウに書込まれ
ている情報はそれぞれ異なる速度で書込まれる。たとえ
ば、実時間ビデオを表示するウィンドウを指向している
情報は非常に急速に変化するが、キーボードからワード
プロセッサにタイプ入力されて別のウィンドウに表示さ
れる情報はそれよりはるかに遅く変化する。従って、フ
レームが変化する速度はプログラムごとに異なるのであ
る。
【0008】上述の最も単純な形態のフレーム切れをな
くす二重緩衝方式は、出力表示装置で1つのプログラム
二重緩衝モードでランしている場合には非常に有用で
ある。ところが、いくつかのプログラムが同一の出力表
示装置のそれぞれ異なるウィンドウで同時にランし、そ
れらの多くのプログラムがフレーム切れが生じている場
合には、この形態の二重緩衝方式は不十分である。それ
は、単純な形態の二重緩衝方式においては各二重緩衝さ
れたウィンドウが完了したとき各フレームバッファの全
内容を表示装置へ走査することで続行するからである。
いくつかのウィンドウのフレームバッファに非同期速度
でデータを書込んでいる場合、書込みが起こるタイミン
グはウィンドウごとに異なる。そこで、表示装置への走
査が行われているフレームバッファに対して書込みが起
こらないように、書込みのタイミングを調整するのは困
難であるか又はほとんど不可能である。したがって、早
く変化するデータを表示する多くのウィンドウが表示装
置に同時にランしているとフレーム切れが生じる。この
問題を解決するために、ウィンドウ識別(ID)用プレ
ーンと呼ばれる別のバッファを追加する進歩した形態の
二重緩衝方式を使用した。ウィンドウ識別用プレーンは
出力表示装置に表示される画素ごとに1つの記憶位置を
与える。ウィンドウIDプレーンのそれらの位置には、
各画素のデータが関連しているウィンドウの識別が記憶
されている。このプレーンを使用すると、任意のフレー
ムの表示のためにどのフレームバッファからの画素かを
選択することができる。従って、表示装置への走査が走
査の時点でデータが書込まれていないウィンドウからの
データを含むことを保償するためにウィンドウIDプレ
ーンを使用しても良い。すなわち、複数の活動ウィンド
ウが出力表示装置に同時に現れる場合には、この形態の
二重緩衝方式によりフレーム切れを防止することができ
る。
【0009】この第2の形態の二重緩衝方式は、表示装
置の画素ごとの記憶位置を含むIDプレーンと、表示す
べき画素が現れるウィンドウに基づいて画素を選択する
回路とを追加するので、きわめてコスト高になる。実験
により、マルチウィンド動作に有効な二重緩衝方式のコ
ストを低減すると考えられる構成を見出した。従来の技
術でコストダウンのために使用された二重緩衝方式の1
つの形態は一方のVRAMフレームバッファの代わりに
シングルポート形DRAMフレームバッファを使用し、
いずれかのフレームバッファから表示装置へ走査のため
の制御回路は不要になる。その代わりに、全てのフレー
ムを単一の残ったVRAMフレームバッファから表示装
置へ走査し、新たなデータは全てDRAMフレームバッ
ファへ書込まれる。書込みが終了したならば、DRAM
フレームバッファのデータを中央処理装置によりDRA
Mフレームバッファから表示装置へ走査されるVRAM
フレームバッファへ複写する。
【0010】この形態の二重緩衝方式は一方のVRAM
フレームバッファの代わりにより安価なDRAMバッフ
ァを使用し且つ多重化のための制御回路を省略している
ので、他の形態と比べてはるかに低コストである。この
構成は、2つ以上のフレームバッファを見ることを期待
せず且つフレームバッファへ転送すべき情報を主メモリ
の一部として記憶するX11規格(Xウィンドウ)に準
拠するソフトウェアと共に適正に機能するので有用でも
ある。このソフトウェアに対しては、DRAMフレーム
バッファは主メモリのそのような部分であるように見え
る。DRAMフレームバッファはデータを表示装置へ直
接転送しないから、それをここでは不可視フレームバッ
ファと呼び、VRAMフレームバッファを可視フレーム
バッファと呼ぶことにする。また、この構成には、中央
処理装置が転送すべき領域を選択的に制御できるため
に、不可視DRAMフレームバッファからVRAMフレ
ームバッファへ個々のウィンドウを転送できるという利
点もある。
【0011】ところが、DRAMフレームバッファから
VRAMフレームバッファへの情報の転送は、表示装置
への通常の走査速度と比較して相対的に遅い。従って、
表示装置へ情報を走査している位置でVRAMフレーム
バッファへの書込みが起こることがありうる。そして、
フレーム切れの問題が起きる。この問題を無くすため
に、VRAMフレームバッファへの情報のコピーを劇的
に速い速度、すなわち、表示装置への走査より速い速度
で行えるようにする新しい装置が提案されている。これ
により安価な回路が、フレーム切れの問題を解決すると
ともに、多数のウィンドウの二重緩衝を行うことができ
るようにされる。この新しい装置が、本願の優先権主張
の基礎を成す米国特許出願と同日に出願され、本願出願
人へ譲渡された、「二重緩衝された出力表示装置におい
てフレームバッファ間で高速複写する装置(Appar
atus for Fast Copying Bet
ween Frame Buffers In a D
ouble Buffered Output Dis
play System)」という名称の、プライム
(Prime)他による未決の米国特許出願No.
明細書に記載されている。
【0012】多数のウィンドウ環境における出力表示装
置のための二重緩衝を行うために安価な装置が提供され
ているが、二重緩衝が両方とも行われることを予測する
ソフトウェアと、それを予測しないソフトウェアとをど
のようにして取り扱うかの問題が生ずる。上記のよう
に、あるソフトウェアは単一のフレームバッファだけを
用いる表示回路で良好にランされるが、別のソフトウェ
アは二重緩衝を必要とする。経済的な立場からは、より
進歩したソフトウェアを実行できるようにするために古
い装置の代わりに新しい表示装置を用いたとすると、そ
の新しい装置は両方の種類のソフトウェアをランできな
ければならない。しかし、そうできないことがしばしば
あった。
【0013】
【発明が解決しようとする課題】したがって、本発明の
目的は、それの存在前に提供されたソフトウェアと、そ
れの存在後に提供されたソフトウェアとで動作するよう
に構成できる出力表示装置アーキテクチャを得ることで
ある。本発明の別の目的は、二重緩衝された表示装置に
おいて使用できるソフトウェアと、そのようには使用で
きないソフトウェアとで動作するように構成できる出力
表示装置アーキテクチャを得ることである。
【0014】
【課題を解決するための手段】本発明のそれらの目的お
よびその他の目的は、単一緩衝方式プログラムおよび
重緩衝方式プログラムを単独にランまたは同時にランさ
せることができるようにするコンピュータの出力表示の
ためのフレームバッファメモリを提供する装置におい
て、出力表示器で表示すべき少なくとも2つの完全なフ
レームのためのデータを記憶するために十分なビデオラ
ンダムアクセスメモリのアレイと、単一のフレームバッ
ファでランするように構成されたプログラムで用いられ
る時に単一のフレームバッファを形成し、二重のフレー
ムバッファでランするように構成されたプログラムで用
いられる時に2つの可視フレームバッファを形成し、二
重のフレームバッファでランするように構成された複数
のプログラムで用いられる時に1つの可視フレームバッ
ファと1つの不可視フレームバッファを形成するために
メモリのアレイを構成する手段と、プログラムが単一緩
衝方式プログラムと、二重緩衝方式プログラムと、また
は複数の二重緩衝方式プログラムとのいずれでランされ
るかに応じて、表示装置へ供給すべきデータを選択する
手段とを備えるコンピュータの出力表示装置へフレーム
バッファメモリを提供する装置によって実現される。
【0015】〔表記法及び用語〕以下の詳細な説明の中
には、コンピュータメモリ内部のデータビットに対する
演算を記号表示によって提示している部分がある。その
ような説明や表示は、データ処理技術に熟達している人
々がその作業の内容を他の当業者に最も有効に伝達する
ために使用する手段である。動作は、物理的量の物理的
操作を要求する動作である。通常、それらの量は記憶,
転送,組合わせ,比較及びその他の方法による操作が可
能な電気信号又は磁気信号の形態をとるが、必ずそうで
なければならないということはない。時によっては、主
として一般に使用されている用語であるという理由によ
り、それらの信号をビット,値,要素,記号,文字,
項,数などと呼ぶと便利であることがわかっている。た
だし、それらの用語及びそれに類する用語は全て適切な
物理的量と関連させるべきものであり、単にそのような
量に便宜上付されたラベルであるにすぎないということ
を忘れてはならない。
【0016】さらに、実行される操作を、一般にはオペ
レータが実行する知的動作と関連している加算又は比較
などの用語で呼ぶことが多いが、ここで説明する、本発
明の一部を成す動作のいずれにおいても、そのようなオ
ペレータの能力は不要であり、多くの場合に望ましくな
い。動作は機械の動作である。あらゆる場合に、コンピ
ュータを動作させる際の方法動作と、計算それ自体の方
法との明確な区別に留意すべきである。本発明は、電気
信号又は他の物理的(たとえば、機械的,化学的)信号
を処理して、他の所望の物理的信号を発生するに際して
コンピュータを動作させる装置及びその方法過程に関す
る。
【0017】
【実施例】そこで図1を参照すると、表示装置で表示す
る画素データの二重緩衝を備えた従来の技術に従って構
成した第1の装置10が示されている。図示の装置10
は、典型的なコンピュータシステムで使用されている。
図示の装置10は、典型的なコンピュータシステムで使
用される出力表示装置の端子にデータを供給するために
必要な回路の基本的な部分のみを示す。コンピュータの
動作を実行するために必要な他の部分は当業者には良く
知られているので、図には示されていない。図示されて
いるのは、コンピュータシステム全体の動作を制御しう
る中央処理装置12であり、図1では、これは出力表示
装置14に表示すべきデータを供給する回路を表わす。
装置12は、中央処理装置に代えて、出力表示装置へグ
ラフィックデータその他のピクセルデータ源を転送する
ための装置とすることができる。中央処理装置12から
出力表示装置14へのデータの転送を実行するために、
第1のフレームバッファ16及び第2のフレームバッフ
ァ17を利用する。
【0018】装置10においては、データが中央処理装
置12から1つのフレームバッファへ書込まれ、他のフ
レームバッファから出力表示装置14へ転送される。こ
れは、一対のVRAMフレームバッファを用い、フレー
ムバッファ16または17から出力表示装置へ供給され
るデータの全フレームをマルチプレクサ19により多重
化することによって行われる。マルチプレクサ19によ
り転送されたデータは、デジタル−アナログ変換器20
によりデジタル形式からアナログ形式へ変換され、出力
表示装置14へ走査される。この種の二重緩衝方式にお
いては、フレームバッファ16または17から出力表示
装置14へデータが走査されている間は、データはその
フレームバッファへは決して書込まれない。新しいデー
タがフレームバッファ16または17へ書込まれて新し
いフレームを完成すると、そのフレームバッファ内のデ
ータを出力表示装置14へ走査でき、新しいデータを他
のフレームバッファへ書込むことができる。フレームバ
ッファ内のデータが表示装置へ走査されている間はデー
タはそのフレームバッファへは決して書込まれないか
ら、フレーム切れは決して起きることはない。
【0019】しかし、この態様の二重緩衝方式での問題
は、データの全フレーム以外は出力表示装置へ供給でき
ないことである。したがって、フレーム切れが起きない
ようにして、多数の二重緩衝されたウィンドウを出力表
示装置へ供給したい場合にはこの装置10は有用ではな
い。種々のウィンドウに対するフレームバッファへデー
タを書込む種々の速度は、フレームバッファの内容が表
示装置へ書込まれている間はデータがそのフレームバッ
ファへ書込まれないという保証がなくされる。上記のよ
うに、この問題を解決するために、ウィンドウ識別(I
D)用プレーンとよばれる別のバッファを追加する進歩
した態様の二重緩衝が用いられてきた。ウィンドウ識別
用プレーンは出力表示装置で表示される各画素の記憶位
置を含む。そのような各記憶位置は、表示装置へ書込む
べき画素の識別を行う(ウィンドウの数により)。この
ウィンドウ識別用プレーンを用いることにより、いずれ
かのバッファからの画素を任意の時刻に表示するために
選択できる。したがって、ウィンドウ識別用プレーンを
用いて、走査時に書込まれない任意のウィンドウから
示データへ走査できる。多数の二重緩衝された活動状態
にあるウィンドウが出力表示装置に同時に現れる場合に
は、その形態の二重緩衝によってフレーム切れを防止す
ることができる。
【0020】この第2の態様の二重緩衝方式は、表示装
置の各画素の各画素に対するメモリを含んでいるIDプ
レーンと、それらが現れるウィンドウを基にして表示す
べき画素を選択するための回路とを追加するから、非常
に高価である。ウィンドウIDプレーンを用いる装置の
コストを低減するための、1つの従来の装置は、図1の
フレームバッファ16で用いられているVRAMをDR
AMで置き換えたものである。その装置においては、全
ての新しいデータが中央処理装置によってDRAMフレ
ームバッファへ書込まれる。DRAMのポートは1つで
あるから、DRAMは表示装置へ直接走査できるような
出力を供給しない。その代わりに、新しいデータがDR
AMフレームバッファに格納されると、その新しいデー
タがDRAMフレームバッファからVRAMフレームバ
ッファへ中央処理装置により複写される。全てのデータ
はVRAMフレームバッファから表示装置へ走査され
る。したがって、DRAMフレームバッファからマルチ
プレクサ19への線は不要となる。DRAMフレームバ
ッファからマルチプレクサ19へは出力は転送されない
から、表示装置へ走査するためにVRAMフレームバッ
ファの一方または他方を選択する制御回路も不要であ
り、したがって、それは無くされる。これによりこの装
置のコストは大幅に低減される。
【0021】その装置における1つの問題は、DRAM
フレームバッファからVRAMフレームバッファへデー
タを複写するために要する時間が長すぎることである。
1秒間にたったおよそ20個のフレームがVRAMフレ
ームバッファへ転送されるだけである。典型的な表示装
置はデータをVRAMフレームバッファから1秒間に7
6個のフレームの率で受けることができる。これはVR
AMフレームバッファへの複写速度のおよそ3倍であ
る。したがって、表示装置への走査はDRAMフレーム
バッファからVRAMフレームバッファへのデータの複
写に追いついて、フレーム切れが生じる。図2に示され
ている、「二重に緩衝された出力表示装置においてフレ
ームバッファの間で高速複写する装置(Apparat
us for Fast Copying Betwe
en Frame Buffers In a Dou
ble Buffered Output Displ
ay System)という名称の未決の米国特許出願
の装置が、この安価な二重緩衝方式におけるフレーム切
れの問題を解決する。装置25はDRAMフレームバッ
ファ29からフレームバッファ28へ、データを従来の
回路が複写する速度より4倍以上高い速度で、データを
複写する。したがって、1秒間に8個またはそれ以上の
フレームをフレームバッファ29からフレームバッファ
28へ書込むことができ、表示装置へ走査されるフレー
ム切れを無くすことができる。
【0022】フレームバッファ29からフレームバッフ
ァ28への高速複写は、フレームバッファ28と29を
同時にアクセスすることにより行われる。データは依然
としてフレームバッファ29だけへ書込まれる。しか
し、データをフレームバッファ29から読出し、フレー
ムバッファ28へ書込むとき、制御回路35がフレーム
バッファ29内の適切な行アドレスと適切な列アドレス
を選択し、かつフレームバッファ29内の同じ行アドレ
スと列アドレスを選択する。制御回路34はフレームバ
ッファ29内のアクセスされたデータを読出して、それ
をバスに置き、そのバスを介してその情報がフレームバ
ッファ28内の同じアクセスされたアドレスへ書込まれ
る。フレームバッファ29からフレームバッファ28へ
複写するために要する時間は4分の1以下に短縮される
から、従来の二重緩衝方式におけるのと比較して、本発
明はフレームバッファ28へ4倍以上のデータの完全フ
レームを書込むことができる。この速度があれば、表示
装置への走査はフレームバッファ28への複写に追い付
くことができず、フレーム切れは起きない。
【0023】多数のウィンドウ環境を二重緩衝のための
安価な装置においてフレームバッファの間で高速複写を
行うための装置を用意したが、二重緩衝を行わせること
を予測するソフトウェアと、二重緩衝を行わせることを
予測しないソフトウェアとをどの様にして取り扱うかに
ついての問題が起こる。経済的な面からは、より進んだ
ソフトウェアで装置を動作させることができるようにす
るために古い装置の代わりに新しい装置を用いるとする
と、その新しい装置は古い装置と新しい装置の両方のた
めに書かれたソフトウェアで動作するのに適するもので
あることが必要である。図3は、単一緩衝方式で典型的
に動作できるソフトウェア、二重緩衝方式で動作する進
んだソフトウェア及びそのような進んだソフトウェアの
多数のプログラムの全ての機能を実行できるような本発
明のアーキテクチャを示す。
【0024】このアーキテクチャは表現装置38で構成
される。この表現装置38は中央処理装置または出力表
示装置へ書込むべきデータを供給するためのグラフィッ
クスアクセレレータのような別の装置とすることができ
る。表現装置38は制御回路40と41の制御の下に、
連続するメモリ42の1つのアレイへデータを書込む。
そのメモリアレイは、ランされているソフトウェアに応
答して種々のバッファ装置に構成できる。バッファに構
成できるアレイ42はVRAMで構成され、アレイ42
の第1の部分(半分が好ましい)からデータを供給する
出力端子と、アレイ42の第2の部分からデータを供給
する別の出力端子との2つの別々の直列出力端子を有す
る。それらの出力端子はマルチプレクサ45への入力端
子へ接続される。データを出力表示装置48で表示する
ために、デジタル−アナログ変換器47へそのデータを
転送するために2つの出力端子の一方または他方を選択
できる。
【0025】本発明において有用な最も簡単な態様にお
いては、アレイ42は2つの個々のフレームバッファを
形成するために十分なメモリを提供する。たとえば、1
152×900個の画素を有する出力表示装置を動作さ
せるものとすると、その画素データ量の2倍を記憶させ
るために十分な数の記憶位置が用意される。好適な実施
例においては、4メガバイトのVRAMが設けられる。
この量は、1600×1200個以上の画素を有する表
示装置のために2つの個々のフレームバッファを提供す
るのに十分である。このように大容量のメモリをアレイ
に用いることにより、多くの異なるサイズの表示装置を
二重緩衝方式に使用できることになる。
【0026】図3に示されている装置は、あらゆる種類
のソフトウェアをここで述べたやり方で実行できるよう
にするために、3種類のモードで動作する。ここではD
BM0(二重緩衝モード0)と呼ぶ第1のモードにおい
ては、装置は、二重緩衝モードで動作するようには構成
されておらず、ノー(0)二重緩衝されたウィンドウの
ソフトウェアで動作するようにされている。一般に、表
示装置上の情報を徐々に変化させる語処理プログラムの
ようなプログラムはこの種のものである。ソフトウェア
が単一緩衝されるようにそのソフトウェアがいつ書込ま
れたかを決定することは可能である。たとえば、GXグ
ラフィックスアクセレレータを利用するサンマイクロシ
ステムズ(Sun Microsystems)SPA
RCフォーマットコンピュータでランされるように構成
されたソフトウェアにおいては、アドレッシングスキー
ムが、プログラムを単一に緩衝させるべき時には常に0
である高ビットを供給する。これが起きる理由は、予測
されるフレームバッファのアドレスが全部で1メガバイ
トに制限されるからである。そのようなアプリケーショ
ンソフトウェアを用いると、アレイ42へ書込まれるデ
ータは、単一のフレームバッファの始めのアドレスであ
るとソフトウェアにより予測されるアドレスで始まる、
アレイ42の一部へ単にアドレスされるだけである。そ
のようなアドレスの検出によって、制御回路40と41
におけるモードDBM0を示すデフォールトの設定にア
レイを単一のフレームバッファとして構成させる。アド
レスを検出すると、制御回路40、41は表現装置38
がアレイのある区域への画素情報の記憶の開始を確実に
する。その区域はアレイ内のその開始アドレスから拡大
し、十分な数の記憶位置に対して拡大を続けて、画素デ
ータの単一フレームバッファのための記憶装置を提供す
る(たとえば、下側縁部が上側の破線により限られてい
るアレイ42の上側の長方形)。アプリケーションソフ
トウェアは、他の任意の記憶スペースがこのモードDB
M0におけるアレイ42の内部に存在することは検出し
ない。実際に、単一のフレームバッファを取り扱うのに
ちょうど十分な量のメモリ装置を有するアレイ42のサ
イズを小さくするために、単一の緩衝されたアプリケー
ションプログラムに用いることが可能である。その場合
には、アレイ42は単一のフレームバッファのみとして
活動できる。
【0027】そのような最少の量より多くのメモリを有
するアレイ42においては、モードDBM0において選
択された単一のフレームバッファに対する開始アドレス
を、制御回路40により制御されるアレイ42のうち、
2つのフレームバッファのうちの第1のフレームバッフ
ァ43が現れることがある物理的部分の中に置くことが
でき、または制御回路41により制御されるアレイ42
のうち、2つのフレームバッファのうちの第2のフレー
ムバッファ44が、二重緩衝された構成で現れることが
ある物理的部分の中に置くことができる(たとえば、下
側縁部が下側の破線により限られているアレイ42の下
側の長方形)。表現装置38によりフレームバッファに
対してどの位置が選択されるかに応じて(それはアレイ
42の他の任意の使用に依存する)、制御回路40、4
1においてセットされたデフォールトが、アレイ42の
うちデータを供給するために用いられる部分からマルチ
プレクサ45までの直列出力端子を表示装置48へ走査
させる。そして、そのマルチプレクサ45は制御回路か
らの制御端子に制御信号を受け、そのデータを出力表示
装置48で表示するためにデジタル−アナログ変換器4
7へ直接転送する。データを出力表示装置へ走査する直
列出力端子のこの選択と、フレームバッファとして用い
るためのアレイ42の区域の選択とは、1つまたは複数
の単一の緩衝されたアプリケーションプログラムが実行
される時間を決して変更しない。
【0028】これは大きなアレイ42を最も経済的に使
用することではないが、このモードDBM0は本発明の
装置を、二重緩衝モードでランされるように開発されな
かったソフトウェアに対して完全にコンパチブルである
ようにする。その単一フレームバッファソフトウェアは
必ずしもより古いソフトウェアである必要はないことに
注目すべきである。興味のあることは、ある時に表示装
置へ書込むことを希望されることがある他の情報を記憶
するために、あつめられているアレイ42の任意の余分
の部分を使用することの可能性である。たとえば、アレ
イのこの使用されない部分は、1991年6月17日に
マッキンタイヤ(B.McIntyre)他により出願
され、本発明の譲受人へ譲渡された「スクリーン外の表
示メモリを割り当てる方法(Method For A
llocation off−Screen disp
lay Memory)」という名称の米国特許出願第
に開示されている発明に従って利用できる二次元キャッ
シング区域を提供する。
【0029】他方、本発明の装置は、出力表示装置にお
ける1つの二重緩衝されたウィンドウを取り扱うDBM
1(二重緩衝モード1)と呼ばれる動作モードを提供す
るためにも構成できる。図1の説明において先に述べた
ように、そのようなソフトウェアにより供給されたデー
タは、走査中はデータが決して書込まれないようなフレ
ームバッファから表示装置へ走査され、書込み動作中は
表示装置へ走査されないフレームバッファへ新しいデー
タが常に書込まれる。このようにして、データが書込ま
れているバッファからはデータは走査されず、フレーム
切れは生じない。先に指摘したように、モードDB
は1つの二重緩衝されたウィンドウだけが表示されてい
る場合にのみ動作する。というのはこの態様のアーキテ
クチャを用いると多数の二重緩衝されたウィンドウを有
する不正確な可視ウィンドウを生ずることがあるからで
ある。しかし、この態様の二重緩衝方式は別の単一緩衝
されたウィンドウが、二重緩衝されたウィンドウと同時
に表示装置上に現れることができる。単一緩衝方式で
ンするであろうアプリケーションは、表示装置への走査
が生じているフレームへの書込み目立つフレーム切れ
を生じないほどフレーム間の変化が非常に小さい。した
がって、フレームバッファ内のデータが表示装置へ走査
されていない期間中に、二重緩衝されたアプリケーショ
ンプログラムによるフレームバッファへのデータの書込
みが行われるように、その書込みだけが制御される。
【0030】あるソフトウェアが二重緩衝されるように
書込まれたかは、プログラムを単一に緩衝させるときに
は常に0であった高位アドレスビットに0以外のものを
置くことにより決定することが可能である。これにより
ソフトウェアが二重緩衝されたプログラムを検出するこ
とが可能にされる。二重のフレームバッファリングが起
きることを単一のソフトウェアアプリケーションプログ
ラムが予測することを表現装置38が知らされると、そ
れは、出力表示装置48の上に2つの個々のフレーム4
3と44を形成するためにデータのための記憶装置を設
けるために十分に分離された、アレイ42内の2つの個
々の点で始まるアドレスへ書込むことにより、制御回路
40と41においてデフォールトをセットしてアレイ4
2内に一対のフレームバッファをつくる。好適な実施例
においては、アレイ42の1つの部分からの直列出力端
子が第1のフレームバッファのための直列出力端子とし
て機能し、アレイ42の別の部分からの直列出力端子が
第2のフレームバッファのための直列出力端子として機
能するように、アレイ42は単に半分に分割される。
【0031】ラン中のただ1つのアプリケーションフレ
ームが二重緩衝されることを予測する限り、装置はモー
ドDBM1で動作する。このモードにおいては、二重緩
衝されたプログラムによりデータが書込まれていない2
つの直列出力端子の一方が、マルチプレクサ45へ加え
られた制御信号を用いて制御回路40と41により選択
されて、データを従来のやり方で表示装置48へ転送す
る。したがって、この装置は、1つのウィンドウを取り
扱うことができる通常の二重緩衝された出力表示装置と
同じやり方で、モードDBM1で機能する。モードDB
M1において、フレームバッファの一方から他方への表
示装置48のスイッチングが、出力表示装置における垂
直帰線期間中だけ、中央処理装置がスイッチングが起き
ることを待つ必要がないようなやり方で、起こることを
保証する回路を用いることにより、装置の極めて有用な
性能がもたらされる。先に指摘したように、全部のフレ
ームだけが出力表示装置で次々に実際に表示されて画像
を形成する。1つのフレームバッファからの走査を他の
フレームバッファからの走査へ切り替えなければならな
い時刻が、表示装置において1つのフレームが完成され
た後で、次にフレームがまだ始まっていない時だけ起き
る。したがって、スイッチングは表示の垂直帰線期間中
に起きなければならない。
【0032】2つのフレームバッファを利用する典型的
な従来の回路においては、2つのフレームバッファへ書
込まれるデータを供給する回路は、活動していないフレ
ームバッファの二重緩衝されたウィンドウへの書込み動
作が終わったこと、およびその中のフレームを出力表示
装置へ走査できることを多重化回路へ指示する信号をア
サートする。典型的にはその信号は中央処理装置によっ
て供給される。マルチプレクサ45のようなマルチプレ
クサが出力表示装置48への情報のフレームを転送する
途中であるとすると、そのフレームに割り込むことはで
きない。したがって、フレームが終わり、マルチプレク
サ45が他のフレームバッファからのデータを走査する
ことへ切り替えることができるようになるまでは、中央
処理装置はその信号のアサートを続けなければならな
い。中央処理装置はその信号のアサートを続けなければ
ならないから、その期間中はその中央処理装置はそれの
タスクの別のものを行うことはできない。これはコンピ
ュータの動作速度を大幅に低下させる。
【0033】この遅れを無くすために、アレイ42内の
フレームバッファへの書込みを制御する回路から信号を
受けて、その信号を格納するレジスタ50を有する。レ
ジスタ50へその信号が加えられると、フレームバッフ
ァへの書込みを制御する回路が別のタスクを行う。レジ
スタに格納されている信号は、他のフレームバッファか
ら表示装置へデータを走査させるためにマルチプレクサ
45をトグルするための入力として供給される。レジス
タに格納されている信号をマルチプレクサ45へ供給で
きるようにするための信号が、表示装置でのラスタ走査
の動きを制御する回路から供給される。典型的には、そ
の回路はビデオタイミング発生器52へ供給される。ラ
スタ走査が表示の一番下に達して、垂直帰線が始まるま
で、この回路は信号を発生する。この信号は動作可能化
信号としてレジスタ50へ供給される。
【0034】それからレジスタ50の出力が、マルチプ
レクサ45をアレイ45の1つのフレームバッファの出
力の表示装置48への走査から、他のフレームバッファ
の出力の走査へトグルするために用いられる。したがっ
て、マルチプレクサの出力をトグルする信号は、垂直帰
線の始まりを示す信号がデジタル−アナログ変換器から
受けられた時だけ生ずる。したがって、フレームバッフ
ァへの書込みを制御する回路が、トグルを行わせなけれ
ばならないこと、および次の垂直帰線期間が生ずること
を示す時には、フレームバッファの間でトグルが常に行
われる。このようにして、中央処理装置は他のタスクを
自由に行い、装置の動作速度は高くされる。レジスタ5
0がトグルするまでは中央処理装置は動作することを許
されない。モードDBM1におけるマルチプレクサのス
イッチングを制御する装置の詳しい説明が、1991年
6月17日にプリエム(Priem)他により出願さ
れ、本発明の譲受人へ譲渡された「二重緩衝された表示
装置において表示するためのフレームバッファを選択す
る装置(Apparatus For Sellect
ing Frame Buffers For Dis
play In ADouble Buffered
Display System)」という名称の米国特
許出願 号に含まれている。
【0035】いくつかのN種類の二重緩衝されたウィン
ドウを表示装置48へ同時に表示できる表示ソフトウェ
アにアレイ42が、図2を参照して説明したようにして
用いられると、本発明の装置は、アレイ42のうち、最
初に述べた未決の米国特許出願に記載されているような
やり方ではデータがそれからの表示装置48へ決して走
査されないような不可視フレームバッファ区域に新しい
データを表示するモードDBMNで動作するように構成
される。しかし、その未決の米国特許出願に記載されて
いる装置は不可視フレームバッファのためにDRAMを
用いるが、アレイ42はVRAMで完全に構成される。
そのために、表示装置へ走査されない選択されたフレー
ムバッファ部分を、最後に述べた2つのフレームバッフ
ァ42または44のうちの第1のもの、または第2のも
のへ供給される区域とすることができる。特定の区域
は、デフォールトがそこにおいてセットされてモードD
BMNを示す時に、制御回路40と41により制御され
る。アレイ42の特定の部分が表示装置へ決して走査さ
れない、という事実が、制御回路40と41から信号を
受けた時にマルチプレクサ45により制御される。
【0036】他方、新しいデータがアレイ42の第1
(不可視フレームバッファ)の部分43へ書込まれる
と、その中のデータを第2(可視フレームバッファ)の
部分44へ転送できる。その部分44から情報を表示装
置へ走査できる。1つのフレームバッファから別のフレ
ームバッファへのその複写走査は、表現装置38の制御
回路40と41の制御の下に、前記高速複写法によって
行われる。上記のように、複写されたデータを、アレイ
42の両方の部分内の同じアドレスを同時に選択するこ
とにより、第1のフレームバッファ43からの読出し
と、フレームバッファ44への書込みとを同時に行わせ
る。高速複写装置の詳細が、前記「二重に緩衝された出
力表示装置においてフレームバッファの間で高速複写す
る装置(Apparatus for Fast Co
pying Between Frame Buffe
rs In a Double Buffered O
utput Display System)」という
名称の未決の米国特許出願に記載されている。本発明の
装置においては、ソフトウェアが実行すべき二重緩衝
れたアプリケーションプログラムの数をかぞえ、それを
表現装置38へ知らせる。そうするとその表現装置38
は制御回路40と41における動作モードをセットして
アレイ42に希望の結果を達成させる。二重緩衝された
プログラムの数の判定は、表現装置の増加/減少回路に
より確認することもできる。
【0037】アレイ42のフレームバッファの一方また
は他方からのデータを選択する制御回路40と41によ
って供給される制御信号は、1つのフレームバッファだ
けからの出力を走査するためにセットされる(それがD
BM0モードにあるから)。DBMNモードの場合に
は、新しいデータが書込まれないのはそのフレームバッ
ファである。このようにして、進歩した二重緩衝方式を
同じ装置で実現できる。このバッファ構成で構成される
と、隠されているフレームバッファに格納されているウ
ィンドウのいずれかへデータを表現装置により書込むこ
とができる。二重緩衝されたウィンドウの変更が終わる
と、隠されているフレームバッファからの読出しと、可
視フレームバッファへの書込みとを高速複写装置により
同時に行わせるために、表現装置はその特定のウィンド
ウを選択できる。そうすると、表示装置へ次に走査する
フレームは新たに更新されたウィンドウを含む。不可視
フレームバッファの任意の部分を転送のために表現装置
により選択できるから、次の二重緩衝されたウィンドウ
が完成されると、それも表示のために可視フレームバッ
ファへ複写できる。
【0038】アプリケーションプログラムが単一に緩衝
されるプログラムか、二重に緩衝されるプログラムであ
るかを検出できる能力によって、本発明の装置は興味の
ある機能を提供する。モードDBM1とDBMNの両方
において、単一に緩衝されたプログラムが検出される
と、それに割り当てられたウィンドウのサイズとは無関
係に、それは両方のフレームバッファへ同時に書込まれ
る。単一に緩衝されるプログラムに対して各フレームバ
ッファへ同じデータが書込まれるから、転送された制御
信号により制御されるマルチプレクサ45の条件とは無
関係に、単一に緩衝されるウィンドウに対する同じデー
タが表示装置へ走査される。このようにして、たとえ
ば、モードDBM1においては、アレイ42の種々のフ
レームバッファが、フレーム切れ無しに表示装置へ二重
緩衝されたアプリケーションプログラムを走査させるよ
うにマルチプレクサ45を動作させる制御信号に応答し
て、アレイ42の種々のフレームバッファが選択される
としても、任意の単一に緩衝されるアプリケーションプ
ログラムが同じ出力を発生する。同様にして、モードD
BMNにおいては、単一に緩衝されるプログラムが両方
のフレームバッファへ書込まれ、したがって、表示装置
へ走査されているバッファへ実際に書込まれる。しか
し、これは典型的な単一に緩衝されるプログラムが単一
に緩衝される装置において取り扱われるのと全く同じや
り方で取り扱われる。そのプログラムは、典型的にはフ
レーム切れが問題にならない程ゆっくりと変化するか
ら、それは悪影響を及ぼさない。
【0039】どのモードでプログラムがランされるかの
決定は、ランされているソフトウェアにより行われる。
単一緩衝モードプログラムにおいては、使用する緩衝方
式のモードについての指示が維持される。その指示がな
いことは、二重緩衝されたプログラムが検出されなかっ
た時に、データがモードDBM0で単一のフレームバッ
ファへ書込まれることを意味する。他方、二重緩衝され
た表示装置をランさせるためにただ1つのアプリケーシ
ョンがプログラムされ、それが検出された場合には、モ
ードDBM1が選択される。このモードDBM1におい
ては、この装置は高速複写機能を使用する必要はなく、
どのバッファをフレームバッファへ走査するかを選択す
るためにマルチプレクサを利用する。このモードにおい
ては、単一に緩衝されたソフトウェアが同時に両方のフ
レームバッファへ書込まれる。本発明の二重緩衝方式を
使用するために構成されたソフトウェアの2つまたはそ
れ以上の部分がランされる場合には、表現装置は、2つ
以上の二重緩衝されたプログラムがランされていること
を検出し、またはソフトウェアにより知らせられ、可視
フレームバッファと不可視フレームバッファの間の高速
複写が行われるモードDBMNへ切り替えられる。ま
た、このモードにおいては、単一に緩衝されたソフトウ
ェアが同時に両方のフレームバッファへ書込まれる。し
たがって、本発明の装置は実行しているソフトウェアに
応じて3つのモードのおのおので動作できる。したがっ
て、この装置は提供されることがあるあらゆるソフトウ
ェアに完全にコンパチブルである。図4はこの装置のた
めの3つの条件のおのおので用いられるアドレッシング
装置を示す。矢印はアレイ42のうち、各種類のプログ
ラムが最初に書込まれた部分を示す。モードDBM0に
おいては、制御回路40と41は4メガバイトのアレイ
42の始めの1メガバイトまたは2メガバイトを単一の
フレームバッファとして使用させる。フレームバッファ
として用いられないアレイ42のスペースは上記したよ
うに別のあるやり方で利用できる。モードDBM1にお
いては、制御回路40と41はアレイ42を2つの個々
のフレームバッファに分割させる。プログラムが単一の
緩衝方式を予測したとすると、それはそれらのバッファ
の両方へ同時に書込まれる。プログラムが二重緩衝方式
を予測したとすると、それは表示装置へ走査されていな
いバッファへ書込まれ、どのフレームバッファが表示装
置へ走査されるかをマルチプレクサが制御する。モード
DBMNにおいては、制御回路40と41はアレイ42
を2つの個々のフレームバッファに分割させる。プログ
ラムが単一の緩衝方式を予測したとすると、それはそれ
らのバッファの両方へ同時に書込まれる。プログラムが
二重緩衝方式を予測したとすると、それは表示装置へ決
して走査されていない不可視フレームバッファへ書込ま
れる。典型的には個々の二重に緩衝されたウィンドウを
可視フレームバッファへ書込むために高速複写モードが
利用される。ただ1つの(可視)フレームバッファを表
示装置へ走査できるようにするためにマルチプレクサが
制御する。
【図面の簡単な説明】
【図1】従来の簡単な二重緩衝される表示装置のブロッ
ク図である。
【図2】多数ウィンドウ表示装置で機能できる安価な二
緩衝される表示装置のブロック図である。
【図3】本発明に従って構成された出力表示装置アーキ
テクチャのブロック図である。
【図4】本発明に従って構成された出力表示装置アーキ
テクチャにより種々のモードで利用されるメモリの部分
を示す図である。
【符号の説明】
12,27,38 中央処理装置
───────────────────────────────────────────────────── フロントページの続き (73)特許権者 591064003 901 SAN ANTONIO ROA D PALO ALTO,CA 94303, U.S.A. (72)発明者 クリス・マラコウスキィ アメリカ合衆国 95051 カリフォルニ ア州・サンタ クララ・スラッシュ ウ ェイ・3775 (72)発明者 ブルース・マッキンタイア アメリカ合衆国 95014 カリフォルニ ア州・カッパチーノ・ナンバー8イー・ ロドリゲス アヴェニュ・20090 (72)発明者 ガイ・モファット アメリカ合衆国 94306 カリフォルニ ア州・パロ アルト・エル カーメロ・ 181エイ (72)発明者 ピーター・ロス アメリカ合衆国 94301 カリフォルニ ア州・パロ アルト・ナンバー3・ユニ バーシティ アヴェニュ・875 (56)参考文献 特開 平2−301822(JP,A) 特開 昭59−26787(JP,A) (58)調査した分野(Int.Cl.7,DB名) G09G 5/00 - 5/42 G06F 3/14 - 3/153 G06F 12/00 - 12/08 G06T 1/60

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 マイクロプロセッサと、 出力表示装置と、 前記出力表示装置の少なくても二つの完全なフレームを
    記憶するのに十分なビデオ・ランダム・アクセス・メモ
    リのアレイと、 前記マイクロプロセッサでランしているプログラムが単
    一緩衝環方式でランしているか二重緩衝方式でランして
    いるかを決定する手段と、 前記二重緩衝方式でランするように設計されたマイクロ
    プロセッサでランしているプログラムの数を求める手段
    と、 前記決定する手段と数を求める手段によって制御され、
    単一緩衝方式でランするように設計されたプログラムが
    使用されているとき前記メモリアレイを単一フレーム・
    バッファに構成させる手段と、 前記数を求める手段によって制御され、前記出力表示手
    段に供給するデータを選択する手段とを備えるデータを
    表示するための信号を生成するコンピュータ・システ
    ム。
  2. 【請求項2】 単一緩衝方式アプリケーションおよび二
    緩衝方式アプリケーションを単独でまたは同時に実行
    できるようにする、出力表示装置のための複数のフレー
    ムバッファメモリアレイを提供するためにビデオランダ
    ムアクセスメモリを構成する方法において、 どのアレイをランしているかに応じて複数のフレームバ
    ッファを形成するために前記メモリアレイを構成する過
    程と、 前記アプリケーションが単一に緩衝されたものか、また
    は二重に緩衝されたものかに応じて、前記メモリにデー
    タを書込む過程と、 前記フレームバッファから前記出力表示装置へ供給する
    データを選択する過程と、 を備え、前記構成する過程は、 単一緩衝方式アプリケーションだけが実行されているな
    らば、単一フレームバッファを形成するために前記メモ
    リアレイを構成する過程と、 1つの二重緩衝方式アプリケーションがランされている
    ならば、第1の可視フレームバッファおよび第2の可視
    フレームバッファを形成するために前記メモリアレイを
    構成する過程と、 複数の二重緩衝方式アプリケーションがランされている
    ならば、データを受けるための第1のフレームバッファ
    を形成し、かつデータを送るための第2のフレームバッ
    ファを形成するために前記メモリアレイを構成する過程
    と、 前記フレームバッファから前記出力表示装置へ供給する
    データを選択する過程と、 を備え、 前記書込む過程は、 単一緩衝方式アプリケーションがランされているなら
    ば、前記単一フレームバッファへ書込む過程と、 二重緩衝方式アプリケーションがランされている時に、
    単一緩衝方式アプリケーションデータを両方の前記フレ
    ームバッファへ書込む過程と、 を備え、 前記選択する過程は、 単一緩衝方式アプリケーションだけがランされている時
    に、前記単一フレームバッファからデータを選択する過
    程と、 1つの二重緩衝方式アプリケーションがランされている
    時に、データが書込まれていないフレームバッファから
    データを選択する過程と、 複数の二重緩衝方式アプリケーションがランされている
    時に、前記第2のフレームバッファからデータを選択す
    る過程と、 を備える、コンピュータの出力表示のためのフレームバ
    ッファメモリを提供する方法。
JP21879192A 1991-07-26 1992-07-27 コンピュータの出力表示のためのフレームバッファメモリを提供する装置および方法 Expired - Fee Related JP3321651B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US73610491A 1991-07-26 1991-07-26
US736104 1991-07-26

Publications (2)

Publication Number Publication Date
JPH06214550A JPH06214550A (ja) 1994-08-05
JP3321651B2 true JP3321651B2 (ja) 2002-09-03

Family

ID=24958528

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21879192A Expired - Fee Related JP3321651B2 (ja) 1991-07-26 1992-07-27 コンピュータの出力表示のためのフレームバッファメモリを提供する装置および方法

Country Status (3)

Country Link
US (1) US5742788A (ja)
JP (1) JP3321651B2 (ja)
KR (1) KR0167116B1 (ja)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1040679A (ja) * 1996-03-05 1998-02-13 Cirrus Logic Inc シングルチップフレームバッファ、単一のチップ上に製造されたフレームバッファ、ディスプレイサブシステムおよびフレームバッファ構成方法
US6115799A (en) * 1996-07-19 2000-09-05 Canon Kabushiki Kaisha Information processing apparatus and associated method for managing a memory using a next fit and for reducing a memory fragmentation problem
US6288722B1 (en) * 1996-10-17 2001-09-11 International Business Machines Corporation Frame buffer reconfiguration during graphics processing based upon image attributes
US6756978B1 (en) * 1999-04-19 2004-06-29 Microsoft Corporation Apparatus and method for sharing antialiasing memory across multiple displays
US6618048B1 (en) 1999-10-28 2003-09-09 Nintendo Co., Ltd. 3D graphics rendering system for performing Z value clamping in near-Z range to maximize scene resolution of visually important Z components
US6717577B1 (en) 1999-10-28 2004-04-06 Nintendo Co., Ltd. Vertex cache for 3D computer graphics
US6816129B1 (en) 1999-12-21 2004-11-09 International Business Machines Corporation Multiple display device for use with existing personal computer systems
US6811489B1 (en) 2000-08-23 2004-11-02 Nintendo Co., Ltd. Controller interface for a graphics system
US7196710B1 (en) 2000-08-23 2007-03-27 Nintendo Co., Ltd. Method and apparatus for buffering graphics data in a graphics system
US7538772B1 (en) 2000-08-23 2009-05-26 Nintendo Co., Ltd. Graphics processing system with enhanced memory controller
US6707458B1 (en) 2000-08-23 2004-03-16 Nintendo Co., Ltd. Method and apparatus for texture tiling in a graphics system
US6937245B1 (en) 2000-08-23 2005-08-30 Nintendo Co., Ltd. Graphics system with embedded frame buffer having reconfigurable pixel formats
US7576748B2 (en) 2000-11-28 2009-08-18 Nintendo Co. Ltd. Graphics system with embedded frame butter having reconfigurable pixel formats
US6636214B1 (en) 2000-08-23 2003-10-21 Nintendo Co., Ltd. Method and apparatus for dynamically reconfiguring the order of hidden surface processing based on rendering mode
US6700586B1 (en) 2000-08-23 2004-03-02 Nintendo Co., Ltd. Low cost graphics with stitching processing hardware support for skeletal animation
US6573901B1 (en) * 2000-09-25 2003-06-03 Seiko Epson Corporation Video display controller with improved half-frame buffer
US7561155B1 (en) * 2000-10-23 2009-07-14 Evans & Sutherland Computer Corporation Method for reducing transport delay in an image generator
US20020118231A1 (en) * 2000-11-14 2002-08-29 Jeff Smith Method of realistically displaying and interacting with electronic files
US7038690B2 (en) * 2001-03-23 2006-05-02 Microsoft Corporation Methods and systems for displaying animated graphics on a computing device
US7239324B2 (en) * 2001-03-23 2007-07-03 Microsoft Corporation Methods and systems for merging graphics for display on a computing device
US6756987B2 (en) * 2001-04-20 2004-06-29 Hewlett-Packard Development Company, L.P. Method and apparatus for interleaving read and write accesses to a frame buffer
US7038689B2 (en) * 2002-02-19 2006-05-02 Intel Corporation Sparse refresh double-buffering
AU2003233089A1 (en) * 2002-05-10 2003-11-11 Bitboys, Oy Graphics engine with edge draw unit, and electrical device and memory incorporating the graphics engine
US7027056B2 (en) * 2002-05-10 2006-04-11 Nec Electronics (Europe) Gmbh Graphics engine, and display driver IC and display module incorporating the graphics engine
US7302648B1 (en) 2002-07-10 2007-11-27 Apple Inc. Method and apparatus for resizing buffered windows
US6911984B2 (en) * 2003-03-12 2005-06-28 Nvidia Corporation Desktop compositor using copy-on-write semantics
US6911983B2 (en) * 2003-03-12 2005-06-28 Nvidia Corporation Double-buffering of pixel data using copy-on-write semantics
US7511713B2 (en) * 2004-03-02 2009-03-31 Ittiam Systems (P) Ltd. Method and apparatus for high rate concurrent read-write applications
US20060050155A1 (en) * 2004-09-02 2006-03-09 Ing Stephen S Video camera sharing
EP1889252A1 (en) * 2005-05-23 2008-02-20 Freescale Semiconductor, Inc. Method and device for processing image data stored in a frame buffer
US20070040787A1 (en) * 2005-08-17 2007-02-22 Texas Instruments, Inc. A Modular Graphics Stack
KR100687886B1 (ko) 2005-12-28 2007-02-27 주식회사 알티캐스트 텔레비전 환경에서 사용자 화면에 디스플레이되는 팝업창관리 방법
US8004535B2 (en) * 2006-06-01 2011-08-23 Qualcomm Incorporated Apparatus and method for selectively double buffering portions of displayable content
US20070297433A1 (en) * 2006-06-26 2007-12-27 Mediatek Inc. Method and apparatus for double buffering
US8102401B2 (en) * 2007-04-25 2012-01-24 Atmel Corporation Display controller operating mode using multiple data buffers
JP5458524B2 (ja) * 2008-08-04 2014-04-02 富士通モバイルコミュニケーションズ株式会社 携帯端末
EP2172927A1 (en) * 2008-10-02 2010-04-07 Telefonaktiebolaget LM Ericsson (PUBL) Method and computer program for operation of a multi-buffer graphics memory refresh, multi-buffer graphics memory arrangement and communication apparatus
US9196216B2 (en) * 2011-12-07 2015-11-24 Parade Technologies, Ltd. Frame buffer management and self-refresh control in a self-refresh display system
KR102531741B1 (ko) * 2016-01-12 2023-05-11 삼성전자 주식회사 멀티플 버퍼를 가지는 메모리 장치 및 멀티플 버퍼를 가지는 메모리를 구동하는 방법
US20170243322A1 (en) * 2016-02-19 2017-08-24 Remi Sigrist Multiple frame buffering for graphics processing
CN106547482B (zh) * 2016-10-17 2023-12-26 上海传英信息技术有限公司 一种利用缓冲节省内存的方法及装置
CN113066450B (zh) * 2021-03-16 2022-01-25 长沙景嘉微电子股份有限公司 图像显示方法,装置,电子设备及存储介质
CN117058291B (zh) * 2023-07-12 2024-07-26 荣耀终端有限公司 一种显存切换方法和电子设备

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4742342A (en) * 1983-04-26 1988-05-03 Dale Chatham Video display generator having alternate display modes
US4694392A (en) * 1983-04-27 1987-09-15 Ballard Jerry L Video display control
US4800431A (en) * 1984-03-19 1989-01-24 Schlumberger Systems And Services, Inc. Video stream processing frame buffer controller
KR950014553B1 (ko) * 1985-05-20 1995-12-05 1995년12월05일 논리기능을 가진 기억회로
US4737921A (en) * 1985-06-03 1988-04-12 Dynamic Digital Displays, Inc. Three dimensional medical image display system
JPH0762794B2 (ja) * 1985-09-13 1995-07-05 株式会社日立製作所 グラフイツク表示装置
US4862154A (en) * 1986-10-31 1989-08-29 International Business Machines Corporation Image display processor for graphics workstation
JPS63282790A (ja) * 1987-02-14 1988-11-18 株式会社リコー 表示制御装置
US4954819A (en) * 1987-06-29 1990-09-04 Evans & Sutherland Computer Corp. Computer graphics windowing system for the display of multiple dynamic images
US5185599A (en) * 1987-10-26 1993-02-09 Tektronix, Inc. Local display bus architecture and communications method for Raster display
GB2219178A (en) * 1988-02-11 1989-11-29 Benchmark Technologies State machine controlled video processor
US5062057A (en) * 1988-12-09 1991-10-29 E-Machines Incorporated Computer display controller with reconfigurable frame buffer memory
JP2796329B2 (ja) * 1989-02-08 1998-09-10 株式会社日立製作所 表示メモリとそれを備えた画像処理装置
US5065368A (en) * 1989-05-16 1991-11-12 International Business Machines Corporation Video ram double buffer select control
US5056044A (en) * 1989-12-21 1991-10-08 Hewlett-Packard Company Graphics frame buffer with programmable tile size
US5309551A (en) * 1990-06-27 1994-05-03 Texas Instruments Incorporated Devices, systems and methods for palette pass-through mode
US5287100A (en) * 1990-06-27 1994-02-15 Texas Instruments Incorporated Graphics systems, palettes and methods with combined video and shift clock control
US5341470A (en) * 1990-06-27 1994-08-23 Texas Instruments Incorporated Computer graphics systems, palette devices and methods for shift clock pulse insertion during blanking

Also Published As

Publication number Publication date
JPH06214550A (ja) 1994-08-05
KR930002927A (ko) 1993-02-23
US5742788A (en) 1998-04-21
KR0167116B1 (ko) 1999-03-20

Similar Documents

Publication Publication Date Title
JP3321651B2 (ja) コンピュータの出力表示のためのフレームバッファメモリを提供する装置および方法
US4991110A (en) Graphics processor with staggered memory timing
JPH056197B2 (ja)
JPS62191918A (ja) デ−タ表示方法及びデ−タ表示制御装置
JPS6329290B2 (ja)
US5512918A (en) High speed method and apparatus for generating animation by means of a three-region frame buffer and associated region pointers
JPH0830948B2 (ja) イメージ表示装置
EP0525986B1 (en) Apparatus for fast copying between frame buffers in a double buffered output display system
JPH07113818B2 (ja) オペレータが選択した像部分の表示方法及び装置
JPH0646378B2 (ja) コンピュータ表示装置
JPH08146926A (ja) 液晶表示パネルの駆動装置
JPH11161255A (ja) 画像表示装置
JP2506960B2 (ja) ディスプレイ制御装置
JPH0830254A (ja) 表示効果発生回路
JPH0443594B2 (ja)
JP3187082B2 (ja) 表示制御装置および表示制御方法
JP2917684B2 (ja) ウィンドウ表示装置
JPS6323191A (ja) グラフイツク表示装置
JPH0469908B2 (ja)
JPH052156B2 (ja)
JPH043120A (ja) 表示制御装置
JPH0415689A (ja) 画像表示回路
JPH0443595B2 (ja)
JPH0553548A (ja) デイスプレイ制御装置
JPH06214547A (ja) グラフィックディスプレイ装置および表示画面のスクロール方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees