JPH043120A - 表示制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、表示側（社）装置に関し、詳しくは、例えば
強誘電性液晶を表示更新のための動作媒体として用い電
界の印加等によって更新された表示状態を保持可能な表
示素子を具えた表示装置のための表示制御装置に関する
。

［従来の技術］ 一般に、情報処理システムなどには、情報の視覚表示機
能を果す情報表示手段として表示装置が接続されている
。このような表示装置としてはＣＲＴが広く利用されて
おり、このような情報処理装置に接続されるＣＲＴのた
めの表示制御装置の一例を第子図に示す。

図において、１はアドレスバスドライバ、２はコントロ
ールバスドライバ、３はデータバスドライバであり、そ
れぞれ情報処理システムを構成する各機器間を信号接続
するためのシステムバス４に接続されている。５はデー
タバスドライバ３を介して転送される表示データを記憶
するビデオメモリ、６は表示制御装置とＣＲＴとの間の
データ転送のためのドライバ、７はＣＲＴである。

ビデオメモリ５はデュアルポートのＤＲＡＭ　（ダイナ
ミックＲＡＭ）によって構成されており、表示データが
直接書き込まれる。ビデオメモリ５に書き込まれた表示
データは、ＣＲＴＣ（ＣＲＴコントローラ）８によって
順次読み出され、ＣＲＴ７に表示される。

すなわち、表示データの書き込みのときは、図示しない
情報処理システムのＣＰＵがＣＲＴ７の表示エリアに対
応するビデオメモリ５のアドレスをアクセスする。まず
、そのアクセスの要求信号がコントロールバスドライバ
２を介してメモリコントローラ９に与えられ、この信号
をＣＲＴＣ８から与えられるデータトランスファー要求
信号またはリフレッシュ要求信号とのアービトレーショ
ンを受ける。これに応じて、ＣＰＵのメモリアクセス時
には、メモリコントローラ９からアドレスセレクタｌＯ
にアドレス選択信号が与えられ、ＣＰＵからのデータ書
き込みのためのアクセスアドレスがアドレスドライバ１
およびアドレスセレクタ１０を介してビデオメモリ５に
与えられる。これに伴ない、そのビデオメモリ５には、
メモリコントローラ９からのＤＲＡＭ制御信号と、デー
タバスドライバ３を介した表示データが与えられる。こ
れにより、表示データがビデオメモリ５に書き込まれる
。

一方、ＣＲＴ７への表示は、ＣＲＴＣ８がドライバ６に
同期信号を与え、かつその同期信号に合わせて、ＣＲＴ
Ｃ８がメモリコントローラ９にデータトランスファー要
求信号を与えると共に、アドレスセレクタｌＯにデータ
トランスファーアドレスを与えることにより実行される
。

まず、データトランスファー要求信号がメモリコントロ
ーラ９にてアービトレーションを受け、これに応じてア
ドレス選択信号がメモリコントローラ９からアドレスセ
レクタ１０に与えられると、ＣＲＴＣ８からのデータト
ランスファーアドレスがアドレスセレクタ１０を介して
ビデオメモリ５に与えられる。また、そのビデオメモリ
５にはメモリコントローラ９からＤＲＡＭ制御信号が与
えられ、これによりデータトランスファーサイクルが実
行される。このデータトランスファーサイクルとは、ビ
デオメモリ５のライン（表面画面のラスターに相当する
）単位のデータをビデオメモリ５内のシフトレジスタに
転送することであり、１回のデータトランスファーサイ
クルによって１ラインから数ライン分のデータをシフト
レジスタに転送できる。

そして、シフトレジスタに転送された表示データは、ビ
デオメモリ５に与えられるＣＲＴＣ８からのシリアル−
ボート制御信号によって、順次シフトレジスタから読み
出されてＣＲＴ？へ出力されて表示される。ビデオメモ
リ５からの表示データの読み出しおよびこれに伴う表示
は、表示エリアに対応してその上部から下部へ１ライン
ずつ行なわれ、その１ライン中においては左端から右端
への一定の順番で行なう、いわゆる全面リフレッシュ動
作によって行なわれる。

このように、ＣＲＴの表示制御の場合には、ビデオメモ
リ５に対するＣＰｔ１の書き込み動作と、ＣＲＴコント
ローラ８によるビデオメモリ５からの表示データの読み
出し表示の動作がそれぞれ独立に実行される。

上述したようなＣＲＴ用の表示制御装置の場合、表示情
報を変更するなどのためのビデオメモリ５に対する表示
データの書き込みと、そのビデオメモリ５から表示デー
タを読み比して表示する動作が独立しているため、情報
処理システムのプログラムでは表示タイミング等を一切
考慮する必要がなく、任意のタイミングで所望の表示デ
ータを書き込むことができるという利点を有している。

ところが一方で、ＣＲＴは特に表示画面の厚み方向の長
さをある程度必要とするため全体としてその容積が大き
くなり、表示装置全体の小型化を図り難い。また、これ
により、このようなＣＲＴを表示器として用いた情報処
理システムの使用にあたっての自由度、すなわち設！場
所、携帯性等の自由度が損われる。

この点を補うものとして液晶表示器（以下、ＬＣＤとい
う）を用いることができる。すなわち、ＬＣＤによれば
、表示装置全体の小型化（特に薄型化）を図ることがで
きる。このようなＬＣＤの中には、上述した強誘電性液
晶（以下、ＦＬＣ：Ｆｅｒｒｏｅｌｅｃｔｒｉｃ　Ｌｉ
ｑｕｉｄ　Ｃｒｙｓｔａｌという）の液晶セルを用いた
表示器（以下、ＦＬＣＤ：ＦＬＣデイスプレィという）
があり、その特長の１つは、その液晶セルが電界の印加
に対して表示状態の保存性を有することにある。そのた
め、ＦＬＣＤを駆動する場合には、ＣＲＴや他の液晶表
示器と異なり、表示画面の連続的なリフレッシュ駆動の
周期に時間的な余裕ができ、また、その連続的なリフレ
ッシュ駆動とは別に、表示画面上の変更に当たる部分の
みの表示状態を更新する部分書き換え駆動が可能となる
。したがって、このよりなＦＬＣＤは他の液晶表示器と
比較して大画面の表示器とすることができる。

ここで、ＦＬＣＤは、その液晶セルが充分に薄いもので
あり、その中の細長いＦＬＣの分子は、電界の印加方向
に応じて第１の安定状態または第２の安定状態に配向し
、電界を切ってもそれぞれの配向状態を維持する。この
ようなＦＬＣの分子の双安定性ニより、ＦＬＣＤは記憶
性を有する。このようなＦＬＣおよびＦＬＣＤの詳細は
、例えば特願昭６２−７６３５７号に記載されている。

［発明が解決しようとする課題〕 ところが、以上のような利点を有するＦＬＣＤを前述の
ＣＲＴと同様の表示制御により情報処理システムの表示
装置として用いる場合、ＦＬＣの表示更新動作にかかる
速度が比較的遅いため、例えば、カーソル、文字入力、
スクロール等、即座にその表示が書き換えられなければ
ならないような表示情報の変化に追従できないことがあ
った。

これに対して、ＦＬＣＤの特長の−っである部分書き換
えが可能であることを利用し、この処理を行うため、情
報処理システム側はこの処理であることを識別するため
の情報を与える等を行なう構成もあるが、前述した表示
画面上における部分的な書き換え駆動を実現するために
は、情報処理システムにおける制御プログラムの大幅な
変更を余儀なくされていた。

本発明は上述の観点に基づいてなされたものであり、情
報処理システムのソフトウェアを大幅に変更せずに、Ｃ
ＲＴとの互換性を有したＦＬＣＤ等の表示制御装置を提
供することを目的とする。

また、ＦＬＣＤ等における表示状態の保存性を有効に利
用し最適な画質を実現可能な表示制御装置を提供するこ
とを本発明の他の目的とする。

［課題を解決するための手段］ そのために本発明では、更新された表示状態を保持可能
な表示素子の複数が配列される表示画面を具え当該表示
画面において表示データに基づいた表示の更新を行う表
示装置のための表示制御装置において、前記複数の表示
素子の各々に対応したアドレスを当該複数の表示素子の
配列の順序で発生するアドレス発生手段と、該アドレス
発生手段が発生するアドレスに対して、当該アドレスの
表示素子とは前記配列において、表示素子の所定数分間
隔をおいた表示素子に対応したアドレスを対応づけ、前
記アドレス発生手段によるアドレスの発生に応じて当該
対応づけられたアドレスを発生するための変換手段であ
って、前記所定数をそれぞれ異ならせた変換手段を複数
有したアドレス変換手段と、該アドレス変換手段が有す
る複数の変換手段の中から、当該アドレス発生のために
用いられる変換手段を前記表示画面の温度に応じて設定
するための設定手段と、前記複数の表示素子の各々に対
応して当該表示素子の表示データを記憶する記憶手段と
、前記設定手段によって設定される変換手段が発生する
アドレスの表示素子に対応した表示データを、前記記憶
手段から前記表示装置へ転送する転送手段と、を具えた
ことを特徴とする。

［作　用］ 以上の構成によれば、例えばアドレス変換テーブル等の
アドレス変換手段から例えば表示画面上の複数の表示素
子よりなる走査ラインの複数骨の間隔をおいてこのライ
ンのアドレスが発生するため、これらラインはいわゆる
インターレースモードでアクセスされその表示状態が更
新される。

また、上記アドレス変換手段は複数の変換手段を有し、
これらが温度情報に応じて変更されるため、表示画面を
構成するＦＬＣ等の温度に応じて上記インターレースモ
ードを異ならせることができる。

（以下余白） ［実施例］ 以下、図面を参照して本発明の実施例を詳細に説明する
。

第１図は、本発明の一実施例にかがる表示制御装置を具
えたＦＬＣ表示装置を各種文字１画像情報などの表示装
置として用いた情報処理システムのブロック図である。

図において、１１は情報処理システム全体の制御を実行
するＣＰＵ　、　１３はＣＰＵＩＩが実行するプログラ
ムを記憶したり、この実行の際のワーク領域として用い
られるメインメモリ、１４は、ＣＰＵＩ　１を介さずに
メインメモリ１３と本システムを構成する各種機器との
間でデータの転送を行うＤＭＡコントローラ（Ｄｉｒｅ
ｃｔ　Ｍｅｍｏｒｙ　Ａｃｃｅｓｓ　Ｃｏｎｔｒｏｌｌ
ｅｒ、以下ＤＭＡＣという）である。１５はイーサネッ
トｆＸＥＲＯＸ社による）などのＬＡＮ　（ローカルエ
リアネットワーク）１６と本システムとの間のＬＡＮイ
ンターフェース、１７はＲＯＭ、　ＳＲＡＭ、　Ｒ３２
３２Ｃ方式インターフェースなどを有した入出力装置（
以下、Ｉｌｏという）である。

Ｉｌｏ　１７には、各種外部機器を接続可能である。１
８および１９は外部記憶装置としてのそれぞれハードデ
ィスク装置およびフロッピーディスク装置、２０はハー
ドディスク装置１８やフロッピーディスク装置１９と本
システムとの間で信号接続を行うためのディスクインタ
ーフェースである。２１Ａは比較的高解像度の記録を行
うことが可能なレーザービームプリンタ（以下、単にプ
リンタともいう）、２１Ｂは画像読取り装置としてのス
キャナ、２２はプリンタ２１Ａおよびスキャナ２１Ｂと
本システムとの間で信号接続を行うためのスキャナ／プ
リンタインターフェースである。２３は各種文字情報、
制御情報などを入力するためのキーボード、２４はポイ
ンティングデバイスとしてのマウス、２５はキーボード
２３およびマウス２４と本システムとの間で信号接続を
行うためのキーインターフェースである。２６は、本発
明の一実施例にかかる表示制御装置としてのＦＬＣＤイ
ンターフェース２７によって、その表示が制御されるＦ
ＬＣ表示装置（以下、ＦＬＣＤともいう）であり、上述
の強誘電性液晶をその表示動作媒体とする表示画面を有
する。１２は上記各機器間を信号接続するためのデータ
バス、コントロールバス、アドレスバスからなるシステ
ムノ（スである。

以上説明した各種機器などを接続してなる情報処理シス
テムでは、一般にシステムのユーザーは、ＦＬＣＤ２Ｂ
の表示画面に表示される各種情報に対応しながら操作を
行う。すなわち、ＬＡＮ１６．Ｉｌｏ　１７に接続され
る外部機器、ハードディスク１８．フロッピーディスク
１９．スキャナ２１Ｂ、キーボード２３、マウス２４か
ら供給される文字９画像情報など、また、メインメモリ
１３に格納されユーザーのシステム操作にかかる操作情
報などがＦＬＣＤ２６の表示画面に表示され、ユーザー
はこの表示を見ながら情報の編集、システムに対する指
示操作を行う。ここで、上記各種機器等は、それぞれＦ
ＬＣＤ２６に対して表示情報供給手段を構成する。

第２図はＦＬＣＤインターフェース２７の詳細を示すブ
ロック図である。

図において、３１はアドレスバスドライバ、３２はコン
トロールバスドライバ、３３．４３．４５はデータバス
ドライバであり、それぞれはシステムバス１２の各バス
と接続している。ＣＰＬＩＩＩが表示内容書換えのため
後述のビデオメモリ４１をアクセスする際のアドレスデ
ータは、アドレスバスドライバ３１を介してメモリコン
トローラ４０およびアドレスセレクタ３５の一方の入力
部に与えられるとともに、第１のスイッチＳ１の切り換
えに応じてＦ！ＦＯ（Ａ）メモリ３６またはＦＩＦＯ（
Ｂ）メモリ３７に選択的に与えられてこれに格納される
。　ＦＩＦＯ（Ａ）メモリ３６およびＦＩＦＯ（Ｂ）メ
モリ３７（以下、単に「Ａメモリ」および「Ｂメモリ」
という）は、書き込んだ順番にデータが読み出されるＦ
ＩＦＯ（Ｆｉｒｓｔ　Ｉｎ　Ｆｉｒｓｔ　０ｕｔ）メモ
リであり、これらのメモリ３６および３７に書き込まれ
たアドレスデータは、第２のスイッチＳ２の切り換えに
応じて選択的に読み出される。

これらのメモリ３６または３７から読み出されたアドレ
スデータと、これと同様にビデオメモリ４１をアクセス
するためのアドレスデータであって後述するアドレス変
換テーブル４４からのアドレスデータは、第３のスイッ
チＳ３の切り換えに応じて選択的に上記アドレスセレク
タ３５の他方の入力部に与えられる。アドレス変換テー
ブル４４は、表示画面１ライン分の表示駆動を行うごと
にその値を歩進するアドレスカウンタ３８からのアドレ
スに基づいてそのテーブルが参照されその内容がアドレ
スデータとして出力される。アドレスカウンタ３８は、
上述のようにアドレスを“１”ずつ歩進し、表示画面全
体をリフレッシュ駆動するためのアドレスデータを発生
するものであり、そのアドレスデータの発生タイミング
は同期制御回路３９によって制御される。この同期制御
回路３９は、前記スイッチＳｌ、Ｓ２およびＳ３の切り
換え制御信号や後述するメモリコントローラ４０へのデ
ータトランスファ要求信号をも発生する。同期制御回路
３９による上記信号発生のタイミングやスイッチＳｌ、
Ｓ２およびＳ３の切換えタイミングの制御は表示画面の
１ライン分の表示駆動を行うごとにＦＬＣＤ２６側が発
生する水平同期信号（ＨＳＹＮＣ）に応じてなされる。

ＣＰＵＩＩからのコントロール信号は、コントロールバ
スドライバ３２を介してメモリコントローラ４０に与え
られ、メモリコントローラ４ｏは、このコントロール信
号に応じてサンプリングカウンタ３４、アドレスセレク
タ３５、および後述するビデオメモリ４１を制御する。

すなわち、メモリコントローラ４０は、所定期間にＣＰ
ＵＩＩがメモリ４１をアクセスするアドレスデータを判
別して異なるアドレスをアクセスされた場合、そのデー
タのみをサンプリングカウンタ３４に出力し、カウンタ
３４ではこれを計数する。この計数値は、同期制御回路
３９に与えられ、後述の部分書き換えとリフレッシュ駆
動の割合などを定めるために用いられることが可能であ
る。

また、メモｌノニントローラ４０は、ＣＰ［１１１から
のメモリアクセス要求信号と同期制御回路３９からのデ
ータトランスファ要求信号とのアービトレーションを行
い、これに応じてアドレスセレクタ３５の出力を切換え
、アドレスセレクタ３５の入力部に与えられる２つのア
ドレスデータの一方を選択してビデオメモリ４１に与え
る。

ビデオメモリ４１は表示データを記憶するものであり、
デュアルポートのＤＲＡＭ　（ダイナミックＲＡＭ）で
構成されていて、データバスドライバ３３を介して表示
データの書き込みと読み出しを行う。ビデオメモリ４１
に書き込まれた表示データは、ドライバレシーバ４２を
介して前記ＦＬＣＤ２６に読み出されて表示される。ま
た、ドライバレシーバ４２は、ＦＬＣＤ２６からの同期
信号を前記同期制御回路３９に与える。

また、データバスドライバ４３を介して、後述される部
分書き換えとリフレッシュ駆動との割合などを設定する
ためのデータが同期制御回路３９に与えられる。さらに
、データバスドライバ４５を介してアドレス変換テーブ
ルの内容を書き換える情報をテーブル４４に供給するこ
とも可能である。

ＦＬＣＤ２６のＦＬＣパネル２６Ａにはその温度を検出
するための温度センサ２６Ｂが設けられており、温度制
御回路２６Ｃはここで検出された温度に基づいてヒータ
などを用いたＦＬＣパネル２６Ａの温度制御を行う。ま
た、温度制御回路２６Ｃは、検出される温度に基づき、
自身が有し第４図にて後述されるテーブルを参照してフ
ラグ値をフラグレジスタ２６Ｈにセットする。この際、
ＦＬＣＤ２６の制御を実行するコントローラ２６Ｄは、
ＦＬＣＤ２６の、例えば外装ケースに設けられユーザー
が操作可能な温度テーブル切換えスイッチ２６Ｓの状態
に応じて上記参照される温度テーブルを切換える。この
スイッチ状態に応じて複数のテーブルを設けることによ
りフラグ値に対する温度閾値を変えることができ、結果
としてフラグの数を減少することができる。これにより
、ハード構成を簡素化することが可能となる。なお、上
記スイッチの代わりにボリュームを設け、これの値に応
じて複数の温度テーブルを設けてもよい。

以上の構成において、ＣＰＵＩＩが表示の変更を行う場
合、所望するデータの書き換えに対応するビデオメモリ
１１のアドレス信号がアドレスバスドライバ３１を介し
てメモリコントローラ４０に与えられ、ここでＣＰＵ１
１のメモリアクセス要求信号と同期制御回路３９からの
データトランスファ要求信号とのアービトレーションが
行われる。そして、ＣＰＵアクセス側が権利を得ると、
メモリコントローラ４０はアドレスセレクタ３５に対し
、メモリ４１へ与えるアドレスとしてＣＰＵがアクセス
したアドレスを選択するよう切換えを行う。これと同時
にメモリコントローラ４０からメモリ４１の制御信号が
発生され、データバスドライバ３３を介してデータの読
み書きが行われる。このとき、ＣＰＵＩＩによってアク
セスされるアドレスデータはスイッチＳｌを介しテＦＩ
ＦＯ（Ａ）３６　マたはＦＩＦＯ（Ｂ）３７４：記憶さ
れ、後述する表示データの転送の際利用される。このよ
うにＣＰＵ１１から見た表示データのアクセス方法は前
述のＣＲＴの場合と少しも変わらない。

また、ビデオメモリ４１がらデータを読出し、ＦＬ（１
：Ｄ２６へ転送する場合、同期制御回路３９がらメモリ
コントローラ４０ヘデータトランスフア要求が発生され
、ビデオメモリ４１に対するアドレスとして、アドレス
変換テーブル４４またはＦＩＦＯ側のアドレスが、アド
レスセレクタ３５において選択されるとともに、メモリ
コントローラ４ｏよりデータトランスファ用の制御信号
が生成されることで、メモリセルからシフトレジスタへ
該当アドレスのデータが転送され、シリアルボートの制
御信号によりドライバ４２へ出力される。

同期制御回路３９では、前述したようにＦＬＣＤ２６か
らの水平同期信号Ｈ３ＹＮＣに基づいて本発明の一実施
例に関し画面をインターレースモードで全面リフレッシ
ュして行くサイクル、およびＣＰＬＩＩＩによりアクセ
スされたラインの書換えを行う部分書換えサイクルを生
じさせるタイミングを生成する。

ここで、全面リフレッシュのサイクルとは表示画面を構
成するラインをインターレースモードで少なくとも１回
表示駆動するサイクルをいい、これは、後述されるよう
にアドレス変換テーブル４４で選択されるテーブルの内
容に応じてアクセスするラインが定まる。また、アクセ
スラインの部分書換えサイクルとはそのサイクルの直前
の所定時間内にＣＰＵＩＩからアクセスされたラインを
書き換えるものである。

このように、本例においては、基本的にはＦＬＣデイス
プレィ２６の画面全面をリフレッシュして行く動作と、
表示内容の変更を行うべく　ＣＰＵＩＩによりアクセス
された部分的なラインの書換えを行う動作とを時分割に
交互に行うが、さらにそれら動作の繰返し周期と１周期
内におけるそれら動作の時間的比率とを設定可能とする
。

まず、リフレッシュの動作とライン書換えの動作とを時
分割に交互に行う本例の基本的動作について説明する。

ＦＩＦＯ（Ａ）　３６およびＦＩＦＯ（Ｂ）　３７の状
態を説明するに、スイッチＳｌがＰＩＦＯ（Ａ）　３６
側に接続されると、ＣＰ［Ｊｌｌがアクセスするライン
のアドレスはＦＩＦＯ（Ａ）３６にサンプリングされて
記憶される。一方スイッチＳ１がＦＩＦＯ（Ｂ）３７側
に接続されると、（１：ＰＵｌｌがアクセスするライン
のアドレスがＦＩＦＯ（Ｂ）３７に記憶される。また、
スイッチＳ２がＦＩＦＯ（Ａ）　３６側に接続されると
、ＦＩＦＯ（Ａ）３６に記憶されたアドレスが８カされ
、スイッチＳ２がＦＩＦＯ（Ｂ）３７側に接続されると
、ＦＩＦＯ（Ｂ）３７に配憶されたアドレスが出力され
る。

画面全体の１回のリフレッシュが完了し、ＦＬＣＤ２６
が垂直同期信号ＶＳＹＮＣを出力したり、あるいはアド
レスカウンタ３８にキャリーが生じるとアドレスカウン
タ３８がクリアされ、次の全面リフレッシュのサイクル
で出力されるラインは変換テーブル４４に応じたライン
に戻り、ＦＬＣＤ２６より同期制御回路３９を介して与
えられる水平同期信号Ｈ３ＹＮＣ毎に順次カウントアツ
プしていく。この間にＣＰＵＩＩよりあるラインのアド
レスがアクセスされると、スイッチＳ１がＦＩＦＯ（Ａ
）３６に接続されているので、このラインのアドレスが
ここに記憶され、その後スイッチＳ２がＦＩＦＯ（Ａ）
３６に接続された時点で記憶されたアドレスがここから
出力されて出力ラインが選ばれる。ここで、スイッチＳ
３の切換え信号は同期制御回路３９から与えられ、部分
書換えのサイクルでは出力ラインアドレスとしてＦＩＦ
Ｏ（Ａ）　３６゜ＦＩＦＯ（Ｂ）　３７側に切換えられ
る。

そして、このときスイッチＳ１がＦＩＦＯ（Ｂ）３７側
に接続されているのでＦＩＦＯ（Ｂ）　３７側にアクセ
スのためのアドレスが記憶される。また、リフレッシュ
サイクルではスイッチＳ３はアドレス変換テーブル４４
側に切換えられ、リフレッシュ動作を変換テーブルの内
容に基づきインターレースモードで行う。

以下同様にして上述の動作を繰返すが、ＦＩＦＯを２つ
用意したのは一方でメモリアクセスされたアドレスをサ
ンプリングし、同時に他方でサンプリングしたアドレス
を出力することを、矛盾無くかつ効率よく実行するため
である。すなわち、アドレスのサンプリング期間は他方
のＦＩＦＯのアクセスラインの出力開始から全面リフレ
ッシュサイクルの終了までであり、全面リフレッシュサ
イクルの終了後、直前のサンプリング期間でサンプリン
グしたアドレスを出力するアクセスラインの書換えサイ
クルに入ると同時に、他方のＦＩＦＯのアドレスサンプ
リング期間が開始されることになる。

以上のように、本例の基本的動作ではリフレッシュサイ
クルと部分書換えのサイクルとを交互に繰返し、これら
サイクルの割合などを、温度などの環境条件や表示する
データの種類、あるいはさらにＦＬＣＤの表示デバイス
素材の違いなどに応じて変更可能とする。すなわち、リ
フレッシュの割合を太き（すればリフレッシュレートを
向上することができ、例えば低温時などＦＬＣ素子の応
答性が低い場合やイメージ画像を表示する場合において
も良好な表示状態を得ることができる。逆に、部分書換
えの割合を大とすれば部分的な表示の変更の応答性を高
くすることができ、高温時や文字などキャラクタの表示
およびこれらの動作表示など、リフレッシュレートが高
くな（でもよい場合に対応できることになる。

さらに、本発明の一実施例において、表示画面における
フリッカや画像のばらけを防止あるいは調整し、最適な
画質を得るために、上述のリフレッシュサイクルをいわ
ゆるインターレースモードで行い、このインターレース
モードをＦＬＣパネルの温度に応じて変更する。以下、
本発明の一実施例にかかるインターレースモードのリフ
レッシュサイクル動作について説明する。

第３図は、第２図に示したアドレス変換テーブル４４の
詳細を示す模式図である。第３図に示されるように、変
換テーブル４４は４個のテーブルを有し、これらテーブ
ルは、温度フラグレジスタ２６Ｈにセットされている温
度フラグ情報”００”、　”０１”。

”１０゛、”１１”に応じて選択される。それぞれのテ
ーブルには、アドレスカウンタ３８が発生するアドレス
Ｏ〜Ｎのそれぞれに応じて表示画面でアクセスすべきラ
インのアドレスデータが格納されている。例えば、フラ
グ００”に対応したテーブルは３２インターレースモー
ドに対応したテーブルであり、アドレスＯに１番目、ア
ドレス１に３３番目、・・・・・・アドレスｋに２番目
のラインのアドレスデータが格納されている。これによ
り、このテーブルが変換に用いられた場合、アドレスＯ
からアドレスＮまでこの順序で、その格納するアドレス
データのラインが３１ラインおきに駆動されて行く。こ
のアドレスデータの格納パターン、すなわち、リフレッ
シュ動作におけるインターレースモード（リフレッシュ
サイクルでのラインアクセスパターン）は、それぞれの
テーブルにおいて、ＦＬＣパネル２６Ａの温度に応じて
設定される温度フラグ情報に応じたそれぞれ異なる傾向
を有している。

例えば、　ＦＬＣパネル２６Ａの温度が比較的低温の場
合、アドレスカウンタ３８からのアドレスが０からＮま
で歩進するのに伴なって発生するアドレスの飛び方が比
較的大きい傾向を有するテーブルが選択される。これに
より、低温の場合、駆動信号に対する応答速度が遅くな
るＦＬＣの特徴を補うことができ、見かけ上一定のリフ
レッシュサイクル周期を確保することが可能となる。こ
の結果、特に低温環境下での表示画面のフリッカの発生
を防止することができる。

第４図は第２図に示される温度制御回路２６Ｃが有する
温度フラグテーブルを示す概念図であり、同図から明ら
かなように、２ビツトで構成される４種類のフラグは、
温度センサ２６Ｂが検出する温度およびスイッチ２６Ｓ
の状態に応じて選択され、温度フラグレジスタ２６Ｅに
セットされる。スイッチ２６Ｓは、前述のようにユーザ
ーによって操作されるものであり、ユーザーは画質など
に応じてスイッチ２６Ｓの状態をＡまたはＢに切換える
ことができる。これにより、フラグに対する温度閾値を
複数設けることができ、フラグの数を減少させてハード
構成を簡略化することができる。また上記温度情報は情
報処理システムのＣＰＵ側へ供給されず表示制御装置内
で処理される。従って、ＣＰＵがこの温度情報に応じて
例えば割込み処理を行う必要がなく、全体のハード構成
が簡略化される。

以上のように、ＦＬＣパネル２６Ａの温度を検出し、こ
れに基づいて上記温度テーブルを参照しフラグレジスタ
２６Ｅに所定のフラグ値がセットされると、アドレス変
換テーブル４４では、アドレス変換に用いられるテーブ
ルがこのレジスタの値に応じたテーブルに変更される。

例えば、レジスタ２６Ｅにセットされた値が”１０”の
場合は、第３図に示される８インターレースモードのテ
ーブルが選択される。

なお、この温度変化に応じたテーブル変更のタイミング
については、本例では随時独立に行うものとしたが、例
えば同期制御回路３９がアドレス変換テーブル４４を制
御することにより、Ｈ３ＹＮＣの発生に応じて変更する
ようにしてもよい。

また、第３図に示したアドレス変換テーブル４４が有す
るテーブルの数やインターレースモードの種類は上側に
限られないことは勿論である。

［発明の効果］ 以上の説明から明らかなように、本発明によれば例えば
アドレス変換テーブル等のアドレス変換手段から例えば
表示画面上の複数の表示素子よりなる走査ラインの複数
分の間隔をおいてこのラインのアドレスが発生するため
、これらラインはいわゆるインターレースモードでアク
セスされその表示状態が更新される。

また、上記アドレス変換手段は複数の変換手段を有し、
これらが温度情報に応じて変更されるため、表示画面を
構成するＦＬＣ等の温度に応じて上記インターレースモ
ードを異ならせることができる。

この結果、ＦＬＣパネルの温度に応じて上記ラインのア
クセスの仕方を異ならせることができるため、特に、低
温時における表示画面のフリッカを防止することができ
る。

【図面の簡単な説明】

第１図は、本発明の一実施例にががる表示制御装置を組
み込んだ情報処理システムのブロック図、 第２図は、第１図示の上記表示制御装置としてのＦＬＣ
Ｄインターフェースの構成を示すブロック図、 第３図は、第２図に示されるアドレス変換テーブルの概
念図、 第４図は、第２図に示される温度制御回路が有する温度
フラグテーブルの概念図、 第５図は従来のＣＲＴインターフェースの構成を示すブ
ロック図である。 １１・・・ｃｐｕ　　。 １２・・・アドレスバス、 １３・・・システムバス、 １４・・・ＤＭＡコントローラ、 １５・・・ＬＡＮインターフェース、 １６・・・ＬＡＮ　　。 １７・・・Ｉ１０装置、 １８・・・ハードディスク装置、 １９・・・フロッピーディスク装置、 ２０・・・ディスクインターフェース、２１・・・プリ
ンタ、 ２２・・・プリンタインターフェース、２３・・・キー
ボード、 ２４・・・マウス、 ２５・・・インターフェース、 ２６・・・ＦＬＣＤ　（ＦＬＣＩ）デイスプレイン、２
６Ｂ・・・温度センサ、 ２６Ｅ・・・温度フラグレジスタ、 ２６Ｓ・・・スイッチ、 ２７・・・ＦＬＣＤインターフェース、３１・・・アド
レスバスドライバ、 ３２・・・コントロールバスドライバ、３３、４３．４
５・・・データバスドライバ、３４・・・サンプリング
カウンタ、 ３５・・・アドレスセレクタ、 ３６・・・ＦＩＦＯ（Ａ）メモリ、 ３７・・・ＦＩＦＯ（Ｂ）メモリ、 ３８・・・アドレスカウンタ、 ３９・・・同期制御回路、 ４０・・・メモリコントローラ、 ４１・・・ビデオメモリ、 ４２・・・ドライバレシーバ、 ４４・・・アドレス変換テーブル、 ４４Ａ・・・画像データヘッダレジスタ、Ｓｌ、Ｓ２．
Ｓ３・・・スイッチ。 手続補正書（刀剣 手続補正書 平成２年８月３０日

Claims (1)

1. 【特許請求の範囲】 １）更新された表示状態を保持可能な表示素子の複数が
   配列される表示画面を具え当該表示画面において表示デ
   ータに基づいた表示の更新を行う表示装置のための表示
   制御装置において、 前記複数の表示素子の各々に対応したアドレスを当該複
   数の表示素子の配列の順序で発生するアドレス発生手段
   と、 該アドレス発生手段が発生するアドレスに対して、当該
   アドレスの表示素子とは、前記配列において表示素子の
   所定数分間隔をおいた表示素子に対応したアドレスを対
   応づけ、前記アドレス発生手段によるアドレスの発生に
   応じて当該対応づけられたアドレスを発生するための変
   換手段であって、前記所定数をそれぞれ異ならせた変換
   手段を複数有したアドレス変換手段と、 該アドレス変換手段が有する複数の変換手段の中から、
   当該アドレス発生のために用いられる変換手段を前記表
   示画面の温度に応じて設定するための設定手段と、 前記複数の表示素子の各々に対応して当該表示素子の表
   示データを記憶する記憶手段と、 前記設定手段によって設定される変換手段が発生するア
   ドレスの表示素子に対応した表示データを、前記記憶手
   段から前記表示装置へ転送する転送手段と、 を具えたことを特徴とする表示制御装置。 ２）前記表示素子は、当該表示状態が更新されるための
   動作媒体として強誘電性液晶を有したことを特徴とする
   請求項１に記載の表示制御装置。 ３）更新された表示状態を保持可能な表示素子の複数が
   配列される表示画面を具え当該表示画面において表示デ
   ータに基づいた表示の更新を行う表示装置のための表示
   制御装置において、 前記複数の表示素子の各々に対応したアドレスを当該複
   数の表示素子の配列の順序で発生するアドレス発生手段
   と、 前記複数の表示素子の各々に対応して当該表示素子の表
   示データを記憶する記憶手段と、 前記アドレス発生手段が発生するアドレスの表示素子に
   対応した表示データを、前記記憶手段から前記表示装置
   へ転送する転送手段と、 を具えたことを特徴とする表示制御装置。