JP3214872B2

JP3214872B2 - 表示制御装置および方法

Info

Publication number: JP3214872B2
Application number: JP19418091A
Authority: JP
Inventors: 博野々下; 英一松崎; 能嗣山梨; 謙三伊奈
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1991-08-02
Filing date: 1991-08-02
Publication date: 2001-10-02
Anticipated expiration: 2016-10-02
Also published as: JPH0535196A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、表示制御装置および方
法に関し、詳しくは、例えば強誘電性液晶を表示更新の
ための動作媒体として用い電界の印加等によって更新さ
れた表示状態を保持可能な表示素子を具えた表示装置の
ための表示制御装置および方法に関する。

【０００２】

【従来の技術】一般に、情報処理システムなどには、情
報の視覚表示機能を果す情報表示手段として表示装置が
接続されている。このような表示装置としてはＣＲＴが
広く利用されていたが、ＣＲＴは特に表示画面の厚み方
向の長さをある程度必要とするため全体としてその容積
が大きくなり、表示装置全体の小型化を図り難い。ま
た、これにより、このようなＣＲＴを表示器として用い
た情報処理システムの使用にあたっての自由度、すなわ
ち設置場所，携帯性等の自由度が損われる。

【０００３】この点を補うものとして液晶表示器（以
下、ＬＣＤという）を用いることができる。すなわち、
ＬＣＤによれば、表示装置全体の小型化（特に薄型化）
を図ることができる。このようなＬＣＤの中には、強誘
電性液晶（以下、ＦＬＣ：Ｆｅｒｒｏｅｌｅｃｔｒｉｃ
ＬｉｑｕｉｄＣｒｙｓｔａｌという）の液晶セルを
用いた表示器（以下、ＦＬＣＤ：ＦＬＣディスプレイと
いう）があり、その特長の１つは、その液晶セルが電界
の印加に対して表示状態の保存性を有することにある。
そのため、ＦＬＣＤを駆動する場合には、ＣＲＴや他の
液晶表示器と異なり、表示画面の連続的なリフレッシュ
駆動の周期に時間的な余裕ができ、また、その連続的な
リフレッシュ駆動とは別に、表示画面上の変更に当たる
部分のみの表示状態を更新する部分書き換え駆動が可能
となる。したがって、このようなＦＬＣＤは他の液晶表
示器と比較して大画面の表示器とすることができる。

【０００４】ここで、ＦＬＣＤは、その液晶セルが充分
に薄いものであり、その中の細長いＦＬＣの分子は、電
界の印加方向に応じて第１の安定状態または第２の安定
状態に配向し、電界を切ってもそれぞれの配向状態を維
持する。このようなＦＬＣの分子の双安定性により、Ｆ
ＬＣＤは記憶性を有する。このようなＦＬＣおよびＦＬ
ＣＤの詳細は、例えば特開昭６３−２４３９１９号に記
載されている。

【０００５】

【発明が解決しようとする課題】本発明は、ＦＬＣＤ等
における表示状態の保存性を有効に利用した適切な制御
を行うようになし、以てＦＬＣＤ等表示パネルの長寿命
化を達成できるようにすることを目的とする。

【０００６】

【課題を解決するための手段】そのために、本発明表示
制御装置は、更新された表示状態を保持可能な表示素子
の複数が配列される表示素子を具えた表示画面と該表示
画面の駆動部を制御する制御部とを有する表示手段と、
前記表示画面に表示する表示データを記憶する記憶手段
と、外部のデータ供給源から前記記憶手段への表示デー
タの供給を監視する監視手段と、当該監視に基づき、前
記表示データの供給が所定時間以上停止したか否かを判
断する判断手段と、該判断手段により前記表示データの
供給が所定時間以上停止したと判断された場合に、表示
同期信号を停止することによりその旨を前記表示手段の
制御部に通知する通知手段と、を具え、前記制御部は、
前記通知手段からの通知に基づき、前記駆動部により前
記表示素子を駆動させる第１のモードから、前記駆動部
による前記表示素子の駆動を停止させる第２のモードへ
の切り換えを行うことを特徴とする。

【０００７】また、本発明は、更新された表示状態を保
持可能な表示素子の複数が配列される表示素子を具えた
表示画面と該表示画面の駆動部を制御する制御部とを有
する表示手段の表示制御方法であって、前記表示画面に
表示する表示データを記憶する記憶手段への外部のデー
タ供給源からの表示データの供給を監視する工程と、当
該監視に基づき、前記表示データの供給が所定時間以上
停止したか否かを判断する工程と、該判断工程により前
記表示データの供給が所定時間以上停止したと判断され
た場合に、その旨を通知手段による表示同期信号の停止
により前記表示手段の制御部に通知する工程と、を具
え、前記制御部は、前記通知手段からの通知に基づき、
前記駆動部により前記表示素子を駆動させる第１のモー
ドから、前記駆動部による前記表示素子の駆動を停止さ
せる第２のモードへの切り換えを行うことを特徴とす
る。これらにおいて、前記通知手段は、前記監視手段の
監視に基づき前記表示データの供給が再開されたことが
判断された場合に前記表示同期信号の供給を再開するこ
とによりその旨を通知し、前記制御部は、当該通知に基
づき、前記第２のモードから前記第１のモードへの切り
換えを行うようにすることができる。

【０００８】

【作用】本発明では、更新された表示状態を保持可能な
ＦＬＣ等の表示素子の複数が配列される表示素子を具え
た表示画面と該表示画面の駆動部を制御する制御部とを
有する表示手段の制御にあたり、表示データを記憶する
記憶手段への外部のデータ供給源からの表示データの供
給を監視するとともに、当該監視に基づいて表示データ
の供給が所定時間以上停止したか否かを判断し、所定時
間以上の供給停止が判断された場合、すなわち現在の表
示内容に変更がない場合には、表示同期信号を停止する
ことにより表示手段の制御部にこの旨を通知し、前記駆
動部により前記表示素子を駆動させる第１のモードか
ら、前記駆動部による前記表示素子の駆動を停止させる
第２のモードへの切り換えを行なわせる。ここで、ＦＬ
Ｃ等の表示素子では表示状態を保存可能であるから表示
の消失等の不都合は生じない。またそのような非駆動状
態を得ることで表示素子の劣化を遅らせ、長寿命化が達
成できる。そして、表示同期信号を利用した通知を行う
ことによって、通知のための特殊な信号を用いる場合に
比べ、表示手段に対する信号接続部の構成を簡単化でき
る。

【０００９】例えば、監視手段を設けてビデオメモリヘ
のアクセスを監視し、さらにまた監視手段に計時手段を
設けてある時間以上のアクセスがないことが検知されれ
ば、すなわち現在の表示内容に変更がないことが確認さ
れれば表示装置の表示素子の駆動を停止させる第２のモ
ードに移行する。ＦＬＣ等の表示素子では表示状態を保
存可能であるから表示の消失等の不都合は生じない。ま
たそのような非駆動状態を得ることで表示素子の劣化を
遅らせ、長寿命化が達成できる。

【００１０】

【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。

【００１１】（１）第１実施例（１．１）概要図１は本発明の第１実施例の概要を示す説明図である。
ここで、ＦＬＣ素子を用いて構成した表示器（ＦＬＣパ
ネル）１に対してホスト装置をなす表示データ供給手段
（例えば図２のような情報処理システムを用いることが
できるが、これに限られるものではない）２は、データ
表示，消去，更新等にあたってビデオメモリ３をアクセ
スする。表示駆動制御手段４では、ビデオメモリ３の内
容について、表示器駆動手段５を介しＦＬＣパネル１を
駆動（部分書換えまたはリフレッシュ）する。本例の特
徴の一つは、アクセス監視手段６を設けて表示データ供
給手段２によるビデオメモリ３の非アクセス時間を監視
し、ある時間以上のアクセスがなければ、すなわち現在
の表示内容に変更がなければ表示駆動制御手段４により
表示器駆動手段５に対しＦＬＣパネル１の駆動を禁止さ
せることである。ＦＬＣ素子は、前述のように、駆動を
停止しても一方の配向状態を保持しているので、ＦＬＣ
パネル１上での表示データの消失等の不都合は生じず、
いわゆるバックライト等の光源さえ確保されていればオ
ペレータの視認性も損われることはない。

【００１２】そのようにＦＬＣパネル１の駆動を停止す
る状態（以下その状態をスタティックモードという）を
得ることで、連続的駆動によるＦＬＣ素子の劣化を遅ら
せ、ＦＬＣパネルの長寿命化を達成でき、かつ消費電力
を低減できる訳である。また、スタティックモードでは
リフレッシュによるちらつき等も生じないために、オペ
レータの目の疲労度も低下できることが期待される。

【００１３】なお、スタティックモードに移行するまで
の時間を、情報処理システムの使用状態、例えばアプリ
ケーションの違いやオペレータの熟練度に応じて可変と
することができる。すなわち、使用しているアプリケー
ションによっては、またはオペレータの熟練度が高けれ
ば、頻繁に表示内容が更新されることがあるのでスタテ
ィックモードに移行するまでの時間を長く設定し、表示
内容の更新に迅速に対応できるようにする。逆に、表示
内容の頻繁な変更が生じない場合やオペレータの熟練度
が低い場合には、スタティックモードに移行するまでの
時間を短く設定することにより比較的速やかにスタティ
ックモードを得るようにする。

【００１４】（１．２）情報処理システム図２は本発明の一実施例に係る表示制御装置を組み込ん
だ情報処理システム全体のブロック構成図である。

【００１５】図において、１１は情報処理システム全体
を制御するＣＰＵ、１２はアドレスバス，コントロール
バス，データバスからなるシステムバス、１３はプログ
ラムを記憶したり、ワーク領域として使われるメインメ
モリ、１４はＣＰＵ１１を介さずにメモリとＩ／Ｏ機器
間でデータの転送を行うＤＭＡコントローラ（Ｄｉｒｅ
ｃｔＭｅｍｏｒｙＡｃｃｅｓｓＣｏｎｔｒｏｌｌ
ｅｒ，以下ＤＭＡＣという）、１５はイーサネット（Ｘ
ＥＲＯＸ社による）等のＬＡＮ（ローカルネットワー
ク）１６との間のＬＡＮインターフェース、１７はＲＯ
Ｍ，ＳＲＡＭ，ＲＳ２３２Ｃ仕様のインタフェース等か
らなるＩ／Ｏ機器接続用のＩ／Ｏ装置、１８はハードデ
ィスク装置、１９はフロッピーディスク装置、２０はハ
ードディスク装置１８やフロッピーディスク装置１９の
ためのディスクインターフェース、２１は例えばレーザ
ビームプリンタ，インクジェットプリンタ等高解像度の
プリンタ、２２はプリンタ２１のためのプリンタインタ
ーフェース、２３は文字，数字等のキャラクタその他の
入力を行うためのキーボード、２４はポインティングデ
バイスであるマウス、２５はキーボード２３やマウス２
４のためのインターフェース、２６は例えば本出願人に
より特開昭６３−２４３９９３号等において開示された
表示器を用いて構成できるＦＬＣＤ（ＦＬＣディスプレ
イ）、２７はＦＬＣＤ２６のためのＦＬＣＤインターフ
ェースである。

【００１６】（１．３）ＦＬＣＤインターフェース図３は本発明表示制御装置の一実施例としてのＦＬＣＤ
インターフェース２７の構成例を示すブロック図であ
る。

【００１７】図において、３１はアドレスバスドライ
バ、３２はコントロールバスドライバ、３３，４３，４
４はデータバスドライバである。ＣＰＵ１１からのアド
レスデータは、アドレスバスドライバ３１から、メモリ
コントローラ４０およびアドレスセレクタ３５の一方の
入力部に与えられるとともに、第１のスイッチＳ１の切
り換えによってＦＩＦＯ形態のメモリ３６または３７に
選択的に与えられて記憶される。すなわち、これらメモ
リ３６および３７（以下、それぞれＦＩＦＯ（Ａ）およ
びＦＩＦＯ（Ｂ）ともいう）は、書き込んだ順番にデー
タを読み出すＦＩＦＯ（ＦｉｒｓｔＩｎＦｉｒｓｔ
Ｏｕｔ）メモリであり、これらのメモリ３６および３
７に書き込まれたアドレスデータは、第２のスイッチＳ
２の切り換えによって選択的に読み出される。

【００１８】これらのメモリ３６または３７から読み出
されたアドレスデータと、後述するアドレスカウンタ３
８からのアドレスデータは、第３のスイッチＳ３の切り
換えによって選択的にアドレスセレクタ３５の他方の入
力部に与えられる。アドレスカウンタ３８は、画面全体
をライン順次にリフレッシュするためのアドレスデータ
を発生するものであり、そのアドレスデータの発生タイ
ミングは同期制御回路３９によって制御される。この同
期制御回路３９は、前記スイッチＳ１，Ｓ２およびＳ３
の切り換え制御信号や後述するメモリコントローラ４０
へのデータトランスファ要求信号をも発生する。

【００１９】ＣＰＵ１１からのコントロール信号は、コ
ントロールバスドライバ３２からメモリコントローラ４
０に与えられ、そのメモリコントローラ４０は、サンプ
リングカウンタ３４と、アドレスセレクタ１０の制御信
号、および後述するビデオメモリ４１の制御信号を発生
する。サンプリングカウンタ３４は、メモリコントロー
ラ４０からの歩進信号に基づいて計数動作を行い、同期
制御回路３９の制御信号を発生する。また、アドレスセ
レクタ３５は、メモリコントローラ４０からの制御信号
に基づいて、当該アドレスセレクタ３５の入力部に与え
られる２つのアドレスデータの一方を選択してビデオメ
モリ４１に与える。

【００２０】ビデオメモリ４１は表示データを記憶する
ものであり、デュアルポートのＤＲＡＭ（ダイナミック
ＲＡＭ）で構成されていて、前記データバスドライバ３
３を介して表示データの書き込みと読み出しを行う。ビ
デオメモリ４１に書き込まれた表示データは、ドライバ
レシーバ４２を介してＦＬＣＤ２６に転送されて表示さ
れる。また、そのドライバレシーバ４２は、ＦＬＣＤ２
６からの同期信号を同期制御回路３９に与える。ＦＬＣ
Ｄ２６には、ＦＬＣの温度を検出する温度センサ２６ａ
が組み込まれている。

【００２１】また、ＣＰＵ１１からの後述の設定データ
は、データバスドライバ４３を介して同期制御回路３９
に与えられる。さらに、温度センサ２６ａの出力信号は
データバスドライバ４４を介してＣＰＵ１１に転送され
る。４６はタイマであり、本例ではバスドライバ４７を
介してＣＰＵ１１によりその計時時間を設定可能なもの
とした。そして、このタイマ４６はＣＰＵ１１によりア
クセスされる度にメモリコントローラ４０が発生するア
クセス信号Ａによりリセット／リスタートされ、当該ア
クセス信号入力時より設定時間を計数したときにタイム
アップ信号Ｄを発生する。

【００２２】（１．４）表示更新の動作以上の構成において、ＣＰＵ１１が表示の変更を行う場
合、所望するデータの書換えに対応するビデオメモリ４
１のアドレス信号がアドレスバスドライバ３１を介して
メモリコントローラ４０に与えられ、ここでＣＰＵ１１
のメモリアクセス要求信号と同期制御回路３９からのデ
ータトランスファ要求信号とのアービトレーションが行
われる。そしてＣＰＵアクセス側が権利を得るとメモリ
コントローラ４０はアドレスセレクタ３５に対し、メモ
リ４１へ与えるアドレスとしてＣＰＵがアクセスしたア
ドレスを選択するよう切換えを行う。これと同時にメモ
リコントローラ４０からビデオメモリ４１の制御信号が
発生され、データバスドライバ３３を介してデータの読
書きが行われる。このとき、ＣＰＵアクセスアドレス２
０はスイッチＳ１を介してＦＩＦＯ（Ａ）３６またはＦ
ＩＦＯ（Ｂ）３７に記憶され、後述する表示データの転
送の際利用される。このようにＣＰＵ１１から見た表示
データのアクセス方法はＣＲＴの場合と少しも変わらな
い。

【００２３】また、ビデオメモリ４１からデータを読出
し、ＦＬＣＤ２６へ転送する場合、同期制御回路３９か
らメモリコントローラ４０へデータトランスファ要求が
発生され、ビデオメモリ４１に対するアドレスとしてア
ドレスカウンタ３８またはＦＩＦＯ側アドレスがアドレ
スセレクタ３５において選択されるとともに、メモリコ
ントローラ４０よりデータトランスファ用の制御信号が
生成されることで、メモリセルからシフトレジスタへ該
当アドレスのデータが転送され、シリアルポートの制御
信号によりドライバ４２へ出力される。

【００２４】同期制御回路３９では、ＦＬＣＤ２６から
の水平同期信号ＨＳＹＮＣに基づいて複数ラインを単位
として画面をライン順次に全面リフレッシュして行くサ
イクルとＣＰＵ１１によりアクセスされたラインの書換
えを行う部分書換えサイクルとを交互に生じさせるタイ
ミングを生成する。ここで、全面リフレッシュのサイク
ルとは表示画面上一番上のライン（先頭ライン）から順
次に下方へ向けて書換えを行っていき、一番下のライン
まで至ると再び先頭ラインに戻って書換えを繰返して行
くものである。また、アクセスラインの書換えサイクル
とはそのサイクルの直前の所定時間内にＣＰＵ１１から
アクセスされたラインを書き換えるものである。

【００２５】このように、本例においては、基本的には
ＦＬＣディスプレイ２６の画面全面を順次リフレッシュ
して行く動作と、表示内容の変更を行うべくＣＰＵ１１
によりアクセスされたラインの書換えを行う動作とを時
分割に交互に行うが、さらにそれら動作の繰返し同期と
１周期内におけるそれら動作の時間的比率とを設定可能
とするとともに、ライン書換え（部分書換え）の動作期
間をＣＰＵ１１によりアクセスされたラインの数等に応
じて調整するようにする。

【００２６】ここで、図４を用いてリフレッシュの動作
とライン書換えの動作とを時分割に交互に行う本例の基
本的動作について説明する。ここでは、リフレッシュの
サイクルを４ラインを単位として、アクセスラインの書
換えサイクルを３ラインを単位として行う場合の例を示
す。

【００２７】図４において、ＲＥＦ／反転ＡＣＳは全面
リフレッシュのサイクルとアクセスラインの書換えサイ
クルとを交互に生じさせるタイミングであり、“１”の
ときが全面リフレッシュのサイクルで、“０”のときが
アクセスラインの書換えサイクルであることを示す。ま
た、Ｔ_a は全面リフレッシュのサイクルの時間、Ｔ_bは
アクセスラインの書換えサイクルの時間を表わす。この
例においては、Ｔ_a ：Ｔ_b ＝４：３としているが、要求
されるリフレッシュレート等によって最適な値を選ぶこ
とができる。すなわち、Ｔ_a の割合を大きくすればリフ
レッシュレートを上げることができ、Ｔ_b の割合を大き
くすれば部分的な変更の応答性を良くすることができ
る。この態様については後述する。

【００２８】ＦＩＦＯ（Ａ）３６およびＦＩＦＯ（Ｂ）
３７の状態を説明するに、スイッチＳ１がＦＩＦＯ
（Ａ）３６側に接続されると（状態Ａ／反転Ｂ＝１）、
ＣＰＵ１１がアクセスするラインのアドレスはＦＩＦＯ
（Ａ）３６にサンプリングされて記憶される。一方スイ
ッチＳ１がＦＩＦＯ（Ｂ）３７側に接続されると（Ａ／
反転Ｂ＝０）、ＣＰＵ１１がアクセスするラインアドレ
スがＦＩＦＯ（Ｂ）３７に記憶される。また、スイッチ
Ｓ２がＦＩＦＯ（Ａ）３６側に接続されると（Ａ／反転
Ｂ＝１）、ＦＩＦＯ（Ａ）３６に記憶されたアドレスが
出力され、スイッチＳ２がＦＩＦＯ（Ｂ）３７側に接続
されると（Ａ／反転Ｂ＝０）、ＦＩＦＯ（Ｂ）３７に記
憶されたアドレスが出力される。

【００２９】画面全体の１回のリフレッシュが完了し、
ＦＬＣＤ２６が垂直同期信号を出力したり、あるいはア
ドレスカウンタ３８にキャリーが生じるとアドレスカウ
ンタ３８がクリアされ、次の全面リフレッシュのサイク
ルで出力されるラインは第０ラインに戻り、ＦＬＣＤ２
６より同期制御回路39を介して与えられる水平同期信号
ＨＳＹＮＣ毎に“１”，“２”，“３”と順次カウント
アップしていく。この間にＣＰＵ１１よりラインＬ１，
Ｌ２，Ｌ３のアドレスがアクセスされると、スイッチＳ
１がＦＩＦＯ（Ａ）３６に接続されているので、Ｌ１，
Ｌ２，Ｌ３のアドレスがここに記憶され、その後スイッ
チＳ２がＦＩＦＯ（Ａ）３６に接続された時点でＬ１，
Ｌ２，Ｌ３のアドレスがここから出力され、出力ライン
としてＬ１，Ｌ２，Ｌ３が選ばれる。ここで、スイッチ
Ｓ３の切換え信号は同期制御回路３９からのＲＥＦ／反
転ＡＣＳとして与えられ、ラインアクセスのサイクルで
は出力ラインアドレスとしてＦＩＦＯ（Ａ），ＦＩＦＯ
（Ｂ）側に切換えられる。

【００３０】そして、このときスイッチＳ１がＦＩＦＯ
（Ｂ）３７側に接続されているのでＦＩＦＯ（Ｂ）３７
側にアクセスアドレスが記憶される。ＲＥＦ／反転ＡＣ
Ｓが“１”となると、スイッチＳ３はアドレスカウンタ
３８側に切換えられ、リフレッシュ動作を前サイクルの
続きのラインから行う。図４においては、Ｌ３のライン
出力後に前サイクルの続きである“４”，“５”，
“６”，“７”のラインが出力されている。以下同様に
して、上述の動作を繰返すが、ＦＩＦＯを２つ用意した
のは、一方でメモリアクセスされたアドレスをサンプリ
ングし、同時に他方でサンプリングしたアドレスを出力
することを矛盾無く、かつ効率よく実行するためであ
る。すなわち、アドレスのサンプリング期間は他方のＦ
ＩＦＯのアクセスラインの出力開始から全面リフレッシ
ュサイクルの終了までであり、全面リフレッシュサイク
ルの終了後、直前のサンプリング期間でサンプリングし
たアドレスを出力するアクセスラインの書換えサイクル
に入ると同時に、他方のＦＩＦＯのアドレスサンプリン
グ期間が開始されることになる。

【００３１】以上のように、本例の基本的動作ではリフ
レッシュサイクルとライン書換えのサイクルとを交互に
繰返し、図４ではその繰返し周期を７ラインを１単位と
してＴ_a ：Ｔ_b ＝４：３として説明したが、本例ではさ
らに温度等の環境条件や表示するデータの種類、あるい
はさらにＦＬＣＤの表示デバイス素材の違い等に応じて
要求されるリフレッシュレート等によってＴ_a とＴ_b と
の比率を変更可能とする。すなわち、Ｔ_a の割合（１リ
フレッシュサイクル内のライン数Ｍに対応。すなわちＴ
_a ＝Ｍ×（ＨＳＹＮＣの周期））を大きくすればリフレ
ッシュレートを向上することができ、例えば低温時等Ｆ
ＬＣ素子の応答性が低い場合やイメージ画像を表示する
場合においても良好な表示状態を得ることができる。逆
に、Ｔ_bの割合（１つの部分書換えサイクル内のライン
数Ｎに対応。すなわちＴ_b ＝Ｎ×（ＨＳＹＮＣの周
期））を大とすれば部分的な表示の変更の応答性を高く
することができ、高温時や文字等キャラクタの表示時
等、リフレッシュレートが高くなくてもよい場合に対応
できることになる。

【００３２】また、本実施例では繰返し周期のライン数
をも設定可能とすることで、リフレッシュサイクルおよ
び部分書換えの割合をより細かく変えることができるよ
うにし、より細やかな最適化を図るようにする。例え
ば、リフレッシュレートを優先させなければならない、
もしくは優先したい場合に、繰返し周期のライン数を４
０ラインにしてＴ_a ：Ｔ_b ＝４：１とすれば、全面リフ
レッシュを３２ライン分行ってアクセスラインの書換え
を８ライン行うことができる。また、部分書換えを優先
できる、もしくは優先したい場合は繰返し周期のライン
数を１０ラインにしてＴ_a ：Ｔ_b ＝３：２とすれば、全
面リフレッシュを６ライン分行ってアクセスラインの書
換えを４ライン行うことができる。

【００３３】さらに、そのように設定された部分書換え
のライン数の範囲内において、ＣＰＵ１１にアクセスさ
れたライン数およびラインアクセス状態に応じ、リフレ
ッシュサイクル間に行われる実際の部分書換えライン数
Ｐを調整するようにすることもできる。すなわち、ＣＰ
Ｕ１１がアクセスしたラインの数等に応じて動的にＴ_b
時間を調整することで、例えばＣＰＵ１１からあまりア
クセスされないときの無駄なライン書換えサイクルを省
き、リフレッシュレートを向上するようにする。これに
よって、動作の追従性とリフレッシュレートとの関係を
動的に最適化できるようになる。これらについては本出
願人による特願平２−１０５６２６号において開示され
ている。

【００３４】（１．５）ＦＬＣＤ２６の構成図５はＦＬＣＤ２６の構成例を示す。ここで、２６１は
ＦＬＣパネルであり、例えば特開昭６３−２４３９１９
号に開示されたもののように、間にＦＬＣを封入した偏
向子付きの上下一対のガラス基板、および上下のガラス
基板上に設けた透明電極配線群等から成っている。上部
ガラス基板上の配線群および下部ガラス基板上の配線群
の配線方向は互いに直交する方向であり、表示画面の大
きさ，解像度に応じて配線数は適宜定めることができ
る。本例では４ｐｅｌの密度にて水平走査方向に９６０
本、垂直走査方向に１３１２本の配線を設けており、配
線の交叉部分に生じさせる電界の極性および強さによっ
てその部分でのＦＬＣの配向状態を変えることができる
ので、本例のＦＬＣパネルの表示画素数は１３１２×９
６０となる。

【００３５】本例では水平走査方向に延在する１３１２
本の配線群をコモン側配線と称し、これらに上記した順
次のラインアドレスが割当てられる。また、垂直走査方
向に延在する９６０本の配線群をセグメント側配線と称
し、あるコモン側配線（ライン）を選択してこれを駆動
するときにセグメント側配線群を駆動することにより当
該ラインの表示，消去，更新が行われる。

【００３６】図５において、２６３および２６５は、そ
れぞれ、コモン側配線群およびセグメント側配線を駆動
するための駆動部（それぞれコモン駆動部，セグメント
駆動部という）であり、表示データに応じて適切な波形
の電圧信号にて各配線を駆動する。その波形等について
は、例えば特開昭６３−２４３９１９号に開示されてい
る。

【００３７】表示データ信号は、表示ラインに関し、そ
のラインアドレスを示す部分とそれに続くデータ群（９
６０ドット分のデータ）とから構成されるシリアル信号
Ａｄｄｒｅｓｓ／Ｄａｔａとしてビデオメモリ４１から
入力される。また、当該信号のアドレス部分とデータ群
とを識別するために、アドレス部分でＨ、データ群部分
でＬとなる識別信号ＡＨ／ＤＬが供給される。データ変
換部２６７では当該識別信号ＡＨ／ＤＬに基づいて表示
データ信号Ａｄｄｒｅｓｓ／Ｄａｔａからアドレス（ラ
インアドレス）Ａｄｒｅｓｓおよびデータ群Ｄａｔａを
分離し、それぞれコモン駆動部２６３およびセグメント
駆動部２６５にセットする。また、水平走査信号ＨＳＹ
ＮＣは、このデータ変換部２６７によりＦＬＣＤインタ
フェース側に送出される。

【００３８】さらに、２６９は制御部であり、タイマ４
６が発生する上記タイムアップ信号Ｄをスタティックモ
ード指示信号ＳＴとして入力し、当該入力時にはコモン
駆動部２６３およびセグメント駆動部２６５に対しＦＬ
Ｃパネルの駆動を停止させる。この駆動停止のためには
種々の方式が考えられるが、例えば両駆動部に対しその
出力電圧を一定値に保持させるようにすることができ
る。この場合コモンラインとセグメントラインとの間に
電位差が無くなるので、ＦＬＣ素子は駆動されず、従っ
て本発明の主目的である長寿命化が達成できる。また、
そのときの出力電圧を低いものとすれば、省電力化が達
成できる。そして、このように駆動を止めても、ＦＬＣ
素子の特性により配向状態には変化が生じないので、表
示機能が阻害されることはない。むしろ、非駆動状態と
することで表示の更新（リフレッシュ）も行われないた
めに、ちらつきのない表示状態が得られることになる。

【００３９】（１．６）スタティックモード本例においては、スタティックモード移行までの時間を
タイマ４６にセットする時間を変更することにより可変
としている。タイマ４６への時間設定は、図６のような
手順にて実行できる。すなわち、まずステップＳ１に
て、時間設定のための条件判別を行い、そしてステップ
Ｓ３にてこれを基にバスドライバ４７を介しＣＰＵ１１
によりタイマのセットを行うことである。

【００４０】ここで、ステップＳ１の条件判別としては
種々の態様が考えられる。例えば、システムに時間変更
を指示するためのボリウム，スイッチ等が設けられてい
ればそれらの操作に応じて、あるいは所定のキー操作を
受容可能であれば当該操作に応じて、その操作状態を判
別するものとすることができる。また、アプリケーショ
ンによっても表示内容の更新の頻度は異なることから、
現在使用しているアプリケーションを判別するものとす
ることもできる。さらに、カーソル移動などのグラフィ
ックイベントを判別するものであってもよい。加えて、
オペレータの習熟度によっても表示内容の更新のための
キー操作，マウス操作の速度が異なることから、表示更
新のインターバル等を判別するなどしてもよい。あるい
は、以上の組合せを採ることも可能である。

【００４１】そして、以上のような条件に対応してタイ
マ設定値を所定のメモリ上にテーブル化しておき、ステ
ップＳ３にて適切な値がタイマ４６にセットされるよう
にすることができる。

【００４２】なお、図６の手順はオペレータの操作に応
じて、もしくは定期的に、あるいはアプリケーションの
変更に応じて、適宜起動することができるものである。

【００４３】図７および図８は、それぞれ、スタティッ
クモードでの動作を説明するためのフローチャートおよ
びタイミングチャートである。すなわち、ＣＰＵ１１か
ら表示領域内へのアクセスがある場合には（動作ＯＰ
１）、前回のアクセス時からの計時動作の停止、現在か
らの計時開始、およびスタティック指令信号の消勢を行
う（動作ＯＰ３）。

【００４４】逆に、アクセスがなければ計時動作を続行
させる（動作ＯＰ５）。そして上記ステップＳ３にて設
定された時間Ｔが経過した場合には（動作ＯＰ７）、ス
タティックモードへの移行をＦＬＣＤ２６に通知する
（動作ＯＰ９）。

【００４５】これらの動作は具体的には図３におけるメ
モリコントローラ４０およびタイマ４６の動作として行
われるものである。すなわち、メモリコントローラ４０
はＣＰＵ１１によるビデオメモリ４１のアクセスをタイ
マ４６に通知し、タイマ４６は当該通知に応じて計時し
ている時間のリセットおよび計時動作のリスタートを行
い、設定時間のタイムアップとともにこれを信号Ｄとし
てＦＬＣＤ２６に通知するものである。そして、スタテ
ィックモードであってもＣＰＵ１１によるビデオメモリ
４１のアクセスがあれば、タイマのリセット／リスター
トが行われて信号Ｄが消勢され、ＦＬＣＤ２６のスタテ
ィックモードが解除されるのは勿論である。

【００４６】（２）第２実施例上記第１実施例においては、スタティックモード移行を
指示する信号ＳＴをＦＬＣＤに対して送出することによ
りスタティックモードを取るようにしたが、本例ではＦ
ＬＣＤインタフェースが水平同期信号ＨＳＹＮＣをＦＬ
ＣＤに向けて送出するようにするとともに、当該ＨＳＹ
ＮＣ信号を用いてスタティックモードへの移行が行われ
るようにする。すなわち、本例におけるＦＬＣＤはホス
トないしＦＬＣＤインタフェースに対して公知のＬＣＤ
やＣＲＴと同様ＨＳＹＮＣ信号を受取って動作する受動
デバイスとして機能させ、その機能の一部を用いてＦＬ
Ｃパネルの非駆動状態が得られるようにする。

【００４７】図９は本例におけるＦＬＣＤインタフェー
スの構成を示し、ここで図３と同様に構成できる各部に
ついては対応箇所に同一符号を付してある。

【００４８】本例における同期制御回路１３９は、図３
の同期制御回路３９とほぼ同様のものであるが、さらに
ＨＳＹＮＣ信号を発生するための発振器，分周器等を具
備し、当該ＨＳＹＮＣ信号をドライバ１４２を介してＦ
ＬＣＤ１２６に供給する。そして、タイマ４６が発生す
るタイムアップ信号Ｄに応じ、ＨＳＹＮＣ信号の供給を
停止するように構成されている。このＨＳＹＮＣ信号停
止のためには、信号Ｄに応じてＨＳＹＮＣ信号が消勢さ
れるような論理ゲートを付加すればよい。

【００４９】図１０は本例におけるＦＬＣＤ１２６の構
成例を示し、ＦＬＣパネル２６１，コモン駆動部２６３
およびセグメント駆動部２６５については第１実施例の
図５におけるものと同一の構成である。データ変換部１
２６７および制御部１２６９もそれぞれ図５における各
部２６７および２６９と同様であるが、本例のデータ変
換部１２６７はＦＬＣＤインタフェース側から供給され
るＨＳＹＮＣ信号に応じて表示データ信号のＡｄｄｒｅ
ｓｓ信号部とＤａｔａ信号との振分け動作を行う。ま
た、制御部１２６９は、ＨＳＹＮＣ信号の供給が停止し
たときにコモン駆動部２６３およびセグメント駆動部２
６５に対しＦＬＣパネル２６１に駆動を停止させる。こ
れによりスタティックモードに移行する。

【００５０】本例においても、スタティックモード移行
までの時間はタイマ４６にセットする時間を変更するこ
とにより可変とすることができる。そして、タイマ４６
への時間設定は、図６に関して述べたと同様に実行する
ことができる。

【００５１】図１１および図１２は、それぞれ、本例で
のスタティックモードでの動作を説明するためのフロー
チャートおよびタイミングチャートである。すなわち、
ＣＰＵ１１から表示領域内へのアクセスがある場合には
（動作ＯＰ１１）、前回のアクセス時からの計時動作の
停止、現在からの計時開始、およびスタティックモード
移行のための信号Ｄの消勢、およびＨＳＹＮＣ発生再開
を行う（動作ＯＰ１３）。

【００５２】逆に、アクセスがなければ計時動作を続行
させる（動作ＯＰ１５）。そして図６のステップＳ３と
同様に設定された時間Ｔが経過した場合には（動作ＯＰ
１７）、スタティックモードへの移行のための信号Ｄを
付勢して、ＨＳＹＮＣ信号の発生を停止させる（動作Ｏ
Ｐ１９）。

【００５３】これらの動作は具体的には図９におけるメ
モリコントローラ４０，タイマ４６、および同期制御回
路１３９の動作として行われるものである。すなわち、
メモリコントローラ４０はＣＰＵ１１によるビデオメモ
リ４１のアクセスをタイマ４６に通知し、タイマ４６は
当該通知に応じて計時している時間のリセットおよび計
時動作のリスタートを行い、設定時間のタイムアップと
ともにこれを信号Ｄとして同期制御回路１３９に通知す
る。同期制御回路１３９ではこれに応じてＨＳＹＮＣ信
号のＦＬＣＤ１２６への供給を停止し、さらにこれに伴
ってＦＬＣパネル２６の駆動が停止される。そして、ス
タティックモードであってもＣＰＵ１１によるビデオメ
モリ４１のアクセスがあれば、タイマのリセット／リス
タートが行われて信号Ｄが消勢され、ＨＳＹＮＣ信号の
供給が再開されてＦＬＣＤ２６のスタティックモードが
解除されるのは勿論である。

【００５４】本例においても上述の第１実施例と同様の
効果が得られるが、本例では、さらにスタティックモー
ドを得るべくＦＬＣＤ側に供給する特殊な信号が不要と
なるので、接続部の構成を簡単化できる。また、ＨＳＹ
ＮＣ信号をＦＬＣＤインタフェース側で発生するように
したのでＦＬＣＤインタフェースないしホスト側でのＨ
ＳＹＮＣ信号の監視やＦＬＣＤ側でのＨＳＹＮＣ信号の
発生回路が不要となるとともに、公知のＬＣＤやＣＲＴ
とのインタフェースの共通化も促進できる。さらに、図
１０におけるＡｄｄｒｅｓｓ／Ｄａｔａ信号をＤａｔａ
信号のみとし、ＦＬＣパネルのアクセス方式を例えば固
定のインタレース走査のみとすれば、公知のＬＣＤとも
インタフェースを共通化することができる。

【００５５】

【発明の効果】以上説明したように、本発明によれば、
表示状態を保持可能なＦＬＣＤ等の表示手段の特性を有
効に利用した駆動を行うための制御系を適切に構成し、
所定時間以上表示データの供給が停止した場合には表示
同期信号を停止することにより表示手段の駆動停止が行
われるようにしたことにより、ＣＰＵ（中央演算処理装
置）の負担を軽減しつつ、ＦＬＣＤ等表示パネルの長寿
命化を達成することができるとともに、表示手段に対す
る信号接続部の構成を簡単化できる。

【００５６】また、駆動停止までの時間を設定できるよ
うにすれば、システムの使用状態（アプリケーションの
違いやオペレータの習熟度等）に応じた駆動停止制御が
可能となる。

【図面の簡単な説明】

【図１】実施例の概要を説明するためのブロック図であ
る。

【図２】本発明の一実施例の表示制御装置を組み込んだ
情報処理装置全体のブロック図である。

【図３】本発明の一実施例としてのＦＬＣＤインターフ
ェースの構成を示すブロック図である。

【図４】図３に示すＦＬＣＤインターフェースの基本的
動作を説明するためのタイミングチャートである。

【図５】本発明の一実施例におけるＦＬＣＤの構成例を
示すブロック図である。

【図６】スタティックモード移行時間設定のための手順
の一例を示すフローチャートである。

【図７】本発明の一実施例の動作を説明するためのフロ
ーチャートである。

【図８】同じくタイミングチャートである。

【図９】本発明の他の実施例としてのＦＬＣＤインター
フェースの構成を示すブロック図である。

【図１０】本発明の他の実施例におけるＦＬＣＤの構成
例を示すブロック図である。

【図１１】本発明の他の実施例の動作を説明するための
フローチャートである。

【図１２】同じくタイミングチャートである。

【符号の説明】

１，２６１ＦＬＣパネル２表示データ供給手段３ビデオメモリ４表示駆動制御手段５表示駆動手段６アクセス監視手段１１ＣＰＵ１２アドレスバス１３システムバス１４ＤＭＡコントローラ１５ＬＡＮインターフェース１６ＬＡＮ１７Ｉ／Ｏ装置１８ハードディスク装置１９フロッピーディスク装置２０ディスクインターフェース２１プリンタ２２プリンタインターフェース２３キーボード２４マウス２５キーインターフェース２６，１２６ＦＬＣＤ（ＦＬＣＤディスプレイ）２６ａ温度センサ２７ＦＬＣＤインターフェース３１アドレスドライバ３２コントロールバスドライバ３３，４３，４４データバスドライバ３４サンプリングカウンタ３５アドレスセレクタ３６ＦＩＦＯ（Ａ）メモリ３７ＦＩＦＯ（Ｂ）メモリ３８アドレスカウンタ３９，１３９同期制御回路４０メモリコントローラ４１ビデオメモリ４２ドライバレシーバ４６タイマ２６３コモン駆動部２６５セグメント駆動部２６７，１２６７データ変換部２６９，１２６９制御部Ｓ１，Ｓ２，Ｓ３スイッチ

───────────────────────────────────────────────────── フロントページの続き (72)発明者伊奈謙三東京都大田区下丸子３丁目30番２号キヤノン株式会社内 (58)調査した分野(Int.Cl.⁷，ＤＢ名) G09G 3/00 G02F 1/133 560

Claims

(57)【特許請求の範囲】

【請求項１】更新された表示状態を保持可能な表示素
子の複数が配列される表示素子を具えた表示画面と該表
示画面の駆動部を制御する制御部とを有する表示手段
と、前記表示画面に表示する表示データを記憶する記憶手段
と、外部のデータ供給源から前記記憶手段への表示データの
供給を監視する監視手段と、当該監視に基づき、前記表示データの供給が所定時間以
上停止したか否かを判断する判断手段と、該判断手段により前記表示データの供給が所定時間以上
停止したと判断された場合に、表示同期信号を停止する
ことによりその旨を前記表示手段の制御部に通知する通
知手段と、を具え、前記制御部は、前記通知手段からの通知に基づき、前記
駆動部により前記表示素子を駆動させる第１のモードか
ら、前記駆動部による前記表示素子の駆動を停止させる
第２のモードへの切り換えを行うことを特徴とする表示
制御装置。
【請求項２】前記通知手段は、前記監視手段の監視に
基づき前記表示データの供給が再開されたことが判断さ
れた場合に前記表示同期信号の供給を再開することによ
りその旨を通知し、前記制御部は、当該通知に基づき、
前記第２のモードから前記第１のモードへの切り換えを
行うことを特徴とする請求項１に記載の表示制御装置。
【請求項３】更新された表示状態を保持可能な表示素
子の複数が配列される表示素子を具えた表示画面と該表
示画面の駆動部を制御する制御部とを有する表示手段の
表示制御方法であって、前記表示画面に表示する表示データを記憶する記憶手段
への外部のデータ供給源からの表示データの供給を監視
する工程と、当該監視に基づき、前記表示データの供給が所定時間以
上停止したか否かを判断する工程と、該判断工程により前記表示データの供給が所定時間以上
停止したと判断された場合に、その旨を通知手段による
表示同期信号の停止により前記表示手段の制御部に通知
する工程と、を具え、前記制御部は、前記通知手段からの通知に基づき、前記
駆動部により前記表示素子を駆動させる第１のモードか
ら、前記駆動部による前記表示素子の駆動を停止させる
第２のモードへの切り換えを行うことを特徴とする表示
制御方法。
【請求項４】前記通知手段は、前記監視手段の監視に
基づき前記表示データの供給が再開されたことが判断さ
れた場合に前記表示同期信号の供給を再開することによ
りその旨を通知し、前記制御部は、当該通知に基づき、
前記第２のモードから前記第１のモードへの切り換えを
行うことを特徴とする請求項３に記載の表示制御方法。