JPH07129126A

JPH07129126A - 画像表示装置

Info

Publication number: JPH07129126A
Application number: JP27573793A
Authority: JP
Inventors: Hiroo Nomura; 浩朗野村
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1993-11-04
Filing date: 1993-11-04
Publication date: 1995-05-19

Abstract

(57)【要約】【目的】応答速度の遅い液晶表示体においても高品位
の画像を得ることのできる画像表示体の制御部を備えた
画像表示装置を得る。【構成】表示制御インターフェイス１４には、連続し
た走査ラインを複数本ずつ連続して包含する複数の表示
ブロックを設け、アドレスカウンタ４３が発生する線順
次の基準アドレスに対して、表示ブロック毎にその内部
のアドレスを不規則に配列させた変換アドレスを発生す
るアドレス変換回路４４を備えている。このアドレス変
換回路４４にはランダム走査のための複数の変換テーブ
ルが用意され、変換設定回路４５により、画像情報や外
部操作手段で設定された設定値Ｓに応じて上記変換テー
ブルが選定される。この装置は特に２つの準安定状態を
もつカイラルネマチック液晶を用いた液晶表示体を駆動
する場合に適している。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は画像表示装置に係り、さ
らに詳しくは、応答速度の遅い表示素子に対してもフリ
ッカ等の画質の低下を防止できるものであって、特に２
つの準安定状態をもつカイラルネマティック液晶表示体
の表示制御に好適な技術に関する。

【０００２】

【従来の技術】従来、種々のＯＡ機器に用いられる画像
表示体としてはＣＲＴが広く利用されており、このＣＲ
Ｔ用の表示制御装置では、表示情報を変更する場合ＣＰ
Ｕ等から送信される表示データをビデオメモリに書込む
一方、これとは独立した画像表示体の表示タイミングで
ビデオメモリから表示データを読出して表示するように
構成されているため、例えば情報処理システムのプログ
ラムでは表示タイミング等を一切考慮せずに任意のタイ
ミングで表示データを書込みできるという利点があっ
た。

【０００３】一方、近年その薄型化、小型化を図ること
ができるというメリットを生かして液晶ディスプレイ
（ＬＣＤ）が急速に普及している。ＬＣＤを表示体とし
て用いる場合、その表示更新動作はＣＲＴに比較して遅
く、カーソル移動等の高速書換えの要求される処理にお
いては、往々にしてＣＰＵの送出する表示データの変化
にＬＣＤが追従できず、また、フリッカや文字のばらけ
等が発生し、画質が低下するという問題点があった。

【０００４】この点を解決する方法として、メモリ性を
有する強誘電性液晶を用いたＬＣＤにおいて、書換えの
必要の高い表示画素を優先的に書換える部分書換えを行
う方法、表示データの設定情報や温度により表示ライン
をランダムアドレスによりランダムに走査する方法、表
示画像をブロックに分割し、ブロック毎にインターレー
ス駆動を行う方法等が特開平４−３１１８号または特開
平４−３１１９号に提唱されている。

【０００５】

【発明が解決しようとする課題】ところで、カイラルネ
マティック液晶に一旦フレデリクス転移を生じさせるに
充分な高電界を印加した後、この高電圧を遮断するとと
もに所定の電界状態にすると、メモリ性を有する２つの
準安定状態のいずれか一方に緩和する現象が近年発見さ
れた。この２つの準安定状態は１秒前後のメモリ性を有
し、その後初期状態にゆっくりと緩和する。この液晶の
準安定状態を用いた液晶表示体の開発が試みられている
が、書込速度の向上がネックとなっている。

【０００６】本願の発明者らは、この液晶に高速で書込
むことのできる新たな駆動方法を開発し、液晶表示体と
しての実用性を確保することができた。しかし、この液
晶は書込みに対する応答性が数ｍｓと上記強誘電性液晶
よりも遅いため、ランダムアドレスによって画像表示を
書換えてもフリッカや文字のばらけが発生し、また、長
い応答時間のためにブロック毎のインターレース駆動で
はブロック内の順次走査によりアドレスラインが線状に
視認されて波が寄せるような画像態様となることから、
従来のＬＣＤに比して画質の劣化が大きいという問題点
があった。

【０００７】そこで本発明は上記問題点を解決するもの
であり、その課題は、従来よりも高品位の画質を得るこ
とのできる画像表示体の制御方法を実現することにあ
り、特に上記カイラルネマチック液晶を用いた液晶表示
体のような応答速度の遅い表示体であっても高品位の画
像を構成できる制御装置を構成することにある。

【０００８】

【課題を解決するための手段】上記課題を解決するため
に、画像を形成するための複数の表示素子が配列された
画像表示体に対し、入力された表示データに基づいて該
表示素子の表示状態の更新を行うための制御部を備えた
画像表示装置において、本発明が講じた手段は、表示素
子に対応した基準アドレスを表示素子の配列の順序で発
生するアドレス発生手段と、複数の表示素子がその配列
順に所定数包含される複数の表示ブロックを構成し、該
表示ブロック内に存在するアドレスについて前記表示素
子の配列に対しほぼ不規則に対応づけた変換アドレス
を、基準アドレスの発生に応じて表示ブロック毎に連続
して発生するアドレス変換手段と、複数の表示素子の各
々に対応して当該表示素子の表示データを記憶するデー
タ記憶手段と、変換アドレスに対応する表示データを記
憶装置から画像表示体へ転送するデータ転送手段とを備
えるものである。

【０００９】この場合、表示ブロックに包含される表示
素子の所定数を画像情報に応じて変更する表示ブロック
設定手段を設けることが望ましい。

【００１０】また、表示ブロックに包含される表示素子
に対応する変換アドレスの不規則性を画像情報に応じて
変更するアドレス変換設定手段を設けることが好まし
い。

【００１１】上記アドレス変換手段としては、基準アド
レスが包含される表示ブロックに変換アドレスが包含さ
れるように基準アドレスの発生に応じて変換アドレスを
発生する手段とする場合がある。また、アドレス変換手
段を、基準アドレスの包含される表示ブロックの順序に
対して所定ブロック間隔をおいて対応づけられた表示ブ
ロックに変換アドレスが包含されるように基準アドレス
の発生に応じて前記変換アドレスを発生する手段とする
場合があり、このとき、所定ブロック間隔を画像情報に
応じて変更するブロック間隔設定手段を設けることが望
ましい。さらに、アドレス変換手段を、基準アドレスの
包含される表示ブロックの順序に対してほぼ不規則に対
応づけられた表示ブロックに変換アドレスが包含される
ように基準アドレスの発生に応じて変換アドレスを発生
する手段とする場合があり、このとき、変換アドレスが
包含される表示ブロックの不規則性を画像情報に応じて
変更するブロック変換設定手段を設けることが望まし
い。

【００１２】さらに、変換アドレスに基づいて画像表示
を更新する過程で、複数の表示ブロックのうち表示内容
に変更のある表示ブロックを優先的に更新するブロック
別更新手段を設けることが効果的である。

【００１３】上記各手段は、特に画像表示体として、初
期状態においてねじれ角φのねじれ構造を有するカイラ
ルネマチック液晶を備え、初期状態にフレデリクス転移
を生じさせる電圧を印加した後の飽和状態として初期状
態とは異なる２つの準安定状態をもつ液晶表示体を用い
る場合に好適である。

【００１４】

【作用】かかる手段によれば、画像を複数に分割した表
示ブロック毎に表示素子がランダムに走査されるので、
応答の遅い表示素子でもフリッカや文字のばらけ等が生
じにくいとともに、画像中に順次走査される部分が全く
ないため走査ラインの移動が認識されることもない。

【００１５】また、画像情報に応じて表示ブロック内の
表示素子の数を変更することにより画像の種類や画質そ
の他の表示環境に応じて最適な走査を行うことができ
る。

【００１６】表示内容に変更のある表示ブロックを優先
的に更新するブロック別更新手段により、実効的な書換
え速度が向上する。

【００１７】

【実施例】次に、添付図面を参照して本発明に係る画像
表示体の制御装置の実施例を説明する。

【００１８】図１は画像表示体であるＬＣＤ１５を制御
装置である表示制御インターフェイス１４により駆動す
るように構成した情報処理システムを示し、ＭＰＵ１１
は情報処理システム内の各種処理を実行するマイクロプ
ロセッサユニット、システムバス１２はシステム内の各
機器を連絡するもので、周辺機器１３はキーボード、マ
ウス、スキャナ、プリンタ等の入出力機器やハードディ
スク、ＣＤ−ＲＯＭドライブ等の外部記憶機器を示す。

【００１９】表示制御インターフェイス１４には、アド
レスバスドライバ２１、コントロールバスドライバ２２
及びデータバスドライバ２３が設けられ、それぞれシス
テムバス１２内のアドレスバス、コントロールバス、及
びデータバスに接続されている。

【００２０】アドレスバスドライバ２１は、ＭＰＵ１１
が表示データの書換えのためにビデオメモリ３５にアク
セスする際送出するアドレスデータをアドレス選択回路
３３に出力するとともに、後述するアドレスメモリ３１
にも供給する。

【００２１】コントロールバス２２は、ＭＰＵ１１から
供給されるコントロール信号をメモリ制御回路３４に出
力する。メモリ制御回路３４は、コントロール信号に応
じてアドレス選択回路３３とビデオメモリ３５に制御信
号を送出する。

【００２２】データバスドライバ２３は、表示データを
ビデオメモリ３５に出力するとともに、表示データのう
ちの画像情報を同期制御回路４２及び画像情報レジスタ
４６に送出する。

【００２３】メモリ制御回路３４は、ＭＰＵ１１からの
メモリアクセス要求に従ってアドレス選択回路３３を切
換え、書込アドレスをビデオメモリ３５に入力して表示
データをビデオメモリ３５に書込む。また、メモリ制御
回路３４は同期制御回路４２からのデータ転送要求に従
ってアドレス選択回路３３を切換え、読出アドレスをビ
デオメモリ３５に入力してビデオメモリ３５に記憶され
た表示データを読出すようになっている。

【００２４】ドライバ３６はビデオメモリ３５の出力す
る表示データをＬＣＤ１５に与え、ＬＣＤ１５は表示デ
ータに従って表示画像を構成する。ＬＣＤ１５から出力
される同期信号は、レシーバ４１を介して同期制御回路
４２に与えられる。

【００２５】同期制御回路４２は、ＬＣＤ１５から供給
される垂直同期信号に従ってアドレスカウンタ４３をリ
セットするとともに、水平同期信号に従ってアドレスカ
ウンタ４３をカウントアップし、また、上記メモリ制御
回路３４にデータ転送要求を付与する。さらに、この同
期制御回路４２は、アドレスメモリ３１及びアドレス切
換回路３２に上記同期信号に同期した切換信号を送出す
る。

【００２６】アドレスメモリ３１は、後述するように、
通常のライン走査（以下、リフレッシュ動作という。）
の間に行われる表示画像の部分書換え（以下、部分書換
え動作という。）のために、ＭＰＵ１１からアクセスさ
れた書込アドレスを一時記憶するとともに、この書込ア
ドレスを元に所望の変換アドレスを出力するものであ
る。

【００２７】アドレス選択回路３３は、メモリ制御回路
３４から制御信号を受けて、アドレスバスドライバ２１
から供給される書込アドレスと、アドレス切換回路３２
から供給される変換アドレスとのいずれかを選択的にビ
デオメモリ３５に出力することにより、ビデオメモリ３
５への表示データの書込みとビデオメモリ３５からの表
示データの読出しとを実行させるものである。

【００２８】画像情報レジスタ４６は、データバスドラ
イバ２３から供給された表示データのうち、キャラク
タ、グラフィックス、写真等の画像種類又は画質を示す
情報、表示文字の種類等を表すヘッダ情報、及び編集等
のための各種管理情報からなる画像情報を記憶保持する
ためのものである。

【００２９】アドレスカウンタ４３の出力はアドレス変
換回路４４に入力され、アドレス変換回路４４は、アド
レスカウンタ４３の示す基準アドレスに所定の変換を施
して変換アドレスを生成する。この変換アドレスはアド
レス切換回路３２に送出されて、リフレッシュ動作時に
おいてアドレス選択回路３３に送られる。

【００３０】変換設定回路４５は、画像情報レジスタ４
６から入力される画像情報と、外部操作手段により設定
される設定値Ｓにより、アドレス変換回路４４の変換方
法を設定するものである。

【００３１】アドレス変換回路４４の変換方法は、水平
同期信号の発生毎に加算されていくアドレスカウンタ４
３の基準アドレスに、規則性のない不規則な順序で変換
アドレスを対応させるものであり、例えば図２の変換テ
ーブルにより示される如く基準アドレスを変換する。こ
こで、走査ライン数ｎ本のＬＣＤ１５を駆動する場合、
走査ライン数をｍ本ずつ連続して包含する複数の表示ブ
ロックに分割し、それぞれの表示ブロック内をランダム
に走査するようにしている。

【００３２】図２に示す例では各表示ブロック内の走査
順を表示ブロック間で同一の不規則性とし、しかも連続
した表示ブロックを順次走査するようにしている。ここ
で、表示ブロックのライン数ｍは、上記変換設定回路４
５により、表示データの画像情報や外部操作部材の設定
値Ｓにより適宜選定される。例えば、画像がキャラクタ
モードである場合には、表示ブロックのライン数ｍを文
字の表示周期に合致させることにより、文字の表示画質
の向上を図ることができる。

【００３３】図３に示すものは、表示ブロック内のライ
ン走査の不規則性を変更可能とするために、複数種類の
変換テーブルを設けた例であり、基準アドレスに対して
異なる変換アドレスを対応させたものである。これらの
変換テーブルは、上記変換設定回路４５により、画像情
報や操作設定に応じて変更される。例えば画像全体の種
類や画質によりこれらのテーブルのうちの一つを設定し
てもよく、或いは各表示ブロックの画像情報に応じて表
示ブロック毎に異なる変換テーブルが自動的に選定され
るようにしてもよい。

【００３４】図４に示す例は、上記のように表示ブロッ
ク順に走査するのではなく、表示ブロック間をインター
レースモードで走査するようにした例である。ここで、
表示ブロック内のライン走査は上記と同様のランダム走
査である。表示ブロックのライン数ｍ、表示ブロック数
Ｋ、全ライン数ｎの場合、図４（ａ）では２（ブロッ
ク）インターレース、同（ｂ）では３（ブロック）イン
ターレースとしたものを示す。表示ブロック間をインタ
ーレースモードで走査するこのような場合でも、例え
ば、ａブロック連続のｂインターレース（ａ，ｂは自然
数）により走査できるように構成し、このａとｂを上記
のように画像情報と外部操作部材に従って変換設定回路
４５で設定できるようにしてもよい。

【００３５】図５は上記と同様に表示ブロック内でラン
ダム走査が行われるように変換アドレスを生成するとと
もに、表示ブロック間の走査順についてもランダムにし
た例を示す。この場合でも変換設定回路４４には、複数
の変換テーブルの中から選定できるようになっている。

【００３６】図６は、画像のリフレッシュ動作の間に行
う部分書換え動作の様子を示す。上記図２乃至図５に示
す変換テーブルに従ってリフレッシュ動作が繰り返し実
行されるが、画像中には、特に表示データが頻繁に更新
される部分、例えばカーソル、マウスポインタ、スクロ
ール時のキャラクタライン等がある。このような部分で
は、画像を常に一定の周期で更新しているのみではＭＰ
Ｕ１１のアクセス速度に対して画像表示が追従できない
という問題が生じ、特に高精細且つ大画面の液晶表示体
においては重大である。そこで、切換制御信号φＳによ
りリフレッシュ動作と部分書換え動作とを所定の時点に
おいて切り換え、表示データの書込み頻度の高いライン
を部分的に書き換える方法が採られている。本実施例で
は、ラインの部分書換えを行ってもよいが、より効率的
な方法として、表示ブロック毎の部分書換えを採用し
た。

【００３７】リフレッシュ動作と部分書換え動作との切
り換えは、リフレッシュ動作が１サイクル終了して、垂
直同期信号がＬＣＤ１５から出力されるか又はアドレス
カウンタ４３からキャリーが出力された時に、同期制御
回路４２からアドレス切換回路３２に切換制御信号を送
出し、アドレス選択回路３３に入力されていたアドレス
変換回路４４からの変換アドレスを、アドレスメモリ３
１から出力されるアドレスに切り換えることにより実行
される。そして、直前のリフレッシュサイクルの間に書
換えられた表示データを全て更新すると再びリフレッシ
ュ動作に復帰するように構成される。この方法では、直
前のリフレッシュサイクルにおいて表示データの書換え
られたラインを包含する表示ブロックを全て書き換える
か、又は書換えライン数が所定値に達した表示ブロック
のみを部分書換えする。

【００３８】また、別の切り換え方法としては、予め設
定された数の表示ブロックがリフレッシュされた後に、
その数の表示ブロックの走査中に所定回数以上書換えら
れた表示ブロックのみを部分書換えするという方法があ
る。

【００３９】さらにリフレッシュ動作中のある表示ブロ
ックの走査が終了した時点で、前回の部分書換え動作後
に表示データの更新されたラインを包含する表示ブロッ
クを全て、又はその表示ブロックのうち所定の更新ライ
ン数に達した表示ブロックのみを部分的に書換える方法
もある。

【００４０】図６は上記方法のうち最後の方法で部分書
換え動作を行う場合の様子を示したものである。この方
法では、同期制御回路４２からアドレス切換回路３２に
付与されている切換制御信号φＳが「Ｈ」のとき、各々
ランダムに走査される表示ブロックのリフレッシュ動作
が表示ブロックの配列順に若しくは所定の順番で次々と
行われていく（Ｂ１〜Ｂ４）が、この間に表示データの
更新が３回以上あった表示ブロックＢ１が発生した時点
で、切換信号φＳは「Ｌ」になり、部分書換え動作に移
行する。

【００４１】このとき、アドレスメモリ３１はアドレス
切換回路３２を介してアドレス選択回路３３に表示ブロ
ックＢ１の変換アドレス（このアドレスはアドレス変換
回路４４の発生する変換アドレスと同一パターンでも異
なるパターン、例えば基準アドレスと同様に配列順のア
ドレスでもよい。）を送出し、表示ブロックＢ１が更新
される。このとき、他に３回以上表示データの更新のあ
った表示ブロックが存在しなければ再び切換制御信号φ
Ｓが「Ｈ」となり、前回中断後（表示ブロックＢ５）か
らリフレッシュ動作が再開される。

【００４２】この場合、リフレッシュ動作と部分書換え
動作の割合は、ＬＣＤの液晶特性や環境温度等による表
示素子の応答性を考慮して適宜変更するべきである。例
えばグラフィック画像を表示する場合や低温時等の液晶
素子の応答性が低い場合には、リフレッシュレートを上
げて画質を高めるためにリフレッシュ動作の連続走査す
る表示ブロック数を高めたり、また、図６の例では部分
書換えのための更新回数を引き上げたりすればよい。一
方、キャラクタを表示する場合や高温時等の応答性の高
い場合にはリフレッシュレートが高くなくてもよいの
で、上記各数値を低減させることにより高速書換えに対
応できる。

【００４３】図７及び図８は本実施例における画像表示
の動作をフローチャートで示したものである。図７はリ
フレッシュ動作の部分を示す。まず、アドレスカウンタ
をリセットし、初期値として切換制御信号φＳ＝Ｈ、ブ
ロック数ＢＮ＝１、ライン数ＬＮ＝１にセットする。ア
ドレスカウンタのキャリーが発生するか又は垂直同期信
号が送出された場合には再びスタートに戻る。次に、水
平同期信号を待ってライン出力により表示の更新を行
い、ライン数ＬＮがｍ未満であればアドレスカウンタの
値及びライン数ＬＮを１アップし、水平同期信号の待機
位置に戻る。ライン数ＬＮがｍに達すると、ブロック数
がＬ未満であることを確認してアドレスカウンタの値及
びブロック数ＢＮを１アップし、ライン数ＬＮの初期値
設定に戻る。ブロック数がＬに達すると図８の部分書換
え動作に移行する。

【００４４】ここで、ライン数ＬＮは、図２又は図３の
変換テーブルにおける基準アドレスの番号として認識さ
れ、ライン出力では、同図において対応する変換アドレ
スが指定される。また、ブロック数ＢＮは、表示ブロッ
ク間の走査方法に応じて、表示ブロックを配列順に走査
する場合には表示ブロック番号として認識され、表示ブ
ロックをインターレース走査する場合には図４のテーブ
ルの配列順として認識されてその配列順に対応するテー
ブルに記載された番号の表示ブロックが呼び出され、表
示ブロック間をランダムに走査する場合には図５のブロ
ック番号として認識されてテーブル上の対応する番号の
表示ブロックが呼び出される。

【００４５】図８は部分書換え動作を示すもので、ま
ず、図７のリフレッシュ動作中に入力された書込アドレ
スを包含する表示ブロックにセットされるフラグが存在
するか否かを確認し、フラグがない場合には図７のリフ
レッシュ動作に戻る。フラグが存在する場合には、切換
制御信号φＳ＝Ｌに設定し、ブロック数ＢＮ及びライン
数ＬＮを初期値に設定する。次に、フラグセットされた
表示ブロックの先頭アドレスに設定した後、水平同期信
号を待って表示ブロック内の各ラインの走査を所定の変
換アドレスの順番に従って行う。当該表示ブロックの走
査が終了してライン数がｍに達するとブロック数ＢＮが
Ｉ未満である場合には他にフラグが存在するか否かを確
認する。フラグが他にない場合にはリフレッシュ動作に
復帰するが、他のフラグがある場合にはブロック数ＢＮ
を１アップして再びライン数ＬＮの初期設定に戻る。ブ
ロック数がＩに達すると他のフラグの有無に拘わらず強
制的にリフレッシュ動作に復帰する。

【００４６】ここで、上記のＬは、１回のリフレッシュ
動作で連続して走査する最低の表示ブロック数を示し、
上記Ｉは、１回の部分書換え動作時に書換えできる最大
の表示ブロック数を示し、共にリフレッシュレートの最
低値を確保するためのものである。双方の値は上述のよ
うに変換設定回路４５により適宜設定される。

【００４７】上記の部分書換え動作を実現するアドレス
メモリ３１の例を図９に示す。図９（ａ）は、入力側に
切換回路部Ｓ１を、出力側に切換回路部Ｓ２を各々接続
した２つのＦＩＦＯメモリ回路部Ｍ１，Ｍ２を有するア
ドレスメモリ３１Ａを示す。アドレスメモリ３１Ａは、
アドレスバスから入力された書込アドレスをＦＩＦＯメ
モリ回路部Ｍ１又はＭ２に入来順に記憶保持し、同時に
ＦＩＦＯメモリ回路部Ｍ２又はＭ１に記憶保持した書込
アドレスを入来順に順次読出せるようになっている。表
示ブロック毎に部分書換えを行う場合には、アドレス変
換回路部ＳＡにより書込アドレスに対応した表示ブロッ
クの先頭アドレスを初期値として順次所定の順番で当該
表示ブロック内の変換アドレスを出力する。

【００４８】このアドレスメモリ３１Ａはリフレッシュ
動作の１サイクル毎に部分書換えをする場合に適してお
り、部分書換え動作中にはＦＩＦＯメモリ回路部Ｍ１，
Ｍ２の一方に入来する書込アドレスを記憶させ、他方か
ら記憶させたアドレスを読出すように上記切換回路部Ｓ
１，Ｓ２が同期制御回路４２によって制御される。

【００４９】図９（ｂ）は、上記とは異なる構成のアド
レスメモリ３１Ｂを示す。このアドレスメモリ３１Ｂ
は、書込アドレスを受けると該アドレスを包含する表示
ブロックに対応した出力ラインに選択信号を出力するア
ドレス選択回路ＭＳと、アドレス選択回路からの選択信
号に基づいてカウントアップするカウンタＣ１，Ｃ２，
・・・ＣＫと、該カウンタの積算出力が所定値を越えた
場合にフラグセットされるレジスタＲ１，Ｒ２，・・・
ＲＫと、切換制御信号によりフラグのセットされたレジ
スタに対応する表示ブロックを示すブロック信号を出力
するとともに、そのブロック信号の出力時に、対応する
カウンタ及びレジスタをリセットするように構成された
ブロック信号発生回路ＢＧと、ブロック信号に基づき当
該表示ブロックに含まれる読出アドレスを所定の順番で
順次出力するアドレス変換回路部ＳＢとを有する。

【００５０】同期制御回路４２の切換制御信号によりブ
ロック信号発生回路ＢＧはフラグのセットされたブロッ
ク信号を出力し、同時にアドレス変換回路部ＳＢが対応
する表示ブロックのアドレスを例えば図３のテーブルに
記載された順番で発生し、同切換制御信号により同時に
切り換えられたアドレス切換回路３２を介してアドレス
選択回路３３、ビデオメモリ３５に出力する。

【００５１】このように、本実施例では画像を複数の表
示ブロック毎にランダム走査するため、光学応答の遅い
表示体においてもフリッカや文字のばらけ等が発生せ
ず、高品位の画像を構成できる。特に、画像内に順次走
査される部分が全くないので、アドレスラインの移動が
視認されるような不具合を生じない。

【００５２】また、表示ブロック毎に変換テーブルの設
定が可能であるので、画像内のブロック毎に画像の最適
化を行いうるから、複数種類の画像を同時に表示する場
合に最適である。

【００５３】本実施例では、表示ブロック毎にランダム
走査を行うと共に、更新回数の多い表示ブロックを優先
的に書換えられるようにしたので、応答速度の遅い表示
素子であっても、表示画質と書換速度とを高い次元で両
立できる。特に、表示ブロック毎に書換えを行うので、
部分書換えによる画質の劣化を抑制できるという効果が
ある。

【００５４】本発明は、特にメモリ性を有する液晶表示
体、例えば強誘電性液晶やカイラルネマチック液晶を用
いた双安定性の単純マトリクス型液晶表示体を制御する
場合に最も適している。

【００５５】特に、カイラルネマチック液晶を用いた表
示体については、２つの準安定状態を備え、初期状態に
フレデリクス転移を起こさせるに足る高電圧（リセット
パルス）を印加し、その後、所定の閾値を基準とする所
定電圧（選択パルス）を印加することにより、２つの準
安定状態を選択的に出現させうるという、実用的な液晶
駆動法を本願発明者らが開発している。この液晶表示体
は強誘電性液晶に比して応答速度（数ｍｓｅｃ）におい
て劣っているが、上記制御装置によれば、ＣＲＴ等に対
しても遜色のない高画質と充分な書換え速度が得られ
る。

【００５６】この液晶表示体としては、市販のネマチッ
ク液晶（Ｅ．Ｍｅｒｃｋ社製ＺＬＩ−３３２９）に光学
活性剤（Ｅ．Ｍｅｒｃｋ社製Ｓ−８１１）を添加してヘ
リカルピッチを３．５μｍに調整したものをラビング方
向を反平行にした配向膜を被着した基板間に厚さ１．８
μｍで収容し、プレチルト角数度、ねじれ角１８０度の
初期状態としたセルに透明電極を配備して単純マトリク
ス型の液晶表示体としたものを用いた。リセットパルス
としては±２５Ｖの電圧を印加する。選択パルスのデュ
ーティー比は１／２４０、パルス幅４０μｓである。選
択時間の走査電位は２．４Ｖ、信号電位は１．２Ｖの交
流波形として、両電位の位相を逆相、同相とすることに
より選択パルスの電圧値を変化させ、オンオフ状態を切
り換えるものである。この液晶表示体は、１秒前後の充
分なメモリ性、１００以上の高コントラスト比、広視野
角という特性をもつものである。

【００５７】

【発明の効果】以上説明したように本発明によれば、画
像を複数の表示ブロックに分割して当該表示ブロック毎
にランダム走査を行うので、アドレスラインの順次走査
による表示劣化を防止できるとともに、応答速度の遅い
表示素子であってもフリッカや文字のばらけを防止でき
る。

【００５８】表示ブロック間のインターレース又はラン
ダム走査等の非順次走査により、さらに画質の向上を図
ることができる。

【００５９】部分書換え動作を表示ブロック毎に行うこ
とにより、上記効果を維持したまま書換え速度を向上さ
せることができる。この場合、表示ブロック毎に更新が
行われるので、部分書換えによるフリッカや文字のばら
け等の画質劣化が発生しないという利点もある。

【図面の簡単な説明】

【図１】本発明に係る画像表示装置の実施例を含む情
報処理システムを示す構成ブロック図である。

【図２】同実施例におけるアドレスの変換テーブルの
一例を示す説明図である。

【図３】同実施例における異なる複数の変換テーブル
を示す説明図である。

【図４】別の実施例における表示ブロック間の走査順
を示す説明図である。

【図５】さらに別の実施例における表示ブロック間の
走査順を示す説明図である。

【図６】部分書換え動作の一例を示すタイミングチャ
ートである。

【図７】各実施例における画像のリフレッシュ動作中
の動作手順を示すフローチャートである。

【図８】各実施例における画像の部分書換え動作中の
動作手順を示すフローチャートである。

【図９】各実施例に使用するアドレスメモリの回路例
を示す構成ブロック図である。

【符号の説明】

１１ＭＰＵ１５ＬＣＤ３１アドレスメモリ３２アドレス切換回路３３アドレス選択回路３４メモリ制御回路３５ビデオメモリ４２同期制御回路４３アドレスカウンタ４４アドレス変換回路４５変換設定回路４６画像情報レジスタ

Claims

【特許請求の範囲】

【請求項１】画像を形成するための複数の表示素子が
配列された画像表示体に対し、入力された表示データに
基づいて該表示素子の表示状態の更新を行うための制御
部を有する画像表示装置において、前記表示素子に対応した基準アドレスを前記表示素子の
配列の順序で発生するアドレス発生手段と、前記複数の表示素子がその配列順に所定数包含される複
数の表示ブロックを構成し、該表示ブロック内に存在す
るアドレスについて前記表示素子の配列に対しほぼ不規
則に対応づけた変換アドレスを、前記基準アドレスの発
生に応じて前記表示ブロック毎に連続して発生するアド
レス変換手段と、前記複数の表示素子の各々に対応して当該表示素子の表
示データを記憶するデータ記憶手段と、前記変換アドレスに対応する表示データを前記記憶装置
から前記画像表示体へ転送するデータ転送手段とを備え
たことを特徴とする画像表示装置。
【請求項２】請求項１において、前記表示ブロックに
包含される前記表示素子の所定数を画像情報に応じて変
更する表示ブロック設定手段を備えていることを特徴と
する画像表示装置。
【請求項３】請求項１において、前記表示ブロックに
包含される前記表示素子に対応する前記変換アドレスの
不規則性を画像情報に応じて変更するアドレス変換設定
手段を備えていることを特徴とする画像表示装置。
【請求項４】請求項１において、前記アドレス変換手
段は、前記基準アドレスが包含される前記表示ブロック
に前記変換アドレスが包含されるように、前記基準アド
レスの発生に応じて前記変換アドレスを発生する手段で
あることを特徴とする画像表示装置。
【請求項５】請求項１において、前記アドレス変換手
段は、前記基準アドレスの包含される前記表示ブロック
の順序に対して所定ブロック間隔をおいて対応づけられ
た前記表示ブロックに前記変換アドレスが包含されるよ
うに、前記基準アドレスの発生に応じて前記変換アドレ
スを発生する手段であることを特徴とする画像表示装
置。
【請求項６】請求項５において、前記所定ブロック間
隔を画像情報に応じて変更するブロック間隔設定手段を
備えていることを特徴とする画像表示装置。
【請求項７】請求項１において、前記アドレス変換手
段は、前記基準アドレスの包含される前記表示ブロック
の順序に対してほぼ不規則に対応づけられた前記表示ブ
ロックに前記変換アドレスが包含されるように、前記基
準アドレスの発生に応じて前記変換アドレスを発生する
手段であることを特徴とする画像表示装置。
【請求項８】請求項７において、前記変換アドレスが
包含される表示ブロックの不規則性を画像情報に応じて
変更するブロック変換設定手段を備えている。ことを特
徴とする画像表示装置。
【請求項９】請求項１において、前記変換アドレスに
基づいて画像表示を更新する過程で、前記複数の表示ブ
ロックのうち表示内容に変更のある前記表示ブロックを
優先的に更新するブロック別更新手段を備えていること
を特徴とする画像表示装置。
【請求項１０】請求項１乃至請求項９のいずれか１項
に記載の画像表示装置において、前記画像表示体とし
て、初期状態においてねじれ角φのねじれ構造を有する
カイラルネマチック液晶を備え、初期状態にフレデリク
ス転移を生じさせる電圧を印加した後の飽和状態として
初期状態とは異なる２つの準安定状態をもつ液晶表示体
を用いたことを特徴とすることを特徴とする画像表示装
置。