JPH043119A - 表示制御装置 - Google Patents

表示制御装置

Info

Publication number
JPH043119A
JPH043119A JP10563390A JP10563390A JPH043119A JP H043119 A JPH043119 A JP H043119A JP 10563390 A JP10563390 A JP 10563390A JP 10563390 A JP10563390 A JP 10563390A JP H043119 A JPH043119 A JP H043119A
Authority
JP
Japan
Prior art keywords
display
address
data
display screen
addresses
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10563390A
Other languages
English (en)
Inventor
Hiroshi Nonoshita
野々下 博
Yoshitsugu Yamanashi
山梨 能嗣
Kenzo Ina
伊奈 謙三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP10563390A priority Critical patent/JPH043119A/ja
Publication of JPH043119A publication Critical patent/JPH043119A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野コ 本発明は、表示制御装置に関し、詳しくは、例えば強誘
電性液晶を表示更新のための動作媒体として用い電界の
印加等によって更新された表示状態を保持可能な表示素
子を具えた表示装置のための表示制御装置に関する。
C以下余白) [従来の技術〕 一般に、情報処理システムなどには、情報の視覚表示機
能を果す情報表示手段として表示装置が接続されている
。このような表示装置としてはCRTが広く利用されて
おり、このような情報処理装置に接続されるCRTのた
めの表示制御装置の一例を第9図に示す。
図において、1はアドレスバスドライバ、2はコントロ
ールバスドライバ、3はデータバスドライバであり、そ
れぞれ情報処理システムを構成する各機器間を信号接続
するためのシステムバス4に接続されている。5はデー
タバスドライバ3を介して転送される表示データを記憶
するビデオメモリ、6は表示制御装置とCRTとの間の
データ転送のためのドライバ、7はCRTである。
ビデオメモリ5はデュアルポートのDRAM (ダイナ
ミックRAM)によって構成されており、表示データが
直接書き込まれる。ビデオメモリ5に書き込まれた表示
データは、CRTC(CRTコントローラ)8によって
順次読み出され、CRT7に表示される。
すなわち、表示データの書き込みのときは、図示しない
情報処理システムのCPUがCRT7の表示エリアに対
応するビデオメモリ5のアドレスをアクセスする。まず
、そのアクセスの要求信号がコントロールバスドライバ
2を介してメモリコントローラ9に与えられ、この信号
をCRTC8から与えられるデータトランスファー要求
信号またはリフレッシュ要求信号とのアービトレーショ
ンを受ける。これに応じて、CPHのメモリアクセス時
には、メモリコントローラ9からアドレスセレクタlO
にアドレス選択信号が与えられ、CPUからのデータ書
き込みのためのアクセスアドレスがアドレスドライバl
およびアドレスセレクタ10を介してビデオメモリ5に
与えられる。これに伴ない、そのビデオメモリ5には、
メモリコントローラ9からのDRAM制御信号と、デー
タバスドライバ3を介した表示データが与えられる。こ
れにより、表示データがビデオメモリ5に書き込まれる
一方、CRT7への表示は、CRTC8がドライバ6に
同期信号を与え、かつその同期信号に合わせて、CRT
C8がメモリコントローラ9にデータトランスファー要
求信号を与えると共に、アドレスセレクタ10にデータ
トランスファーアドレスを与えることにより実行される
まず、データトランスファー要求信号がメモリコントロ
ーラ9にてアービトレーションを受け、これに応じてア
ドレス選択信号がメモリコントローラ9からアドレスセ
レクタ10に与えられると、CRTC8からのデータト
ランスファーアドレスがアドレスセレクタ10を介して
ビデオメモリ5に与えられる。また、そのビデオメモリ
5にはメモリコントローラ9からDRAM制御信号が与
えられ、これによりデータトランスファーサイクルが実
行される。このデータトランスファーサイクルとは、ビ
デオメモリ5のライン(表面画面のラスターに相当する
)単位のデータをビデオメモリ5内のシフトレジスタに
転送することであり、1回のデータトランスファーサイ
クルによって1ラインから数ライン分のデータをシフト
レジスタに転送できる。
そして、シフトレジスタに転送された表示データは、ビ
デオメモリ5に与えられるCRTC8からのシリアルボ
ート制御信号によって、順次シフトレジスタから読み出
されてCRT7へ出力されて表示される。ビデオメモリ
5からの表示データの読み出しおよびこれに伴う表示は
、表示エリアに対応してその上部から下部へ1ラインず
つ行なわれ、その1ライン中においてはだ端から右端へ
の一定の順番で行なう、いわゆる全面リフレッシュ動作
によって行なわれる。
このように、CRTの表示制御の場合には、ビデオメモ
リ5に対するCPUの書き込み動作と、CRTコントロ
ーラ8によるビデオメモリ5からの表示データの読み出
し表示の動作がそれぞれ独立に実行される。
上述したようなCRT用の表示制御装置の場合、表示情
報を変更するなどのためのビデオメモリ5に対する表示
データの書き込みと、そのビデオメモリ5から表示デー
タを読み出して表示する動作が独立しているため、情報
処理システムのプログラムでは表示タイミング等を一切
考慮する必要がなく、任意のタイミングで所望の表示デ
ータを書き込むことができるという利点を有している。
ところが一方で、CRTは特に表示画面の厚み方向の長
さをある程度必要とするため全体としてその容積が大き
くなり、表示装置全体の小型化を図り難い。また、これ
により、このようなCRTを表示器として用いた情報処
理システムの使用にあたっての自由度、すなわち設置場
所、携帯性等の自由度が損われる。
この点を補うものとして液晶表示器(以下、LCDとい
う)を用いることができる。すなわち、LCDによれば
、表示装置全体の小型化(特に薄型化)を図ることがで
きる。このようなLCDの中には、上述した強誘電性液
晶(以下、FLC:Ferroelectric Li
quid Crystalという)の液晶セルを用いた
表示器(以下、FLCD:FLCデイスプレィという)
があり、その特長の1つは、その液晶セルが電界の印加
に対して表示状態の保存性を有することにある。そのた
め、FLCDを駆動する場合には、CRTや他の液晶表
示器と異なり、表示画面の連続的なリフレッシュ駆動の
周期に時間的な余裕ができ、また、その連続的なりフレ
ツシニ駆動とは別に、表示画面上の変更に当たる部分の
みの表示状態を更新する部分書き換え駆動が可能となる
。したがって、このようなFLCDは他の液晶表示器と
比較して大画面の表示器とすることができる。
ここで、FLCDは、その液晶セルが充分に薄いもので
あり、その中の細長いFLCの分子は、電界の印加方向
に応じて第1の安定状態または第2の安定状態に配向し
、電界を切ってもそれぞれの配向状態を維持する。この
よりなFLCの分子の双安定性により、FLCDは記憶
性を有する。このようなFLCi3よびFLCDの詳細
は、例えば特願昭62−76357号に記載されている
[発明が解決しようとする課題〕 ところが、以上のような利点を有するFLCDを前述の
CRTと同様の表示制御により情報処理システムの表示
装置として用いる場合、FLCの表示更新動作にかかる
速度が比較的遅いため、例えば、カーソル、文字入力、
スクロール等、即座にその表示が書き換えられなければ
ならないような表示情報の変化に追従できないことがあ
った。
これに対して、FLCDの特長の一つである部分書き換
えが可能であることを利用し、この処理を行うため、情
報処理システム側はこの処理であることを識別するため
の情報を与える等を行なう構成もあるが、前述した表示
画面上における部分的な書き換え駆動を実現するために
は、情報処理システムにおける制御プログラムの大幅な
変更を余儀なくされていた。
本発明は上述の観点に基づいてなされたものであり、情
報処理システムのソフトウェアを大幅に変更せずに、C
RTとの互換性を有したFLCD等の表示制御装置を提
供することを目的とする。
また、FLCD等における表示状態の保存性を有効に利
用し最適な画質を実現可能な表示制御装置を提供するこ
とを本発明の他の目的とする。
[課題を解決するための手段] そのために本発明では、更新された表示状態を保持可能
な表示素子の複数が配列される表示画面を具え当該表示
画面において表示データに基づいた表示の更新を行う表
示装置のための表示制御装置において、前記複数の表示
素子の各々に対応したアドレスを当該複数の表示素子の
配列の順序で発生するアドレス発生手段と、該アドレス
発生手段が発生するアドレスに対して、前記配列におい
て連続する所定数の表示素子よりなるブロックの複数毎
に当該配列の順序に応じて前記発生するアドレスに対し
て相互に所定間隔をおいて対応づけられるよう当該ブロ
ック各々の表示素子のアドレスを対応づけ、前記アドレ
ス発生手段によるアドレスの発生に応じて当該対応づけ
られなアドレスを発生するための変換手段であって、前
配所定数および/または前記所定間隔をそれぞれ異なら
せた変換手段を複数有したアドレス変換手段と、該アド
レス変換手段が有する複数の変換手段の中から、当該ア
ドレス発生のために用いられる変換手段を設定情報およ
び/または前記表示画面の温度に応じて設定するための
設定手段と、前記複数の表示素子の各々に対応して当該
表示素子の表示データを記憶する記憶手段と、前記設定
手段によって設定される変換手段が発生するアドレスの
表示素子に対応した表示データを、前記記憶手段から前
記表示装置へ転送する転送手段とを具えたことを特徴と
する。
[作 用] 以上の構成によれば、例えばインターレースモード変換
テーブル等のアドレス変換手段から、連続する所定数の
アドレスが発生し、次にこの所定数×整数分の所定間隔
おいた所定数の連続するアドレスが発生するため、この
アドレスが例えば表示画面上の所定数の表示素子よりな
る走査ラインに対応するものであれば、これらラインは
所定数のラインよりなる最初のブロックのラインがまず
順次にアクセスされ、次には数ブロックおいたブロック
のラインが順次にアクセスされその表示状態が更新され
ていく。
また、上記アドレス変換手段は複数の変換手段を有し、
これらが設定情報や表示画面の温度情報に応じて変更さ
れるため、上記設定情報等によってアドレスの発生の仕
方を異ならせることができる。
(以下余白) [実施例] 以下、図面を参照して本発明の実施例を詳細に説明する
第1図は、本発明の一実施例にかかる表示制御装置を具
えたFLC表示装置を各種文字1画偉情報などの表示装
置として用いた情報処理システムのブロック図である。
図において、11は情報処理システム全体の制御を実行
するCPU 、 13はCPUIIが実行するプログラ
ムを記憶したり、この実行の際のワーク領域として用い
られるメインメモリ、14は、CPUIIを介さずにメ
インメモリ13と本システムを構成する各種機器との間
でデータの転送を行うDMAコントローラ(Direc
t Memory Access Controlle
r、以下DMACという)である。15はイーサネット
(XEROX社による)などのLAN (ローカルエリ
アネットワーク)16と本システムとの間のLANイン
ターフェース、17ばROM、 SRAM、 R523
2C方式インターフェースなどを有した入出力装置(以
下、Iloという)である。
Ilo 17には、各種外部機器を接続可能である。1
8および19は外部記憶装置とし、てのそれぞれハード
ディスク装置およびフロッピーディスク装置、20はハ
ードディスク装置18やフロッピーディスク装置19と
本システムとの間で信号接続を行うためのディスクイン
ターフェースである。21Aは比較的高解像度の配録を
行うことが可能なレーザービームプリンタ(以下、単に
プリンタともいう)、21Bは画像読取り装置としての
スキャナ、22はプリンタ21Aおよびスキャナ21B
と本システムとの間で信号接続を行うためのスキャナ/
プリンタインターフェースである。23は各種文字情報
、制御情報などを入力するためのキーボード、24はポ
インティングデバイスとしてのマウス、25はキーボー
ド23およびマウス24と本システムとの間で信号接続
を行うためのキーインターフェースである。26は1本
発明の一実施例にかかる表示制御装置としてのFLCD
インターフェース27によって、その表示が制御される
FLC表示装置(以下、FLCDともいう)であり、上
述の強誘電性液晶をその表示動作媒体とする表示画面を
有する。12は上記各機器間を信号接続するためのデー
タバス、コントロールバス、アドレスバスからなるシス
テムバスである。
以上説明した各種機器などを接続してなる情報処理シス
テムでは、一般にシステムのユーザーは、FLCD26
の表示画面に表示される各種情報に対応しながら操作を
行う。すなわち、LAN16,11017に接続される
外部機器、ハードディスク18.フロッピーディスク1
9.スキャナ21B、キーボード23、マウス24から
供給される文字1画像情報など、また、メインメモリ1
3に格納されユーザーのシステム操作にかかる操作情報
などがFLCD2Gの表示画面に表示され、ユーザーは
この表示を見ながら情報の編集、システムに対する指示
操作を行う。ここで、上記各種機器等は、それぞれFL
CD2Bに対して表示情報供給手段を構成する。
第2図はFLCDインターフェース27の詳細を示すブ
ロック図である。
図において、31はアドレスバスドライバ、32はコン
トロールバスドライバ、33.43.45はデータバス
ドライバであり、それぞれはシステムバス12の各バス
と接続している。CPUIIが表示内容書換えのため後
述のビデオメモリ41をア′クセスする際のアドレスデ
ータは、アドレスバスドライバ31を介してメモリコン
トローラ40およびアドレスセレクタ35の一方の入力
部に与えられるとともに、第1のスイッチS1の切り換
えに応じてPIF[1(A)メモリ36またはFIFO
(B)メモリ37に選択的に与えられてこれに格納され
る。 FIFO(A)メモリ36およびFIFO(B)
メモリ37(以下、単に「Aメモリ」および「Bメモリ
」という)は、書き込んだ順番にデータが読み出される
FIFO(First In First 0ut)メ
モリであり、これらのメモリ36および37に書き込ま
れたアドレスデータは、第2のスイッチS2の切り換え
に応じて選択的に読み出される。
これらのメモリ36または37から読み出されたアドレ
スデータと、これと同様にビデオメモリ41をアクセス
するためのアドレスデータであって後述するインターレ
ースモード変換テーブル44からのアドレスデータは、
第3のスイッチS3の切り換えに応じて選択的に上記ア
ドレスセレクタ35の他方の入力部に与えられる。イン
ターレースモード変換テーブル44は、表示画面1ライ
ン分の表示駆動を行うごとにその値を歩進するアドレス
カウンタ38からのアドレスに基づいてそのテーブルが
参照されその内容がアドレスデータとして圧力される。
アドレスカウンタ38は、上述のようにアト、レスを”
l”ずつ歩進し、表示画面全体をリフレッシュ駆動する
ためのアドレスデータを発生するものであり、そのアド
レスデータの発生タイミングは同期制御回路39によっ
て制御される。この同期制御回路39は、前記スイッチ
Sl 、 S2およびS3の切り換え制御信号や後述す
るメモリコントローラ40へのデータトランスファ要求
信号をも発生する。
同期制御回路39による上記信号発生のタイミングやス
イッチSL、 S2およびS3の切換えタイミングの制
御は表示画面の1ライン分の表示駆動を行うごとにFL
CD26側が発生する水平同期信号(H3YNC)に応
じてなされる。
CPU11からのコントロール信号は、コントロールバ
スドライバ32を介してメモリコントローラ40に与え
られ、メモリコントローラ40は、このコントロール信
号に応じてサンプリングカウンタ34、アドレスセレク
タ35、および後述するビデオメモリ41を制御する。
すなわち、メモリコントローラ40は、所定期間にCP
UIIがメモリ41をアクセスするアドレスデータを判
別して異なるアドレスをアクセスされた場合、そのデー
タをサンプリングカウンタ34に出力し、カウンタ34
ではこれを計数する。この計数値は、同期制御回路39
に与えられ、後述の部分書き換えとリフレッシュ駆動の
割合などを定めるために用いられることが可能である。
また、メモリコントローラ40は、CPUIIからのメ
モリアクセス要求信号と同期制御回路39からのデータ
トランスファ要求信号とのアービトレーションを行い、
これに応じてアドレスセレクタ35の出力を切換え、ア
ドレスセレクタ35の入力部に与えられる2つのアドレ
スデータの一方を選択してビデオメモリ41に与える。
ビデオメモリ41は表示データを配憶するものであり、
デュアルポートのDRAM (ダイナミックRAM)で
構成されていて、データバスドライバ33を介して表示
データの書き込みと読み出しを行う。ビデオメモリ41
に書き込まれた表示データは、ドライバレシーバ42を
介して前記FLCD26に読み出されて表示される。ま
た、ドライバレシーバ42は、FLCD26からの同期
信号を前記同期制御回路39に与える。
また、データバスドライバ43を介して、後述される部
分書き換えとリフレッシュ駆動との割合などを設定する
ためのデータが同期制御回路39に与えられる。さらに
、データバスドライバ45を介して後述される表示画像
データに関するヘッダ情報がコントロールレジスタ44
Aにセットされる。
FLCD26のFLCパネル26Aにはその温度を検出
するための温度センサ26Bが設けられており、温度制
御回路26Cはここで検出された温度に基づいてヒータ
などを用いたFLCパネル26Aの温度制御を行う。ま
た、温度制御回路26Cは、検出される温度に基づき、
自身が有し第5図にて後述されるテーブルを参照してフ
ラグ値をフラグレジスタ26Hにセットする。この際、
FLCD26の制御を実行するコントローラ26Dは、
FLCD26の、例えば外装ケースに設けられユーザー
が操作可能な温度テーブル切換えスイッチ26Sの状態
に応じて上記参照される温度テーブルを切換える。この
スイッチ状態に応じて複数のテーブルを設けることによ
りフラグ値に対する温度閾値を変えることができ、結果
としてフラグの数を減少することができる。これにより
、ハード構成を簡素化することが可能となる。なお、上
言己スイッチの代わりにボリュームを設け、これの値に
応じて複数の温度テーブルを設けてもよい。
以上の構成において、 CPUIIが表示の変更を行う
場合、所望するデータの書き換えに対応するビデオメモ
リ11のアドレス信号がアドレスバスドライバ31を介
してメモリコントローラ40に与えられ、ここでCPU
IIのメモリアクセス要求信号と同期制御回路39から
のデータトランスファ要求信号とのアービトレーション
が行われる。そして、CPUアクセス側が権利を得ると
、メモリコントローラ40はアドレスセレクタ35に対
し、メモリ41へ与えるアドレスとしてCPUがアクセ
スしたアドレスを選択するよう切換えを行う。これと同
時にメモリコントローラ40からメモリ41の制御信号
が発生され、データバスドライバ33を介してデータの
読み書きが行われる。このとき、CPU11によってア
クセスされるアドレスデータはスイッチS1を介してF
IFO(A) 36またはFIFO(B)37に記憶さ
れ、後述する表示データの転送の際利用される。このよ
うにCPU11から見た表示データのアクセス方法は前
述のCRTの場合と少しも変わらない。
また、ビデオメモリ41からデータを読出し、FLCD
26へ転送する場合、同期制御回路39からメモリコン
トローラ40ヘデータトランスフア要求が発生され、ビ
デオメモリ41に対するアドレスとして、インターレー
スモード変換テーブル44またはFIFO側のアドレス
が、アドレスセレクタ35において選択されるとともに
、メモリコントローラ40よリデータトランスファ用の
制御信号が生成されることで、メモリセルからシフトレ
ジスタへ該当アドレスのデータが転送され、シリアルボ
ートの制御信号によりドライバ42へ出力される。
同期制御回路39では、前述したようにFLCD2Bか
らの水平同期信号HSYNCに基づいて本発明の一実施
例に関し画面をランダムに全面リフレッシュして行(サ
イクル、およびCPUIIによりアクセスされたライン
の書換えを行う部分書換えサイクルを生じさせるタイミ
ングを生成する。ここで、全面リフレッシュのサイクル
とは表示画面を構成するラインをランダムに少なくとも
1回表示駆動するサイクルをいい、これは、後述される
ようにインターレースモード変換テーブル44で選択さ
れるテーブルの内容に応じてアクセスするラインが定ま
る。また、アクセスラインの部分書換えサイクルとはそ
のサイクルの直前の所定時間内にCPUIIからアクセ
スされたラインを書き換えるものである。
このように、本例においては、基本的にはFLCデイス
プレィ26の画面全面をリフレッシュして行(動作と、
表示内容の変更を行うべく CPUIIによりアクセス
された部分的なラインの書換えを行う動作とを時分割に
交互に行うが、さらにそれら動作の繰返し周期と1周期
内におけるそれら動作の時間的比率とを設定可能とする
まず、リフレッシュの動作とライン書換えの動作とを時
分割に交互に行う本例の基本的動作について説明する。
FIFOfA) 36およびFIFO(B) 37の状
態を説明するに、スイッチS1がFIFO(A) 36
側に接続されると、CPLIIIがアクセスするライン
のアドレスはFIFO(A)36にサンプリングされて
記憶される。一方スイッチS1がFIFO(B)37側
に接続されると、CPUIIがアクセスするラインのア
ドレスがFIFO(B) 37に記憶される。また、ス
イッチS2がFIFO(A) 36側に接続されると、
FIFOfA) 36に記憶されたアドレスが出力され
、スイッチS2がFIFO(B)37側に接続されると
、FIFO(B)37に記憶されたアドレスが出力され
る。
画面全体の1回のリフレッシュが完了し、FLCDz6
が垂直同期信号VSYNCを出力したり、あるいはアド
レスカウンタ38にキャリーが生じるとアドレスカウン
タ38がクリアされ、次の全面リフレッシュのサイクル
で出力されるラインは変換テーブル44に応じたライン
に戻り、FLCD26より同期制御回路39を介して与
えられる水平同期信号H3YNC毎に順次カウントアツ
プしてい(。この間にCPUIIよりあるラインのアド
レスがアクセスされると、スイッチS1がFIFO(A
) 36に接続されているので、このラインのアドレス
がここに記憶され、その後スイッチS2がFIFO(A
136に接続された時点で記憶されたアドレスがここか
ら出力されて出力ラインが選ばれる。ここで、スイッチ
S3の切換え信号は同期制御回路39から与えられ、部
分書換えのサイクルでは出力ラインアドレスとしてFI
FO(A) 36゜FIFO(B) 37側に切換えら
れる。
そして、このときスイッチSlがFIFO(B)37側
に接続されているのでFIFO(B)37側にアクセス
のためのアドレスが記憶される。また、リフレッシュサ
イクルではスイッチS3はインターレースモード変換テ
ーブル44側に切換えられ、リフレッシュ動作を変換テ
ーブルの内容に基づきランダムに行う。
以下同様にして上述の動作を繰返すが、FIFOを2つ
用意したのは一方でメモリアクセスされたアドレスをサ
ンプリングし、同時に他方でサンプリングしたアドレス
を出力することを、矛盾無くがつ効率よく実行するため
である。すなわち、アドレスのサンプリング期間は他方
のFIFOのアクセスラインの出力開始から全面リフレ
ッシュサイクルの終了までであり、全面リフレッシュサ
イクルの終了後、直前のサンプリング期間でサンプリン
グしたアドレスを出力するアクセスラインの書換えサイ
クルに入ると同時に、他方のFIFOのアドレスサンプ
リング期間が開始されることになる。
以上のように、本例の基本的動作ではリフレッシュサイ
クルと部分書換えのサイクルとを交互に繰返し、これら
サイクルの割合などを、温度などの環境条件や表示する
データの種類、あるいはさらにFLCDの表示デバイス
素材の違いなどに応じて変更可能とする。すなわち、リ
フレッシュの割合を大きくすればリフレッシュレートな
向上することができ、例えば低温時などFLC素子の応
答性が低い場合やイメージ画像を表示する場合において
も良好な表示状態を得ることができる。逆に、部分書換
えの割合を大とすれば部分的な表示の変更の応答性を高
くすることができ、高温時や文字などキャラクタの表示
およびこれらの動作表示など、リフレッシュレートが高
くなくてもよい場合に対応できることになる。
さらに、本発明の一実施例において、表示画面における
フリッカや画像のばらけを防止あるいは調整し、最適な
画質を得るために、上述のリフレッシュサイクルをいわ
ゆるインターレースモードで行い、このインターレース
モードを画像データやFLCパネルの温度に応じて変更
する。以下、本発明の一実施例にかかるインターレース
モードのリフレッシュサイクル動作について説明する。
第3図(A)〜(C)は、それぞれ本発明の一実施例に
かかるインターレースモードのリフレッシュサイクル動
作を説明するための表示画面を示す模式図である。これ
ら図に示されるように、1つのブロックは表示画面のN
本または1本のラインに対応しており、また、各ブロッ
ク中の数は駆動される順番を示している。
第3図(A)は連続N本2インターレースのリフレッシ
ュサイクルを示している。すなわち、まず、最初に表示
画面の1番上のブロックのNラインが順次駆動され、次
に、1ブロツクおいた3番目のブロックのNラインが順
次駆動される。このように表示画面の上から下へ1ブロ
ツクおきに各ブロックのNラインが駆動され、下から2
番目のブロックのNラインが駆動されると、次に上から
2番目のブロックのNラインが駆動される。以下、同様
にして1ブロツクおきにNラインが駆動されて全ライン
が駆動されると、上述の駆動が繰り返される。
第3図(B)は連続N本4インターレースのりフレッシ
ュサイクルを示す。同図から明らかなように、各ブロッ
クNラインが3ブロツクおきに表示画面の上から下へ順
次駆動される。
第3図(C)は連続4本2インターレースのリフレッシ
ュサイクルを示す。同図に示されるように、まず、1番
目のブロックの4ラインが順次駆動(1,2,3,4)
され、次に1ブロツク(4ライン)おいて3ブロツク目
の4ラインが順次駆動(5゜・・・)される、以下、同
様にして全ラインが駆動されると1番目のブロックから
の駆動が繰り返される。
第4図は第2図に示したインターレースモード変換テー
ブル44の詳細を示す模式図である。第4図に示される
ように、変換テーブル44はインターレースモードに応
じて複数のテーブルを有し、これらテーブルは、コント
ロールレジスタ44Aにセットされているヘッダ情報お
よび温度フラグレジスタ26Hにセットされている温度
フラグ情報に応じて選択される。それぞれのテーブルに
はアドレスカウンタ38が発生するアドレス0−にのそ
れぞれに応じて表示画面でアクセスすべきラインのアド
レスデータが格納されている。例えば、図中1番左側の
10本32インターレースモードのテーブルではアドレ
スOに1番目、アドレス1に2番目、・・・・・・アド
レス9に10番目、アドレス10に321番目、アドレ
ス11に322番目、・・・、アドレス19に330番
目のラインのアドレスデータが格納されている。すなわ
ち、まず表示画面の上から1番目から10番目までのラ
インが順次駆動され、次は10ラインX3IC32イン
ターレース)分のラインを飛んで321番目から330
番目までのラインが順次駆動される。以下、同様にして
表示画面ラインが駆動されると、これを繰り返す。この
アドレスデータの格納パターン、すなわち、リフレッシ
ュ動作におけるインターレースモードは、それぞれのテ
ーブルにおいて、文字、線画、自然画(写真モード、写
真ファインモード)などの表示画像の種類や表示画面の
画質、さらには文字のポイント数に応じて設定される上
記ヘッダ情報、およびFLCパネル2[)Aの温度に応
じて設定される温度フラグ情報に応じたそれぞれ異なる
傾向を有している。例えば、表示される画像が自然画で
、FLCパネル26Aの温度が比較的高温の場合、アド
レスカウンタ38からのアドレスがOからKまで歩進す
るのに伴なって発生するアドレスの飛び方が比較的小さ
い傾向を有するテーブルが選択される。また、表示され
る文字およびその文字列の間隔に対応した1ブロツクの
ライン数およびインターレースの数を有するインターレ
ースモードを選択することができる。これにより、表示
画像およびFLCパネルの温度に応じた適切な周期でリ
フレッシュサイクル動作を行うことができるとともに、
例えば文字などのまとまった単位でのリフレッシュサイ
クルによる書き換えが可能となり画像のばらけを防止す
ることができる。
また、後述されるように、ユーザーが表示画面を見なが
ら、例えば表示画面上のツマミをマウス等によって操作
することにより上記ヘッダ値を変更し、すなわち、変換
テーブル44で選択されるテーブルを変更し、インター
レースモードを変更することもできる。これにより画面
のフリッカなどの調整を良好に行うことができる。
なお、上記実施例では第4図に示される変換テーブルを
用い、画像情報等に応じて変更可能なものとしたが、こ
れら情報等に応じて変更するのではなく、画面全体の1
回のリフレッシュサイクル毎、n回のリフレッシュサイ
クル毎、あるいは定期的にテーブルを変更し、特にイン
ターレースの数を変更できるよう構成することも可能で
ある。この構成によっても、FLCパネルの温度変化に
応じた適切な表示を行うことが可能である。
第5図は第1図示のシステムで処理されるデータの構造
の一例を示す。1単位のデータは管理領域CAとデータ
領域りとからなり、データ領域に文字・数字などのキャ
ラクタ列からなるデータや、線画、自然画、写真などの
データが展開される。
管理領域CAにはその展開されたデータについての管理
情報(例えばデータサイズや文字データの場合のピッチ
その他の情報)の領域CTRLと画像種類や文字のポイ
ント数を示すヘッダ情報の領域HAとが設けられる。
ユーザーがキーボード23を用いて文書などを入力する
際には、データがキャラクタ列などでなるものを示すた
めの情報が領域HAに設けられ、編集、その他のための
管理情報が領域C:TRLに付加される。また、スキャ
ナ21Bを用いて入力を行う場合には、当該読取りに際
して設定されるモード(文字列を読取るための文字モー
ド、写真を読取るための写真モード、写真を鮮明に読取
るための写真ファインモードなと)の情報がヘッダ情報
領域HAに、その他の管理情報が領域CTRLに展開さ
れる。そして、そのように設定された管理領域CAを付
加したデータがハードディスクやフロッピーディスクに
ファイルの形態で登録されることになる。
本例においては、スキャナ21Bなどがら入力されたイ
メージ、キーボード23などがら入力された文字、ハー
ドディスクやフロッピーディスクから読出したファイル
の表示に際しては、ヘッダ情報領域から画像種類を示す
情報を取出し、これをヘッダ情報Hとして第2図のコン
トロールレジスタ44Aに格納するようにする。また、
第8図にて後述されるように、ユーザーがツマミを操作
することによりヘッダ情報領域HAの内容の書換えも可
能とし、ユーザーによる表示画質の選択も可能とする。
第6図は第2図に示される温度制御回路26Cが有する
温度フラグテーブルを示す概念図であり、同図から明ら
かなように、2ビツトで構成される4種類のフラグは、
温度センサ26Bが検出する温度およびスイッチ26S
の状態に応じて選択され、温度フラグレジスタ26Hに
セットされる。スイッチ26Sは、前述のようにユーザ
ーによって操作されるものであり、ユーザーは画質など
に応じてスイッチ26Sの状態をAまたはBに切換える
ことができる。これにより、フラグに対する温度閾値を
複数設けることができ、フラグの数を減少させてハード
構成を簡略化することができる。
第7図は、第1図に示したCPUIIが有し、キーボー
ド23によって入力される文字について予め指定された
文字ポイント数とヘッダ値との対応を示すテーブルの概
念図である。
第1図に示される情報処理システムにおいて、文字入力
モードの際にはFLCD26の表示画面に入力用紙が表
示され、これにキーボード23等によって入力された情
報が表示されて行く。ここで、文字を入力する場合、そ
のサイズとしてポイント数が指示される。また、文字を
入力する場合、これら文字列は所定間隔で配列されるこ
とが多い。このため、文字のサイズと上記間隔に応じて
インターレースモードが選択されることは、画像のばら
けを防止できる等、画質向上に有効である。従って、上
記テーブルにより指示された文字ポイント数にヘッダ値
を対応させ、これをインターレースモード変換テーブル
におけるテーブル選択のための1つの情報とすることが
できる。
第8図(A)〜(C)は、それぞれ本発明の一実施例に
関し、第1図に示される情報処理システムでのユーザー
の操作に応じたCPLIIIによる制御手順を示すフロ
ーチャート、また、第8図(D)は上記制御手順に伴う
FLCD27の動作手順を示すフローチャートである。
第8図(A)はスキャナ21Bによるイメージ入力モー
ドおよびこの入力データのFLCD2Bによる表示の際
の制御手順を示す。ステップ5501においてFLCD
26の表示画面上のスキャナアイコンが、例えばユーザ
ーがマウス24を操作することにより選択されると、ス
テップ5502で表示画面の所定の個所に入力画像を表
示するためのウィンドウをオーブンする。さらに、ステ
ップ5503で、スキャナ21Bによって入力する画像
に応じ、ユーザーにより文字、写真、写真ファインの中
から入力モードが設定されると、ステップ5504にお
いて、第4図にて前述したようなヘッダ情報が、所定の
複数のヘッダ値の中からデフォルトに選択されてこれが
付加される。これと同時にステップ5505では、第2
図に示された画像データヘッダレジスタ44Aにこのヘ
ッダ情報がセットされる。
その後、ステップ5506で、スキャナ21Bの入力動
作を開始し、これに伴ってステップ5507では入力し
た画像データをスキャナ21BとFLCD26との解像
度を調整するため、メインメモリ13に一旦格納し、そ
の後ステップ5508でビデオメモリ41にこの画像デ
ータを展開すると共に表示を行う。
次に、ステップ5509では、ユーザーが画質を変更す
るため、例えば表示画面に表示されるツマミを操作マウ
ス等によってすることにより表示状態を変更していたか
否かを判断し、変更された場合にはステップ5510で
この変更に応じて上記複数のヘッダ値の中からヘッダ値
を選択し、ステップ5511でヘッダレジスタ44Aに
このヘッダ値をセットする。ステップ5509で表示状
態が変更されていないと判断した場合には本処理を終了
する。
第8図(B)はワープロ対応の文字入力モード時の制御
手順を示す。例えばキーボード23における所定のキー
操作によって本処理が起動されると、ステップ5551
で表示画面の所定個所に入力用紙が表示され、これとと
もに、ユーザーが所定のキー操作によって文字サイズで
あるポイント数の入力を行うとステップ5552でポイ
ント数の指定がなされる。これに伴ってステップ555
3では上述した複数のヘッダ値の中からポイント数に応
じてデフォルトに所定のヘッダ値が選択され、メモリの
所定領域に付加される。さらに、ステップ5554では
コントロールレジスタ44Aにこのヘッダ値がセットさ
れる。
その後、ステップ5555でキー人力が行われると、こ
れに伴ってステップ5556でこのキー人力データがビ
デオメモリ41に展開されると共に表示される。
次に、ステップ5557では、ユーザーによってポイン
ト数が変更されたか否かを判別し、変更された場合には
、ステップ5558でこの変更されたポイント数に応じ
て上記複数のヘッダ値の中からヘッダ値を選択し、これ
とともにステップ5559でコントロールレジスタ44
Aにこの値をセットする。ステップ5557で否定判断
の場合はステップ556(lへ進む。
さらに、ステップ5560では、第8図(A)の制御手
順と同様にして、ユーザーによって表示状態が変更され
たか否かを判別し、変更された場合には、ステップ55
70でヘッダ値の変更を行い、ステップ5554に戻っ
て表示変更のためのレジスタ44Aへのヘッダ値のセッ
トを行う。表示状態が変更されていない場合は、ステッ
プ5571でキー人力が終了したか否かを判別し、終了
している場合には本処理を終了し、終了していない場合
はステップ5555へ戻る。
第8図(C)はハードディスク18やフロッピーディス
ク19に格納されるファイルを表示するためのファイル
表示モードの制御手順を示す。
本処理が起動されると、ステップ5531でファイルの
ヘッダ情報を読出し、ステップ5532でファイルに付
加されているヘッダ情報をヘッダレジスタ44Aにセッ
トする。これに続いてステップ5533で前述のように
解像度の調整などを行うためにファイル内のデータをメ
モリ13へ格納し、その後、ステップ5534でこれら
データをビデオメモリ41に展開すると共に表示を行う
。さらに、ステップ3535〜5537では、第8図(
A)のステップ8509〜5511の処理と同様の処理
を行う。
第8図(D)は上記第8図(A)〜(C)で示された各
制御手順に応じたFLCDインターフェース27の動作
を示す。
すなわち、FLCDインターフェース27では、ステッ
プ5541でコントロールレジスタ44Aおよび温度フ
ラグレジスタ26Hの内容の少なくとも一方に変更があ
った場合には、ステップ5542でこの変更に応じてイ
ンターレースモード変換テーブル44の変換に用いられ
るテーブルが変更され、ステップ5543では、このテ
ーブルに応じた前述のインターレースモードによるリフ
レッシュ動作が行われる。
以上説明したように、本発明の一実施例によれば、表示
画像の種類1表示画面の画質1文字サイズに応じてイン
ターレースモードが変更される。
また情報処理システムを構成し表示データを供給する機
器の中のLAN16やIlo 17に接続される外部機
器に応じてリフレッシュ駆動の際のインターレースモー
ドを変更することも可能である。
なお、上記実施例ではコントロールレジスタ44Aの内
容および温度フラグレジスタ26Eの内容に応じてテー
ブルを変更するものとしたが、いずれか一方に応じてテ
ーブルの変更を行うようにしてもよい。
また、上側ではインターレースモード変換テーブル44
におけるテーブル変更は、ヘッダ、温度フラグ等の変更
に応じて随時独立に行うようにしたが、例えば、同期制
御回路がインターレースモード変換テーブルにおける変
更のタイミングを制御するようにし、HSYNCが発生
する毎に変更を行うようにしてもよい。
[発明の効果] 以上の説明から明らかなように、本発明によれば例えば
インターレースモード変換テーブル等のアドレス変換手
段から、連続する所定数のアドレスが発生し、次にこの
所定数X整数分の所定間隔おいた所定数の連続するアド
レスが発生するため、このアドレスが例えば表示画面上
の所定数の表示素子よりなる定量ラインに対応するもの
であれば、これらラインは所定数のラインよりなる最初
のブロックのラインがまず順次にアクセスされ、次には
数ブロックおいたブロックのラインが順次にアクセスさ
れその表示状態が更新されていく。
また、上記アドレス変換手段は複数の変換手段を有し、
これらが設定情報や表示画面の温度情報に応じて変更さ
れるため、上記設定情報等にょ7てアドレスの発生の仕
方を異ならせることができる。
この結果、表示画面の上記各ラインに対する表示更新の
ためのアクセスがブロック毎に行なわれるため、例えば
、文字等表示情報毎にリフレッシュサイクルでの書き換
えを行うこともできる。
また、変換テーブルの設定を適切に行えば、上記文字等
の設定情報のサイズや間隔に最適な表示を行うことがで
き、画像のばらけを防止することもできる。
さらに、表示データ等に応じた設定情報やFLCパネル
の温度に応じて、いわゆるインターレースモードを最適
に設定できるため、温度が変化した場合にもリフレッシ
ュサイクルの周期を所定のレベルに保持することもでき
、また画質の最適化を図ることもできる。
【図面の簡単な説明】
第1図は、本発明の一実施例にかかる表示制御装置を組
み込んだ情報処理システムのブロック図、 第2図は、第1図示の上記表示制御装置としてのFLC
Dインターフェースの構成を示すブロック図、 第3図は、本発明の実施例にかかるいわゆるインターレ
ースモードを説明するための表示画面の模式図、 第4図は、第2図に示されるインターレースモード変換
テーブルの概念図、 第5図は、本発明の一実施例において用いられるデータ
構造の一例を示す概念図、 第6図は、第2図に示される温度制御回路が有する温度
フラグテーブルの概念図、 第7図は、本発明の一実施例に関し入力文字のポイント
数とヘッダ値との関係を示す説明図、第8図fA)〜(
C)は、第1図に示される情報処理システムにおける制
御手順を示すフローチャート、 第8図(D)は、第2図に示される表示制御装置の動作
手順を示すフローチャート、 第9図は従来のCRTインターフェースの構成を示すブ
ロック図である。 11・・・cpu  。 12・・・アドレスバス、 13・・・システムバス、 14・・・DMAコントローラ、 15・・・LANインターフェース、 16・・・LAN、 17・・・I10装置、 18・・・ハードディスク装置、 19・・・フロッピーディスク装置、 20・・・ディスクインターフェース、21・・・プリ
ンタ、 22・・・プリンタインターフェース、23・・・キー
ボード、 24・・・マウス、 25・・・インターフェース、 26・・・FLCD (FLCDデイスプレィ)、26
B・・・温度センサ、 26E・・・温度フラグレジスタ、 26S・・・スイッチ、 27・・・FLCDインターフェース、31・・・アド
レスバスドライバ、 32・・・コントロールバスドライバ、33、43.4
5・・・データバスドライバ、34・・・サンプリング
カウンタ、 35・・・アドレスセレクタ、 36・・・PIF(+(A)メモリ、 37・・・FIFO(B)メモリ、 38・・・アドレスカウンタ、 39・・・同M制御口路、 40・・・メモリコントローラ、 41・・・ビデオメモリ、 42・・・ドライバレシーバ、 44・・・インターレースモード変換テーブル。 44A・・・コントロールレジスタ、 Sl、S2.S3・・・スイッチ。 慢統N本 壇琥N番 第3 f!1続4本 第5 凶 第6図 (A) 第8図 (C) 手続補正書(方式) 手続補正書 平成2年8月30日

Claims (1)

  1. 【特許請求の範囲】 1)更新された表示状態を保持可能な表示素子の複数が
    配列される表示画面を具え当該表示画面において表示デ
    ータに基づいた表示の更新を行う表示装置のための表示
    制御装置において、 前記複数の表示素子の各々に対応したアドレスを当該複
    数の表示素子の配列の順序で発生するアドレス発生手段
    と、 該アドレス発生手段が発生するアドレスに対して、前記
    配列において連続する所定数の表示素子よりなるブロッ
    クの複数毎に当該配列の順序に応じて前記発生するアド
    レスに対して相互に所定間隔をおいて対応づけられるよ
    う当該ブロック各々の表示素子のアドレスを対応づけ、
    前記アドレス発生手段によるアドレスの発生に応じて当
    該対応づけられたアドレスを発生するための変換手段で
    あって、前記所定数および/または前記所定間隔をそれ
    ぞれ異ならせた変換手段を複数有したアドレス変換手段
    と、 該アドレス変換手段が有する複数の変換手段の中から、
    当該アドレス発生のために用いられる変換手段を設定情
    報および/または前記表示画面の温度に応じて設定する
    ための設定手段と、 前記複数の表示素子の各々に対応して当該表示素子の表
    示データを記憶する記憶手段と、 前記設定手段によって設定される変換手段が発生するア
    ドレスの表示素子に対応した表示データを、前記記憶手
    段から前記表示装置へ転送する転送手段と、 を具えたことを特徴とする表示制御装置。 2)前記設定情報として、前記表示データの種類と、前
    記表示データにおける文字のサイズと、前記表示装置に
    前記表示データを供給するデータ供給手段の種類と、前
    記表示画面の表示画質とを用いることができることを特
    徴とする請求項1に記載の表示制御装置。 3)前記表示素子は、当該表示状態が更新されるための
    動作媒体として強誘電性液晶を有したことを特徴とする
    請求項1または2に記載の表示制御装置。
JP10563390A 1990-04-20 1990-04-20 表示制御装置 Pending JPH043119A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10563390A JPH043119A (ja) 1990-04-20 1990-04-20 表示制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10563390A JPH043119A (ja) 1990-04-20 1990-04-20 表示制御装置

Publications (1)

Publication Number Publication Date
JPH043119A true JPH043119A (ja) 1992-01-08

Family

ID=14412871

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10563390A Pending JPH043119A (ja) 1990-04-20 1990-04-20 表示制御装置

Country Status (1)

Country Link
JP (1) JPH043119A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5640597A (en) * 1994-11-17 1997-06-17 Fujitsu Limited Method and apparatus for servicing simultaneously a plurality of requests for data streams
US6021833A (en) * 1996-04-22 2000-02-08 Fujitsu Limited Manufacturing line for multi-layered printed circuit boards

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5640597A (en) * 1994-11-17 1997-06-17 Fujitsu Limited Method and apparatus for servicing simultaneously a plurality of requests for data streams
US6021833A (en) * 1996-04-22 2000-02-08 Fujitsu Limited Manufacturing line for multi-layered printed circuit boards

Similar Documents

Publication Publication Date Title
US5552802A (en) Display control device
JP3184613B2 (ja) 表示制御装置及び方法
JP3156977B2 (ja) 表示制御装置及び方法
JPH0580720A (ja) 表示制御装置
JPH043119A (ja) 表示制御装置
JP2931363B2 (ja) 表示制御装置および表示制御方法
JP2934277B2 (ja) 表示制御装置及び表示制御方法
JPH0566733A (ja) 表示制御装置
JPH0683288A (ja) 表示制御装置
JP3164576B2 (ja) 表示制御装置および表示制御方法
JP3245230B2 (ja) 表示制御装置および表示制御方法
JP3187082B2 (ja) 表示制御装置および表示制御方法
JP2931364B2 (ja) 表示制御装置および表示制御方法
JPH08211849A (ja) 表示制御装置
JPH043120A (ja) 表示制御装置
JPH0566732A (ja) 表示制御装置
JP2880245B2 (ja) 表示制御装置
JP3229341B2 (ja) 表示制御装置および表示制御方法
JP3140803B2 (ja) 表示制御装置および表示制御方法
JP3297475B2 (ja) 表示制御装置及び方法
JP3043376B2 (ja) 表示制御装置
JP3264520B2 (ja) 表示制御装置
JPH0566734A (ja) 表示制御装置
JPH064042A (ja) 表示制御装置及び方法
JP3043377B2 (ja) 表示制御装置および表示制御方法