JPH11161255A - 画像表示装置 - Google Patents

画像表示装置

Info

Publication number
JPH11161255A
JPH11161255A JP32255397A JP32255397A JPH11161255A JP H11161255 A JPH11161255 A JP H11161255A JP 32255397 A JP32255397 A JP 32255397A JP 32255397 A JP32255397 A JP 32255397A JP H11161255 A JPH11161255 A JP H11161255A
Authority
JP
Japan
Prior art keywords
display
address
window
screen
offset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32255397A
Other languages
English (en)
Inventor
Mikio Miura
幹夫 三浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP32255397A priority Critical patent/JPH11161255A/ja
Publication of JPH11161255A publication Critical patent/JPH11161255A/ja
Pending legal-status Critical Current

Links

Landscapes

  • User Interface Of Digital Computer (AREA)
  • Digital Computer Display Output (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】 【課題】 最小限の回路規模で高速にマルチウィンドウ
表示を行なえるようにすること。 【解決手段】 画像表示装置の表示制御回路4に、基本
画面の表示アドレスを出力するアドレスカウンタ11
と、各ウィンドウに対応するレイヤのアドレスオフセッ
ト値と、各ウィンドウの表示位置および大きさを示す座
標値と、優先順位とをそれぞれ設定する複数のレジスタ
からなるウィンドウ属性レジスタ12と、表示動作に同
期してウィンドウ属性レジスタの各レジスタに設定され
た値に基づいて、各ウィンドウに対するアフドレスオフ
セット値を切り換えて出力するオフセット切換器13
と、アドレスカウンタ11が出力する基本画面の表示ア
ドレスとオフセット切換器13が出力するアフドレスオ
フセット値とを加算して、各ウィンドウの表示アドレス
を表示メモリであるVRAM7に出力するオフセット加
算器14とを設ける。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、ブラウン管ディ
スプレイ(CRT)や液晶ディスプレイ(LCD)等の
表示装置を用いてマルチウィンドウ表示を行なう画像表
示装置に関する。
【0002】
【従来の技術】表示メモリであるVRAMに描画された
画像データを順次呼び出して、CRTやLCD等の表示
装置の表示画面に文字やパターンなどの画像情報(画像
データ)を表示させるグラフィックディスプレイ装置が
ある。このような画像表示装置は、パーソナルコンピュ
ータやワードプロセッサなどには不可欠であり、広く一
般に普及している。
【0003】このような画像表示装置において、表示内
容の切り換えや画面展開の方法として、画面内に矩形領
域のウインドウを設定して、表示メモリの全く別のレイ
ヤに描画された画像データ(他の文書や表,グラフな
ど、あるいは他のアプリケーションの画像データ等)を
表示する、いわゆるウィンドウ表示が一般的に使われて
いる。このような表示方式の応用で、複数のウィンドウ
を扱ういわゆるマルチウィンドウ表示が一般的になって
いる。
【0004】図3にその表示例を示す。表示示装置の表
示画面中に複数の矩形領域をウィンドウ1,ウィンドウ
2として設定し、その各ウィンドウ内に表示画面全域を
表示領域とする基本画面とは異なる画像データを表示さ
せる。このようなマルチウィンドウ表示を行なう方法と
して、実際にそのウィンドウ領域に別の画像を描画する
ソフト的な方法と、ハード的に表示アドレスを制御する
方法とがある。
【0005】ソフト的な方法では、各ウィンドウに表示
する画像データをそれぞれウィンドウに表示されない部
分も含めて異なるレイヤに全て(1フレーム分)描画す
るVRAMの他に、最終的に表示すべき画面の画像デー
タを保持するフレームバッファを設け、あるウィンドウ
の表示内容を書き換える場合には、そのフレームバッフ
ァ上の書き換えるべきウィンドウの領域にVRAMの画
像データを転送して再描画する。表示装置には、このフ
レームバッファの画像データを出力して表示させる。
【0006】一方ハード的な方法は、上述のようなフレ
ームバッファは設けず、各ウィンドウに表示する画像デ
ータをウィンドウに表示されない部分も含めてVRAM
上の異なるレイヤに全て(1フレーム分)描画してお
き、ハード的に表示アドレスを切り換えてウィンドウ表
示に必要な画像データを読み出し、その画像データを表
示装置に表示させる。
【0007】ハード的に表示アドレスを切り換える方法
として、従来はウィンドウを開く前のベースとなる基本
画面用のアドレスカウンタとウィンドウ用のアドレスカ
ウンタとを別々に設けて、表示画面の領域毎にVRAM
から画像データを読み出すための表示アドレスを切り換
えていた。
【0008】
【発明が解決しようとする課題】このような従来の画像
表示装置において、ソフト的な方法でマルチウィンドウ
表示を行なう場合には、各ウィンドウ内の画面を書き換
える際にVRAMの当該ウィンドウに表示する部分を含
む画像データを書き換える他に、その書き換えた画像デ
ータの表示される部分(優先順位の高い他のウィンドウ
が重なっていない部分)のデータを上記フレームバッフ
ァに転送する必要があった。これが画面を変更する際の
描画速度を遅らせる要因となっていた。
【0009】一方、従来のハード的にアドレスを切り換
えてマルチウィンドウ表示を行なう方法では、画面上に
表示できるウィンドウの数がアドレスカウンタの数に制
限されてしまう。したがって、多数のウィンドウを表示
しようとすると、アドレスカウンタを構成する回路が膨
大な規模となってしまうという問題があった。
【0010】この発明はこのような従来の問題を解決し
て、前述のような画像表示装置において、最小限の回路
規模で高速にマルチウィンドウ表示を行なえるようにす
ることを目的とする。
【0011】
【課題を解決するための手段】この発明は上記の目的を
達成するため、表示装置の表示画面中に複数の矩形領域
をウィンドウとして設定し、その各ウィンドウ内に表示
メモリ(VRAM)の異なるレイヤに描画された画像デ
ータを表示させるマルチウィンドウ表示を行なう画像表
示装置の表示制御回路に、表示画面全体を表示領域とす
る基本画面の表示アドレスを出力するアドレスカウンタ
と、次のようなウィンドウ属性レジスタとオフセット切
換器とオフセット加算器とを設けたものである。
【0012】すなわち、ウィンドウ属性レジスタには、
各ウィンドウに対応するレイヤのアドレスオフセット値
と、各ウィンドウの表示画面上の表示位置および大きさ
を示す座標値と、各ウィンドウの優先順位とをそれぞれ
設定する複数のレジスタを備えている。そして、表示動
作に同期して上記ウィンドウ属性レジスタの各レジスタ
に設定された値に基づいて、上記オフセット切換器が各
ウィンドウに対するアフドレスオフセット値を切り換え
て出力する。
【0013】それによって上記オフセット加算器が、上
記アドレスカウンタが出力する基本画面の表示アドレス
と上記オフセット切換器が出力するアフドレスオフセッ
ト値とを加算して、基本画面および各ウィンドウの表示
アドレスを上記表示メモリ(VRAM)に出力する。こ
の表示アドレスによって、表示メモリ(VRAM)上の
各レイヤに分散して描画されている各ウィンドウの表示
データをピックアップして表示装置の表示画面に表示す
ることにより、マルチウィンドウ表示を行なうものであ
る。
【0014】
【発明の実施の形態】以下、図面を参照してこの発明の
実施形態を具体的に説明する。まず、この発明による画
像表示装置の全体構成とその動作を図2によって説明す
る。
【0015】CPU1は、表示部のみならず装置全体の
制御を行なう中央処理装置であり、ROM(リード・オ
ンリ・メモリ)2に格納されたプログラムを実行する。
ROM2内にはCPU1が実行するプログラムの他にグ
ラフィック表示のためのグラフィックパターンデータが
格納されている。CPU1とROM2とマルチプレクサ
6は、アドレスバス(A0〜15)で接続されている。
【0016】一方、表示制御回路4は、タイミングジェ
ネレータ3の発生するタイミング信号に従ってCPU1
とは非同期にサイクリックな(規則正しい)表示動作を
繰り返す機能を持っている。この規則正しい画面表示を
するために、表示メモリであるVRAM7へのアクセス
は、表示制御回路4に優先権がある。CPU1が表示デ
ータの書き換えや、読み出しを行なう際は、表示制御回
路4が非アクセス状態のタイミングに行なうように、タ
イミングジェネレータ3がマルチプレクサ6を制御して
いる。
【0017】この表示制御回路4は、主に表示アドレス
(GA0〜14)を発生する表示アドレスジェネレータ
からなっている。CPU1は、まず表示制御回路4の内
部の各レジスタに、VRAM7上の表示開始アドレス
(スタートアドレス)や、表示画面の水平方向の表示文
字数(水平表示画面幅)、VRAM7の水平方向の書き
込み文字数(水平仮想画面幅)等を、データバス(D0
〜15)を通してそれぞれ設定する。それらの設定値
は、タイミングジェネレータ3にも送られ、それらの設
定値に従ってタイミングジェネレータ3が表示のための
各種同期信号を発生する。
【0018】CPU1は、ROM2のプログラムに従っ
て表示すべき各画像データのグラフィックデータをVR
AM7内の各レイヤの所定のアドレスに転送して1フレ
ーム分ずつ描画する。表示制御回路4は、タイミングジ
ェネレータ3が発生するフレーム同期信号に従って、グ
ラフィック用表示アドレスバス10上に表示アドレス
(GA0〜14)を出力する。
【0019】そのアドレスに従った画像データがVRA
M7から読み出されて、ラッチ回路8を経由して表示装
置9に転送される。マルチプレクサ6は、CPU1と表
示制御回路4からのVRAM7へのアクセスを選択す
る。そして、バスドライバ5はデータバスの制御を行な
う。
【0020】次に、表示制御回路4におけるこの発明に
係る部分について図1によって説明する。図1は、表示
制御回路4の表示アドレスジェネレータを構成する部分
と、VRAM7及び表示装置9との関係を示すブロック
図である。このブロック図には図示していないが、表示
制御回路4にはVRAM7上の表示開始アドレス(基本
画面のスタートアドレス)や、表示装置9の水平方向の
表示文字数(水平表示画面幅)及びVRAM7の水平方
向の書き込み文字数(水平仮想画面幅)などを、図2の
CPU1が設定するレジスタを含んでいる。
【0021】この表示制御回路4は、一つのアドレスカ
ウンタ11と、ウィンドウ属性レジスタ12と、オフセ
ット切換器13と、オフセット加算器14とによって表
示アドレスジェネレータを構成している。アドレスカウ
ンタ11は、図3に示した表示画面全体を表示領域とす
る基本画面の表示アドレスを出力するアドレスカウンタ
である。
【0022】ウィンドウ属性レジスタ12は、各ウィン
ドウに対応するレイヤのアドレスオフセット値を格納す
る複数のレジスタと、各ウィンドウの表示画面上の表示
位置および大きさを示す座標値を設定するレジスタと、
各ウィンドウの優先順位を設定するレジスタとからな
る。オフセット切換器13は、表示動作に同期してウィ
ンドウ属性レジスタ12の各レジスタに設定された値に
基づいて、各ウィンドウに対するアフドレスオフセット
値を切り換えて出力する。
【0023】オフセット加算器14は、アドレスカウン
タ11が出力する基本画面の表示アドレスとオフセット
切換器13が出力するアフドレスオフセット値とを加算
して、基本画面および各ウィンドウの表示アドレス(1
6ビット)を表示メモリであるVRAM7に出力する。
その表示アドレスによって、VRAM7から読み出され
た画像データをLCD等の表示装置9に転送して表示さ
せる。
【0024】表示画面を構成する際にマルチウィンドウ
表示を行なうためには、表示画面上の各画素において、
最も優先順位の高い(図3に示す例では、ウィンドウ2
はウィンドウ1より優先順位が高い)ウィンドウの画像
データを表示しなければならない。この表示すべき画素
(注目点)の画像データが存在するVRAM7上のレイ
ヤにおけるアドレス値と、基本画面の対応する注目点の
画像データが存在するレイヤにおけるアドレス値との差
を、アドレスオフセットと称する。
【0025】アドレスカウンタ11から出力される表示
アドレスは、図3に示す基本画面の画像データが描画さ
れたレイヤのアドレス値を示す。つまり、図2に示した
CPU1によって表示開始アドレスや、表示装置9の水
平方向の表示文字数、VRAM7の水平方向の書き込み
文字数などが設定されると、アドレスカウンタ11はタ
イミングジェネレータ3からのフレーム同期信号にした
がって、基本画面を表示するための表示アドレスを出力
する。
【0026】この基本画面を表示する領域では、アドレ
スオフセットはないので、オフセット切換器13から出
力されるアドレスオフセット値は「0」であり、オフセ
ット加算器14は、アドレスカウンタ11から出力され
る基本画面の表示アドレスをそのままVRAM7へ出力
する。
【0027】図2に示したCPU1によって、ウィンド
ウ属性レジスタ12の各レジスタに、各ウィンドウに表
示する画像データが描画されたレイヤのアドレスオフセ
ット値と、各ウィンドウの画面上の表示位置(座標値)
と大きさ(座標値)と、各ウィンドウの優先順位とが設
定されると、表示動作に同期して、オフセット切換器1
3により表示画素に対するアドレスオフセット値が出力
される。
【0028】それによって、オフセット加算器14は、
アドレスカウンタ11から出力される基本画面の表示ア
ドレス値と、オフセット切換器13から出力されるアド
レスオフセット値とを加算して、表示装置9の表示画素
に表示すべき画像データが存在するVRAM7上のアド
レスを得て、それを表示アドレスとしてVRAM7に出
力する。
【0029】このようにして、表示制御回路4から表示
動作に同期してVRAM7の各レイヤに描画されている
画像データを読み出すための表示アドレスが出力され、
VRAM7上に分散している各ウィンドウの表示データ
がピックアップされて、表示装置9に出力される。この
ようにして、最終的なマルチウィンドウ画面が得られ
る。表示装置10としては、CRT,LCDあるいはそ
の他の文字及び図形等の2次元表示が可能な表示装置で
あればよい。
【0030】この画像表示装置によれば、画面上で2種
類以上の画像を表示領域を分割して表示するマルチウィ
ンドウ表示において、VRAM7上に各ウィンドウ用に
設けたレイヤの画像の状況と、各ウィンドウの大きさ,
表示位置,表示される部分(レイヤの画像中の)、およ
び他のウィンドウとの重なりの関係などを、切り離して
表示できるので、ウィンドウ内の表示データは、ウィン
ドウの表示状態に関係なく変更できる。
【0031】例えば、各ウィンドウの上下関係を変更す
るには、ウィンドウ属性レジスタ12に設定した優先順
位のデータを変更すればよく、VRAM7上のレイヤの
画像データの内容は変更する必要がない。
【0032】また、各ウィンドウの表示位置と大きさを
変更するには、同様にウィンドウ属性レジスタ12に設
定したウィンドウの対角の2つの座標値を変更すればよ
い。さらに、ウィンドウ内の表示をスクロールする場合
は、ウィンドウ属性レジスタ12のアドレスオフセット
値を変更すればよい。したがって、マルチウィンドウ画
面の表示状態を変更するあらゆる手段を迅速に行なうこ
とができる。
【0033】
【発明の効果】以上説明してきたように、この発明によ
れば、ハード的に表示メモリへの表示アドレスを切り換
えてマルチウィンドウ表示を行なうので、表示する画像
データをフレームバッファに転送する必要がなく、表示
内容の変更を迅速に行なうことができる。且つ、表示ア
ドレスを発生させるためのアドレスカウンタは、ウィン
ドウの数が増えても一つだけで済むので、最小限の回路
規模でマルチウィンドウ表示を行なうことができる。
【図面の簡単な説明】
【図1】図2における表示制御回路4のこの発明に係る
部分とVRAM7および表示装置9との関係を示すブロ
ック図である。
【図2】この発明による画像表示装置の一実施例の構成
を示すブロック図である。
【図3】表示画面のウィンドウ表示の一例を示す図であ
る。
【符号の説明】
1:CPU 2:ROM 3:タイミングジェネレータ 4:表示制御回路 5:バスドライバ 6:マルチプレクチサ 7:VRAM(表示メモリ) 8:ラッチ回路 9:表示装置 10:表示アドレスバス 11:アドレスカウンタ 12:ウィンドウ属性レジスタ 13:オフセット切換器 14:オフセット加算器

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 表示装置の表示画面中に複数の矩形領域
    をウィンドウとして設定し、その各ウィンドウ内に表示
    メモリの異なるレイヤに描画された画像データを表示さ
    せるマルチウィンドウ表示を行なう表示制御回路を備え
    た画像表示装置であって、 前記表示制御回路に、 前記表示画面全体を表示領域とする基本画面の表示アド
    レスを出力するアドレスカウンタと、 前記各ウィンドウに対応するレイヤのアドレスオフセッ
    ト値と、各ウィンドウの前記表示画面上の表示位置およ
    び大きさを示す座標値と、各ウィンドウの優先順位とを
    それぞれ設定する複数のレジスタからなるウィンドウ属
    性レジスタと、 表示動作に同期して前記ウィンドウ属性レジスタの各レ
    ジスタに設定された値に基づいて、前記各ウィンドウに
    対するアフドレスオフセット値を切り換えて出力するオ
    フセット切換器と、 前記アドレスカウンタが出力する基本画面の表示アドレ
    スと前記オフセット切換器が出力するアフドレスオフセ
    ット値とを加算して、基本画面および各ウィンドウの表
    示アドレスを前記表示メモリに出力するオフセット加算
    器と、 を設けたことを特徴とする画像表示装置。
JP32255397A 1997-11-25 1997-11-25 画像表示装置 Pending JPH11161255A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32255397A JPH11161255A (ja) 1997-11-25 1997-11-25 画像表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32255397A JPH11161255A (ja) 1997-11-25 1997-11-25 画像表示装置

Publications (1)

Publication Number Publication Date
JPH11161255A true JPH11161255A (ja) 1999-06-18

Family

ID=18144969

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32255397A Pending JPH11161255A (ja) 1997-11-25 1997-11-25 画像表示装置

Country Status (1)

Country Link
JP (1) JPH11161255A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100531311B1 (ko) * 2004-01-09 2005-11-29 엘지전자 주식회사 멀티 패스를 갖는 osd의 구현 방법
JP2007102751A (ja) * 2005-09-06 2007-04-19 Seiko Epson Corp 電子機器、状態制御方法及び状態制御プログラム
JPWO2006080306A1 (ja) * 2005-01-25 2008-06-19 ソフトバンクモバイル株式会社 連係動作方法及び通信端末装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100531311B1 (ko) * 2004-01-09 2005-11-29 엘지전자 주식회사 멀티 패스를 갖는 osd의 구현 방법
JPWO2006080306A1 (ja) * 2005-01-25 2008-06-19 ソフトバンクモバイル株式会社 連係動作方法及び通信端末装置
JP4664350B2 (ja) * 2005-01-25 2011-04-06 ソフトバンクモバイル株式会社 連係動作方法及び通信端末装置
JP2007102751A (ja) * 2005-09-06 2007-04-19 Seiko Epson Corp 電子機器、状態制御方法及び状態制御プログラム
JP4736894B2 (ja) * 2005-09-06 2011-07-27 セイコーエプソン株式会社 電子機器、状態制御方法及び状態制御プログラム

Similar Documents

Publication Publication Date Title
JP3321651B2 (ja) コンピュータの出力表示のためのフレームバッファメモリを提供する装置および方法
US5251298A (en) Method and apparatus for auxiliary pixel color management using monomap addresses which map to color pixel addresses
KR900006288B1 (ko) 디스플레이 콘트롤러
JPH056197B2 (ja)
US5512918A (en) High speed method and apparatus for generating animation by means of a three-region frame buffer and associated region pointers
JPH0355832B2 (ja)
JP2797435B2 (ja) 表示コントローラ
EP0658858B1 (en) Graphics computer
JP3477666B2 (ja) 画像表示制御装置
JPH11161255A (ja) 画像表示装置
JPH07234773A (ja) 表示制御装置
JPH11161256A (ja) 画像表示装置
JP2002258827A (ja) 画像表示装置
JP2000098996A (ja) 画像表示装置
JPH11288345A (ja) 画像表示装置
JPS62297975A (ja) マルチ・ウインドウ表示制御方式
JPH02114295A (ja) グラフィックディスプレイ装置
JP2829051B2 (ja) 文字表示方式
JP3264941B2 (ja) 画像表示制御方法及び装置
JPS6139092A (ja) 表示装置
JPH1131065A (ja) 画像表示装置
JPS6329838A (ja) 表示装置
JPH0415689A (ja) 画像表示回路
JPS6373478A (ja) 表示マツプによるマルチ・ウインドウ表示方式
JPH01246630A (ja) データアクセス装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20031202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040203

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040219

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20040319