JPS6139092A - 表示装置 - Google Patents
表示装置Info
- Publication number
- JPS6139092A JPS6139092A JP16046884A JP16046884A JPS6139092A JP S6139092 A JPS6139092 A JP S6139092A JP 16046884 A JP16046884 A JP 16046884A JP 16046884 A JP16046884 A JP 16046884A JP S6139092 A JPS6139092 A JP S6139092A
- Authority
- JP
- Japan
- Prior art keywords
- display
- address
- memory
- area
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
- Image Generation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は画像メモリを備えた表示装置に関し、特に複数
の画面を合成して１つの画面に表示する装置に関するも
のである。
の画面を合成して１つの画面に表示する装置に関するも
のである。
（従来技術）
一般にカメラ等から入力されるデータは、実時間データ
であシ、かつアナログ・データである。然るに最近のデ
ィジタル画像処理分野の発展に伴い、入力した画像デー
タを一旦画像メモリに蓄え、ＣＰＵ等の処理機器によっ
てメモリ上で種々の画像処理を施し、一方それと同時に
処理されたデータをメモリからシーケンシャルに読みだ
してディスプレイに転送して表示するという方式がとら
れるようになってきた。この結果、画像の反転、論理和
、論理積、切少出し、貼シつけ等のディジタル画像処理
は、全て画像メモリ上でメモリの内容をかきかえること
によって実現できるようになってきた。
であシ、かつアナログ・データである。然るに最近のデ
ィジタル画像処理分野の発展に伴い、入力した画像デー
タを一旦画像メモリに蓄え、ＣＰＵ等の処理機器によっ
てメモリ上で種々の画像処理を施し、一方それと同時に
処理されたデータをメモリからシーケンシャルに読みだ
してディスプレイに転送して表示するという方式がとら
れるようになってきた。この結果、画像の反転、論理和
、論理積、切少出し、貼シつけ等のディジタル画像処理
は、全て画像メモリ上でメモリの内容をかきかえること
によって実現できるようになってきた。
しかしながら、前述したディジタル画像処理を実時間（
例えば、テレビの表示レートは１／６０秒）で行なうに
は通常の計算機では困難で、画像処理専用のプロセッサ
を必要とするが、これは非常に高価となる欠点を有して
いる。
例えば、テレビの表示レートは１／６０秒）で行なうに
は通常の計算機では困難で、画像処理専用のプロセッサ
を必要とするが、これは非常に高価となる欠点を有して
いる。
（発明の目的）
本発明はディジタル画像処理の中でも頻繁に行なわれ、
しかも高速性が要求されるようなディジタル画像処理を
、簡単なハードウェアで実時間で行なえる表示装置を提
供することを目的とするものである。
しかも高速性が要求されるようなディジタル画像処理を
、簡単なハードウェアで実時間で行なえる表示装置を提
供することを目的とするものである。
（発明の構成）
本発明は、複数のメモリ・モジエールと一定周期で表示
アドレスを更新する表示アドレス発生回路と、前記メモ
リ・モジュールに格納された２次元画像の任意の矩形領
域を指定するアドレス情報を格納するメモリ領域レジス
タキ、前記矩形領域を表示するための表示画面上での位
置を指定するアドレス情報を格納する表示領域レジスタ
と、前記表示領域レジスタの内容と前記表示アドレスと
を比較し、該表示アドレスが該表示領域レジスタの内容
で示される領域内に含まれるか否かを示す表示要求信号
を発生する表示領域検出回路と、前記メモリ領域レジス
タの内容で示される領域内に含まれるメモリアドレスを
前記表示要求信号の活性時に更新して、前記メモリ・モ
ジュールに出力するアドレス生成回路とを有し、前記各
メモリ・モジュールに対応した前記表示要求信号と、あ
らかじめ定めた優先順位とによって、前記メそり・アド
レスによってアクセスされ各メモリ・モジュールから出
力された表示データのうちの一つを選択することを特徴
とする表示装置を得る。さらに、前記優先順位を動的に
変更する回路を付加してもよいし、また前記表示データ
をあらかじめ用意した固定パターンあるいは他のメモリ
・モジュールの表示データと演算して新たな表示データ
としてもよい。
アドレスを更新する表示アドレス発生回路と、前記メモ
リ・モジュールに格納された２次元画像の任意の矩形領
域を指定するアドレス情報を格納するメモリ領域レジス
タキ、前記矩形領域を表示するための表示画面上での位
置を指定するアドレス情報を格納する表示領域レジスタ
と、前記表示領域レジスタの内容と前記表示アドレスと
を比較し、該表示アドレスが該表示領域レジスタの内容
で示される領域内に含まれるか否かを示す表示要求信号
を発生する表示領域検出回路と、前記メモリ領域レジス
タの内容で示される領域内に含まれるメモリアドレスを
前記表示要求信号の活性時に更新して、前記メモリ・モ
ジュールに出力するアドレス生成回路とを有し、前記各
メモリ・モジュールに対応した前記表示要求信号と、あ
らかじめ定めた優先順位とによって、前記メそり・アド
レスによってアクセスされ各メモリ・モジュールから出
力された表示データのうちの一つを選択することを特徴
とする表示装置を得る。さらに、前記優先順位を動的に
変更する回路を付加してもよいし、また前記表示データ
をあらかじめ用意した固定パターンあるいは他のメモリ
・モジュールの表示データと演算して新たな表示データ
としてもよい。
（実施例の説明）
次に本発明の一実施例を図面を用いて説明する。第１図
は本発明の一実施例を示すブロック図、第２図はし画像
の切シ出し・貼シつけ処理］を示す画面図である。実施
例は画像メモリ・モジニールを３組備えたものを例示し
、各画像メモリ・モジュールに対応する３画面のＬ切υ
出し・貼シつけ］処理を行なう場合を例とする。
は本発明の一実施例を示すブロック図、第２図はし画像
の切シ出し・貼シつけ処理］を示す画面図である。実施
例は画像メモリ・モジニールを３組備えたものを例示し
、各画像メモリ・モジュールに対応する３画面のＬ切υ
出し・貼シつけ］処理を行なう場合を例とする。
第１図に於いて、１から３はメモリ・モジュール、４か
ら６は各メモリ・モジュールに入力するメモリアドレス
１０５〜１０７を発生するアドレス発生回路、７は各メ
モリ・モジュールから出力されたメモリ・データ１０２
〜１０４のうち１つのデータを選択して表示データ１０
０としてディスプレイ（ＣＲＴ）に出力するマルチプレ
クサ、９及び１０紘現在の表示アドレスがそれぞれメモ
リ・モジュール２及び３の表示領域に含まれているか否
かを検出する表示領域検出回路、８Ｊ”ｌ：表示要求信
号１０８及び１０９を入力しあらかじめ設定した優先順
位によって、マルチプレクサ７に対する表示データ選択
信号１０１を出力するプライオリティ制御回路、１１は
表示クロック生成回路、１２及び１３はデータ領域先頭
アドレス・レジスタ、１４及び１５は表示領域先頭アド
レス・レジスタ、１６及び１７はデータ領域最終アドレ
ス・レジスタ、１８及び１９は表示領域最終アドレス・
レジスタ、１１０は表示クロックである。
ら６は各メモリ・モジュールに入力するメモリアドレス
１０５〜１０７を発生するアドレス発生回路、７は各メ
モリ・モジュールから出力されたメモリ・データ１０２
〜１０４のうち１つのデータを選択して表示データ１０
０としてディスプレイ（ＣＲＴ）に出力するマルチプレ
クサ、９及び１０紘現在の表示アドレスがそれぞれメモ
リ・モジュール２及び３の表示領域に含まれているか否
かを検出する表示領域検出回路、８Ｊ”ｌ：表示要求信
号１０８及び１０９を入力しあらかじめ設定した優先順
位によって、マルチプレクサ７に対する表示データ選択
信号１０１を出力するプライオリティ制御回路、１１は
表示クロック生成回路、１２及び１３はデータ領域先頭
アドレス・レジスタ、１４及び１５は表示領域先頭アド
レス・レジスタ、１６及び１７はデータ領域最終アドレ
ス・レジスタ、１８及び１９は表示領域最終アドレス・
レジスタ、１１０は表示クロックである。
なお、メモリ・モジュール１〜３としては公知の２ボー
トメモリを使用し、外部からリード・ライトできるので
あるが、第１図では外部との接続関係を省略した。
トメモリを使用し、外部からリード・ライトできるので
あるが、第１図では外部との接続関係を省略した。
まず、初期設定について第１図、第２図を参照して述べ
る。第１に、３組のメモリ・モジュール１１２．３の画
像データ中どの領域のデータを表示するかを定める。す
なわち、表示したい矩形領域の左上点（第２図の８２，
８３）を表わすメモリアドレスをデータ領域先頭アドレ
ス・レジスタ１２及び１３に、右下点（第２図のＥ２、
Ｅ３）を表すメモリアドレスをデータ領域最終アドレス
・レジスタ１６．１７にそれぞれ格納する。ここで、メ
モリ・モジ−一ル１の表示領域は画面全領域としている
ために第２図の８１．Ｅｌの設定は不要である。第２に
、第１の設定で定めた矩形領域を表示画面のど仁に表示
するかを定める。すなわち、表示画面中の表示領域の左
上点（第２図の８２′、８３′）を示す表示画面のアド
レスを表示領域先頭アドレス・レジスタ１４及び１５に
、右下点（第２図のＥ２’、Ｅ３’）を示す表示画面の
アドレスを表示最終アドレス・レジスタ１８及び１９に
それぞれ格納する。ここで、メモリ・モジュール１のデ
ータは全画面に表示することとしているため第２図の８
１’、Ｅｌ’の設定は不要である。
る。第１に、３組のメモリ・モジュール１１２．３の画
像データ中どの領域のデータを表示するかを定める。す
なわち、表示したい矩形領域の左上点（第２図の８２，
８３）を表わすメモリアドレスをデータ領域先頭アドレ
ス・レジスタ１２及び１３に、右下点（第２図のＥ２、
Ｅ３）を表すメモリアドレスをデータ領域最終アドレス
・レジスタ１６．１７にそれぞれ格納する。ここで、メ
モリ・モジ−一ル１の表示領域は画面全領域としている
ために第２図の８１．Ｅｌの設定は不要である。第２に
、第１の設定で定めた矩形領域を表示画面のど仁に表示
するかを定める。すなわち、表示画面中の表示領域の左
上点（第２図の８２′、８３′）を示す表示画面のアド
レスを表示領域先頭アドレス・レジスタ１４及び１５に
、右下点（第２図のＥ２’、Ｅ３’）を示す表示画面の
アドレスを表示最終アドレス・レジスタ１８及び１９に
それぞれ格納する。ここで、メモリ・モジュール１のデ
ータは全画面に表示することとしているため第２図の８
１’、Ｅｌ’の設定は不要である。
上記のように、表示すべきデータ領域と表示する画面上
の領域とを独立に定める。さらに、レジスタ１２〜１９
は外部から動的にその内容を設定することができる。例
えば、ホスト・プロセッサから入力設定すればよい。
の領域とを独立に定める。さらに、レジスタ１２〜１９
は外部から動的にその内容を設定することができる。例
えば、ホスト・プロセッサから入力設定すればよい。
次に、本実施例の動作について説明する。まず、３つの
メモリ・モジュール１〜３に入力されるメモリアドレス
１０５〜１ｏ７ｈ次のようにして生成される。アドレス
発生回路６に於いては、データ領域は全メモリに一致し
ているので、メモリアドレスは表示クロック１１０に同
期して無条件にインクリメントされていく。
メモリ・モジュール１〜３に入力されるメモリアドレス
１０５〜１ｏ７ｈ次のようにして生成される。アドレス
発生回路６に於いては、データ領域は全メモリに一致し
ているので、メモリアドレスは表示クロック１１０に同
期して無条件にインクリメントされていく。
一方、アドレス発生回路４及び５に於いては、それぞれ
データ領域先頭アドレス・レジスタ１２或いは１３、及
びデータ領域最終アドレス・レジスタ１６或いは１７の
内容から、領域内のアドレスを生成するが、このアドレ
スの更新はそれぞれ表示要求信号１０８或いは１０９が
アクティブの時に表示クロック１１０に同期して行なわ
れる。なお、このアドレスの更新はそのアドレスのデー
タが実際に表示されるか否かとは無関係に行なわれる。
データ領域先頭アドレス・レジスタ１２或いは１３、及
びデータ領域最終アドレス・レジスタ１６或いは１７の
内容から、領域内のアドレスを生成するが、このアドレ
スの更新はそれぞれ表示要求信号１０８或いは１０９が
アクティブの時に表示クロック１１０に同期して行なわ
れる。なお、このアドレスの更新はそのアドレスのデー
タが実際に表示されるか否かとは無関係に行なわれる。
こうして生成されたメモリアドレス１０５〜１０７によ
って各メモリ・モジュール３，２．１がアクセスされ、
リードされた表示データを表示データ選択回路に入力す
るのである。
って各メモリ・モジュール３，２．１がアクセスされ、
リードされた表示データを表示データ選択回路に入力す
るのである。
一方、表示領域検出回路９及び１０ではそれぞれ、表示
領域先頭アドレス１４或いは１５、及び表示領域最終ア
ドレス１８或いは１９の内容と、現表示アドレス（この
アドレスはメモリ・モジー−ル１に入力されるメモリア
ドレス１０７と同一である）とを比較し、表示アドレス
が表示領域内にあるか否かを検出し、領域内にあること
が検出されるとそれぞれ表示要求信号１０８或いは１０
９を出力する。この表示要求信号１０８及び１０９を受
けてプライオリティ制御回路８で表示データ選択信号１
０１を生成する。すなわち、表示要求信号１０８がアク
ティブならメモリ・データ１０４を選択する信号を、表
示要求信号１０８がインアクティブでかつ表示要求信号
１０９がアクティブの時はメモリ・データ１０３を選択
する信号を、一方表示要求信号１０８及び１０９が共に
インアクティブの時はメモリ・データ１０２を選択する
信号を表示データ選択信号１０１としてまた出力する。
領域先頭アドレス１４或いは１５、及び表示領域最終ア
ドレス１８或いは１９の内容と、現表示アドレス（この
アドレスはメモリ・モジー−ル１に入力されるメモリア
ドレス１０７と同一である）とを比較し、表示アドレス
が表示領域内にあるか否かを検出し、領域内にあること
が検出されるとそれぞれ表示要求信号１０８或いは１０
９を出力する。この表示要求信号１０８及び１０９を受
けてプライオリティ制御回路８で表示データ選択信号１
０１を生成する。すなわち、表示要求信号１０８がアク
ティブならメモリ・データ１０４を選択する信号を、表
示要求信号１０８がインアクティブでかつ表示要求信号
１０９がアクティブの時はメモリ・データ１０３を選択
する信号を、一方表示要求信号１０８及び１０９が共に
インアクティブの時はメモリ・データ１０２を選択する
信号を表示データ選択信号１０１としてまた出力する。
さらに、マルチプレクサに於いてはこの表示データ選択
信号１０１によってメモリ・データ１０２〜１０４のう
ち一つを選択して表示データ１００として出力する。以
上の説明で明らかなように、第２図のような１画像の切
シ出し・貼りつけ処理］が１つの表示面上で実現される
。
信号１０１によってメモリ・データ１０２〜１０４のう
ち一つを選択して表示データ１００として出力する。以
上の説明で明らかなように、第２図のような１画像の切
シ出し・貼りつけ処理］が１つの表示面上で実現される
。
（効果の説明）
従来の方法では表示メモリの内容を直接かきかえたため
に処理時間が非常に長くかかったが、本発明では表示領
域を指定するレジスタの内容を書きかえるだけでよく、
これは高速に行なうことができる。これによって 影領
域のし切ｐ出し・貼シつけ］をリアルタイムで実現する
ことが可能となる。
に処理時間が非常に長くかかったが、本発明では表示領
域を指定するレジスタの内容を書きかえるだけでよく、
これは高速に行なうことができる。これによって 影領
域のし切ｐ出し・貼シつけ］をリアルタイムで実現する
ことが可能となる。
さらに実施例の一部の簡単な変更によって次のような処
理を実現することができる。まず、メモリ・モジニール
の数を増やすことによってさらに多重のＬ切シ出し・貼
シつけ］ができる。
理を実現することができる。まず、メモリ・モジニール
の数を増やすことによってさらに多重のＬ切シ出し・貼
シつけ］ができる。
また、マルチ・プレクサに入力されるメモリ・データに
、反転させたデータや、複数のメモリ・データ間で論理
演算あるいは算述演算等の演算を施こした結果のデータ
等を新たに加えることによってさらに高度な画像処理が
実現できる。
、反転させたデータや、複数のメモリ・データ間で論理
演算あるいは算述演算等の演算を施こした結果のデータ
等を新たに加えることによってさらに高度な画像処理が
実現できる。
また、表示データを選択する優先順位を外部から設定で
きる回路を付加し、表示データ間の表示関係を変更する
ことも容易である。
きる回路を付加し、表示データ間の表示関係を変更する
ことも容易である。
第１図は本発明の一実施例を示すブロック図、第２図は
し画像の切シ出し・貼シつけ処理］を示す画面対応図で
ある。 １〜３・・・・・・メモリ・モジュール、４〜６・・・
・・・アドレス発生回路、７・・・・・・マルチプレク
サ、８・・・・・・プライオリティ制御回路、９〜１０
・・・・・・表示領域検出回路、１１・・・・・・表示
クロック発生回路、１２〜１３・−・・・・データ領域
先頭アドレス・レジスタ、１４〜１５・・・・・・表示
領域先頭アドレス・レジスタ、１６〜１７・・・・・・
データ領域最終−アドレス・レジスタ、１８〜１９・・
・・・・表示領域最終アドレス・レジスタ、１００・・
・・・・表示データ、１０１・・・・・・表示データ選
択信号、１０２〜１０４・・・・・・メモリ・データ、
１０５〜１０？・・・・・・メモリアドレス、１０８〜
１０９・旧・・表示要求信号、１１０・・・・・・表示
クロック第１図 彫２図
し画像の切シ出し・貼シつけ処理］を示す画面対応図で
ある。 １〜３・・・・・・メモリ・モジュール、４〜６・・・
・・・アドレス発生回路、７・・・・・・マルチプレク
サ、８・・・・・・プライオリティ制御回路、９〜１０
・・・・・・表示領域検出回路、１１・・・・・・表示
クロック発生回路、１２〜１３・−・・・・データ領域
先頭アドレス・レジスタ、１４〜１５・・・・・・表示
領域先頭アドレス・レジスタ、１６〜１７・・・・・・
データ領域最終−アドレス・レジスタ、１８〜１９・・
・・・・表示領域最終アドレス・レジスタ、１００・・
・・・・表示データ、１０１・・・・・・表示データ選
択信号、１０２〜１０４・・・・・・メモリ・データ、
１０５〜１０？・・・・・・メモリアドレス、１０８〜
１０９・旧・・表示要求信号、１１０・・・・・・表示
クロック第１図 彫２図
Claims (1)
- 画像メモリを備えた表示装置に於いて、複数のメモリ・
モジュールと、表示アドレスを更新する表示アドレス発
生回路と、前記メモリ・モジュールに格納された画像の
任意の矩形領域を指定するアドレス情報を格納するメモ
リ領域レジスタと、前記矩形領域を表示する表示画面上
の位置を指定するアドレス情報を格納する表示領域レジ
スタと、前記表示領域レジスタの内容と前記表示アドレ
スとを比較し、該表示アドレスが該表示領域レジスタの
内容で示される領域内に含まれるか否かを示す表示要求
信号を発生する表示領域検出回路と、前記メモリ領域レ
ジスタの内容で示される領域内に含まれるメモリアドレ
スを前記表示要求信号の活性時に更新して前記メモリ・
モジュールに出力するアドレス生成回路とを具備し、前
記各メモリ・モジュールに対応した前記表示要求信号と
あらかじめ定めた優先順位とに従って、前記各メモリ・
モジュールから出力された表示データを選択することを
特徴とする表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16046884A JPS6139092A (ja) | 1984-07-31 | 1984-07-31 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16046884A JPS6139092A (ja) | 1984-07-31 | 1984-07-31 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6139092A true JPS6139092A (ja) | 1986-02-25 |
| JPH0570158B2 JPH0570158B2 (ja) | 1993-10-04 |
Family
ID=15715597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16046884A Granted JPS6139092A (ja) | 1984-07-31 | 1984-07-31 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6139092A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63153583A (ja) * | 1986-12-17 | 1988-06-25 | ソニー株式会社 | 表示装置 |
| JPH0628144A (ja) * | 1990-12-11 | 1994-02-04 | Internatl Business Mach Corp <Ibm> | マルチメディア・システム用のバス・インターフェース回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58159578A (ja) * | 1982-03-18 | 1983-09-21 | 三菱電機株式会社 | 表示装置 |
| JPS58160983A (ja) * | 1982-03-18 | 1983-09-24 | 横河電機株式会社 | Ｃｒｔ表示装置 |
-
1984
- 1984-07-31 JP JP16046884A patent/JPS6139092A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58159578A (ja) * | 1982-03-18 | 1983-09-21 | 三菱電機株式会社 | 表示装置 |
| JPS58160983A (ja) * | 1982-03-18 | 1983-09-24 | 横河電機株式会社 | Ｃｒｔ表示装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63153583A (ja) * | 1986-12-17 | 1988-06-25 | ソニー株式会社 | 表示装置 |
| JPH0628144A (ja) * | 1990-12-11 | 1994-02-04 | Internatl Business Mach Corp <Ibm> | マルチメディア・システム用のバス・インターフェース回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0570158B2 (ja) | 1993-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0068882B1 (en) | A crt display device with a picture-rearranging circuit | |
| JPS59231591A (ja) | 画像表示装置 | |
| JPS6139092A (ja) | 表示装置 | |
| JP3154741B2 (ja) | 画像処理装置及びその方式 | |
| JPS6061853A (ja) | 情報処理装置 | |
| JPS63181074A (ja) | 形状描画方法 | |
| JPH11161255A (ja) | 画像表示装置 | |
| JPH0830430A (ja) | 表示装置 | |
| JPS6035075B2 (ja) | Ｃｒｔ表示装置 | |
| JP2000098996A (ja) | 画像表示装置 | |
| JPS60118888A (ja) | ビデオ表示発生装置用の水平平滑化スクローリングシステム及び方法 | |
| JPS5835592A (ja) | 表示画面分割装置 | |
| JP3264941B2 (ja) | 画像表示制御方法及び装置 | |
| JP2954587B2 (ja) | 表示画像管理装置 | |
| JPH06282404A (ja) | ウィンドウの制御方法 | |
| JP3024175B2 (ja) | マルチウインドウ表示装置 | |
| JPH02202783A (ja) | ウィンドウ画像表示装置 | |
| JPH0550013B2 (ja) | ||
| JPH11161256A (ja) | 画像表示装置 | |
| JPH0214317A (ja) | 情報処理表示装置 | |
| JPH083809B2 (ja) | グラフ表示機能を有する小型電子機器 | |
| JPH05313645A (ja) | 画像合成表示装置 | |
| JPH0213996A (ja) | 部分拡大画像表示装置 | |
| JPS60129786A (ja) | 画像メモリ装置 | |
| JPH0795227B2 (ja) | 表示制御装置及び方法 |