JPS5835592A

JPS5835592A - 表示画面分割装置

Info

Publication number: JPS5835592A
Application number: JP13416281A
Authority: JP
Inventors: 健彦西田
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1981-08-28
Filing date: 1981-08-28
Publication date: 1983-03-02

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明は表示画面分割装置に係り、特に、データ処理装
置に接続し、１つの画面を独立な複数画面に分割して使
用する画面表示装置において、各画面の制御例えばスク
ロール、文字拡大、カーンル表示等を、それぞれ独立に
できるようにした表示画面分割装置に係る。

第１図は表示画面分割の一態様を示す平面図で、１は表
示画面、２ａ〜２Ｃは分割された画面である。

従来の表示画面分割装置の一つとして、第２図に示すよ
うに、画面分割のイメージ３を主記憶装置４にもたせて
おき、分割画面の制御は全てソフトウェアで行う装置が
ある。

第２図において、５は処理装置、６は共通バス、７はパ
ス制御部、８はリフレッシュメモリ制御部、９はアドレ
ス選択器、１０はリフレッシュメモリ、１１はパターン
メモリ、１２は並直列交換部である。

図からも明らかなように、この表示画面分割装置は、処
理装置５、主記憶装置４および共通パス６からなる中央
処理装置に、バス制御部７を介しテ、リフレッシュメモ
リ制御部８、アドレス選択器９、リフレッシュ゛メモリ
１ｏ１パターンメモリ１１、および並直列変換部１２等
よりなる画面表示装置を接続したものである。

この場合、分割されたそれぞれの画面のパターンデータ
は、全て主記憶装置４の中の一部に格納されている。

それ故に、画面を変更する場合は、まず主記憶装置の該
当アドレス部のパターンデータを書き換え、最終の画面
全部（第１図の例では２ａ〜２Ｃ）のパターンが完成し
た時点で、主記憶装置４からリフレッシュメモリ１０に
転送される。これによって、表示画面の変更が完了する
。

しかし、このような従来装置では、主記憶装置４の中の
一画面分の内容をリフレッシュメモリ１０に転送するだ
けなので、分割画面の制御（例えば分割された各画面内
のカーソル位置、スクロール制御、文字の大きさの変更
等）は、全てソフトウェアによって行う必要がある。こ
のため、処理速度が遅いこと、およびソフトウェアが複
雑になることなどの難点があった。

もう一つの従来例として、第３図に示したように、分割
された各画面内のカーソル制御用のハードウェアを備え
たものがある。第３図において、第２図と同一の符号は
同一または同等部分をあられしている。カーソル制−御
用のハードウェアは、カーソルアドレスレジスタｔａａ
、１３ｂ％水平スタートアドレスレジスタ１４ａ、１４
ｂ、水平エンドアドレスレジスタ１５ａ、１５ｂ、アド
レス北壁回路１６およびカーソル制御回路１７によって
構成される。

このようなカーソル制御手段によシ、ソフトウェアが各
画面のカーソル位置を知らなくても、第４図のように、
分割画面のカーソル制御を行なうことができる。

すなわち、第３図において、例えば画面を左右２分割す
る場合には、各々の分割画面の水平スタートアドレスを
水平スタートアドレスレジスタ１４ａ、１４ｂに、また
水平エンドアドレスを水平エンドアドレスレジスタ１５
ａ、１５ｂに、それぞれ前もって設定しておく。

そして、各々の画面のカーソルアドレスレジスタ１３ａ
、１３ｂの内容を、アドレス比較回路１６によりたえず
比較し、１４ａ≦ｉ３ａ≦１５８１４ｂ≦１３ｂ≦１５ｂが常に成立するように制御する。

しかし、本例の場合も、リフレッシュメモリ制御部８を
各分割画面間で共用しているため、リフレッシュメモリ
アドレスの制御によって行ウスクロール等は、分割画面
内で独立に行うことができない。

したがって、表示画面内のある特定の分割画面だけのス
クロールや、ある特定の分割画面だけ文字の大きさを変
える等の制御は、やはりノブトウエアで行わねばならな
いという問題がある。

本発明の目的は、１つの画面を任意数に分割し、それぞ
れの分割画面のスクロール、カーソル、表示の種類等を
簡単に独立に制御できるようにした表示画面分割装置を
提供することにある。

本発明は、この目的達成のため、画面分割の最大数をき
めて、この分割画面の数と同数のリフレッシュメモリと
、リフレッシュメモリ制御回路と、これらの複数のリフ
レッシュメモリのうち、同時には１種だけを選択して出
力する選択回路を設け、更に垂直および／または水平分
割位置指定レジスタ、垂直および／または水平走査位置
カウンタ、及び該両者の出力を比較し、一致したとき一
致検出信号を出力する垂直および／まだは水平位置検出
回路の３者からなる分割位置検出回路を分割画面数に対
応するだけ（分割画面数から１を減じた数だけ）設け、
該−散積出信号にて該選択回路を制御することにより、
多種の独立画面の一部づつの任意の組合せよりなる画面
を表示及び制御できるようにし、例えば分割画面毎にス
クロール、カ−ツル制御等が簡単にでき、又分割位置の
変更も容易にできるようにしたものである。

次に第５．６．７図により本発明の実施例につき以下詳
細に説明する。

第５図は本発明の一実施例のブロック図、第６図は第５
図におけるリフレッシュメモリと分割画面との関係を示
す図、第７図は第５図における選択回路の詳細ブロック
図である。これらの図において、第３図と同一の符号は
同一または同等部分をあられしている。

データ処理装置５には、第３図の従来例と同様に、共通
バス６を経由して、主記憶装置４及び画面表示装置を接
続するためのバス制御部７が接続されている。

本実施例では、画面分割最大数を３とし、それツレの分
割画面に対応するリフレッシュメモリ１０ａ、１０ｂ、
ＩＯＣ，及びリフレッシュメモリ制御部８ａ、８ｂ、８
ｃを設ける。

そして、各リフレッシュメモリのアドレスとしては、ア
ドレス選択器９ａ、９ｂ、９ｃにょシ、リフレッシュメ
モ、り制御部から出力されるリフレッシュアドレス、ま
たはバス制御部７から出力されるリード・ライト・アド
レスの何れか一方が、選択的に与えられる。

各リフレッシュメモリ１０ａ〜１０Ｃの出力は、後述す
るように、選択回路１８により、同時には１２だけが選
択され、バタンメモリ１１に入力される。その結果、対
応するバタンか並直列変換部１２に入力され、出力の直
列信号が映像信号として表示素子（図示せず）に入力さ
れる。

それぞれのリフレッシュメモリ１０ａ〜１０Ｃには、デ
ータ線２６が接続されており、バス制御部７を介して、
処理装置５よりデータが書込まれる。

分割位置指定用レジスタとして、垂直分割位置指定レジ
スタ１９および水平分割位置指定レジスタ２１が設けら
れ、データ線２６を経由して、処理装置５よりデータを
設定できるようになっている。

また、走査位置検出のため、垂直走査位置カウンタ２０
および水平走査位置カウンタ２２が設けられ、それぞれ
に水平同期信号２７および水平ドツト信号２８が、クロ
ックとして入力される。

更に、それぞれ比較器からなる水平分割位置検出回路２
（および垂直分割位置検出回路２３が設けられ、その出
力により選択回路１８が制御される。なお、２５は発振
回路である。

さて、第５図の装置により表示される画面は、例えば第
６図に示すように、Ａ、Ｂ、Ｃの３画面に分割され、各
々の表示部分には、それぞれの分割画面用のリフレッシ
ュメモリＩＱａ、ＩＱｂ。

１０Ｃの一部３１ａ、３１ｂ、３１Ｃの内容が表示され
る。

画面が、第６図の２９のように分割される過程を、以下
に、第７図を参照して説明する。第７図は選択回路１８
の詳細ブロック・図であり、図において第５図と同一の
符号は同一または同等部分をあられしている。まず初め
に、分割位置検出回路２３．２４の動作を説明する。表
示画面２９上の走査が、分割画面Ａにある間は、垂直走
査位置カウンタ２０の値は、垂直分割位置指定レジスタ
１９の設定値より小である。それ故に垂直分割位置検出
回路２３の出力はロー（ＬＯＷ）レベルとなり、第７図
のＮＯＴＯＲゲート３６りＡＮＤゲート３３のみが開か
れる。したがって、リフレッシュメモリ１０ａからのデ
ータＡのみが選択され、ＯＲゲート３６を経て出力され
る。

次に、画面２９上の走査が、分割画面Ｂ及びＣＫある間
は、垂直走査位置カウンタ２０の値は、垂直分割位置指
定レジスタ１９の設定値より大となる。それ故に垂直分
割位置検出回路２３の出力はハイ（ＨＩＧＨ）レベルと
なる。その結果、ＡＮＤゲート３０及び３１が選択され
る。

この状態で、走査が分割画面Ｂにある間は、水平走査位
置カウンタ２２の値は水平分割位置指定レジスタ２１の
設定値より小である。それ故に水平分割位置検出回路２
４の出力はロー（ＬＯＷ）レベルとなる。その結果、Ｎ
ＯＴＯＲゲート３６りＡＮＤゲート３１が出力を生じ、
ＡＮＤゲート３４のみが開かれる。したがって、リフレ
ッシュメモＩＪ　１０　ｂからのデータＢのみが選択さ
れ、ＯＲゲート３６を経て出力される。

又、走査が分割画面Ｃにある間は、水平走査位置カウン
タ２２の値は水平分割位置指定レジスタ２１の設定値よ
υ大である。それ故に水平分割位置検出回路２４の出力
はノ・イ（ＨＩＧＨ）レベルとなる。その結果、ＡＮＤ
ゲート３０によりＡＮＤゲート３５のみが選択され、リ
フレッシュメモリ１０ＣからのデータＣのみが選択され
、ＯＲゲート３６を経て出力される。

以上の説明から明らかなように、本実施例′によれば垂
直分割位置指定レジスタ１９および水を分割位置指定レ
ジスタ２１に設定された値により、画面の分割位置が変
化する。

そして、各分割画面Ａ−Ｃに表示すべきデータは、それ
ぞれ独立に設けられたリフレッシュメモリ１０８〜ＩＯ
Ｃから供給される。また、リフレッシュメモリの記憶容
量を、１表示画面分以上に選んでおけば、該当する画面
を縮少する場合でも、常に完全な表示が得られる。

ところで、各分割画面Ａ−Ｃに、それぞれ対応するリフ
レッシュメモリ１０８〜ＩＯＣの、全域のうちのどの一
部を選択して表示するかは、リフレッシュメモリ制御部
８ａ〜８Ｃによって決定される。

□　本実施例では、該リフレッシュメモリ制御部として
、ＣＲＴコントローラＬＳＩ（例えば、日立製作所ＨＤ
４６５０５として市販されているもの）を用いている。

前記ＬＳＩには、スクロール制御、カーソル制御、文字
大きさ指定等の機能が含まれているので、各分割画面Ａ
−Ｃに対して、これらの制御が独立して可能である。

このため、例えば、Ａおよび８画面は固定のままで、Ｃ
画面だけをスクロールしたり、あるいはＢおよびＣ画面
は普通文字のままとし、Ａ画面だけを拡大文字にしたシ
することが可能となる。したがって例えば会話形のプロ
グラミングシステムを構成する場合に、操作性のよい柔
軟な機能が、ソフトウェアに負担をかけずに実現できる
という効果がある。

【図面の簡単な説明】

第１図は、表示画面の分割例を示す図、第２図は、従来
の表示画面分割方式の概略ブロック図、第３図は、従来
の他の表示画面分割方式の概略ブロック図、第４図は、
第３図におけるカーソル制御を説明するだめの図、第５
図は、本発明の一実施例のブロック図、第６図は、本発
明の実施例におけるリフレッシュメモリと、画面分割の
関係を示す図、第７図は、第５図における分割位置検出
回路および選択回路のブロック図である。１０３〜１０Ｃ・・・リフレッシュメモリ、８ａ〜８Ｃ
・・・リフレッシュメモリ制御部ｉ、１８・・・選択回
路、１９．２１・・・垂直、水平分割位置指定レジスタ
、２０．２２・・・垂直、水平走査位置カウンタ、２３
．２４・・・垂直、水平位置検出回路、９ａ〜９Ｃ・・
・アドレス選択器、１１・・・パターンメモリ、１２・
・・並直列変換部。　　　　　　　　　　　　−茅１目２６Ｘ　　ｌｂＶＳ２８Ｃ第Ｓ目事、６０３７Ｃ

Claims

【特許請求の範囲】１、データ処理装置に接続され、１表示画面を独立な複
数画面に分割して使用する表示画面分割装置において、
分割画面数と′同数の、複数のリフレッシュメモリ及び
リフレッシュメモリ制御回路と、該複数個のリフレッシ
ュメモリの出力のうち、同時には１つだけを選択して画
素パターン発生器に出力する選択回路と、分割位置指定
レジスタ、走査位置カウンタ及び該両者の出力を比較し
、これらが一致したとき一致検出信号を出力し、該−散
積出信号によって該選択回路を制御する分割位置検出回
路の３者からなる位置検出回路とを具備し、該位置検出
回路は分割画面数に対応する数だけ設けられたことを特
徴とする表示画面分割装置。２、少なくとも１つのりフレッシュメモリが、１表示画
面分以上の記憶容量を有することを特徴とする特許割装置。３、位置検出回路の数が、分割画面数よりも１だけ小で
ｉることを特徴とする前記特許請求の範囲第１または第
２項記載の表示画面分割装置。