JP3303923B2 - 画像表示制御装置及び画像表示制御方法 - Google Patents
画像表示制御装置及び画像表示制御方法Info
- Publication number
- JP3303923B2 JP3303923B2 JP17824191A JP17824191A JP3303923B2 JP 3303923 B2 JP3303923 B2 JP 3303923B2 JP 17824191 A JP17824191 A JP 17824191A JP 17824191 A JP17824191 A JP 17824191A JP 3303923 B2 JP3303923 B2 JP 3303923B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- control
- image display
- display
- character
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
画像表示制御方法に関するものであり、更に詳しく言え
ば、ディスプレイ等に文字や記号の画面表示をする装置
及びその表示制御方法に関するものである。
オ,テレビ等の画像処理分野において、ユーザの使用態
様により、任意の画面表示中に、文字や記号の画面表示
をする画像表示制御装置が使用され、それを集積化した
半導体集積回路装置が製造されている。
を記憶する記憶装置とは別に、表示画面を行単位に制御
するための行制御データや行制御アドレスがその周辺回
路に書き込まれている。また、該データは垂直制御信号
に基づいてセレクタ回路により選択出力されている。
の機能向上等の要求により、画面表示に係る取扱データ
量が増大すると、その周辺回路を増加せざるを得ず、ま
た、それに付随してセレクタ回路の規模も増加を余儀無
くされる。
他の表示データのメモリ領域に共有して書込み、その書
込み/読出し方法を工夫して、当該回路装置の集積化を
図ること、及びその生産コストの低廉化を図ることがで
きる装置及び方法が望まれている。
の構成図を示している。例えば、ディスプレイ等に文字
や記号を行単位又は文字単位に表示する画像表示制御装
置は、図5において、書込み制御回路1,RAM(随時
書込み/読出し可能なメモリ)2,水平カウンタ3,垂
直カウンタ4,セレクタ回路5,D型ラッチ回路6,デ
ータラッチ回路7,キャラクタジェネレータ8及び出力
制御回路9から成る。
に文字や記号の画面表示をするためのキャラクタデータ
D1やキャラクタアドレスADD1が書込み制御回路1を
介してRAM2に書き込まれる。また、表示画面を行単
位に制御するための行制御データD2や行制御アドレス
ADD2がD型ラッチ回路6に書き込まれる。
位又は文字単位に表示する場合には、水平カウンタ3や
垂直カウンタ4から出力される各制御信号に基づいてR
AM2からデータラッチ回路7にキャラクタデータD1
やキャラクタアドレスADD1が読み出される。また、該
キャラクタアドレスADD1等に基づいて、キャラクタジ
ェネレータ8から文字表示データが出力制御回路9を介
してディスプレイ等に出力される。
ッチ回路6から出力制御回路9に行制御データD2が出
力され、該データD2は垂直カウンタ4から出力される
垂直制御信号VSに基づいてセレクタ回路5により選択
出力される。
を行単位又は文字単位に,例えば、表示色を行単位又は
文字単位に変更したり、表示色の反転処理等をする画像
表示制御が行われる。
ば、表示画面を行単位に制御するための行制御データD
2や行制御アドレスADD2がD型ラッチ回路6に書き込
まれている。また、該データD2は垂直制御信号VSに
基づいてセレクタ回路5により選択出力されている。
示文字の多様化や該装置の機能向上等の要求により、画
面表示に係る取扱データ量が増大すると、その行制御デ
ータD2や行制御アドレスADD2を書き込むD型ラッチ
回路6を増加せざるを得ない。また、それに付随して表
示画面の一行単位毎に行制御データD2を選択するセレ
クタ回路5の規模も増加を余儀無くされる。
プに集積化した場合に、D型ラッチ回路6やセレクタ回
路5がチップ面積を占める割合も益々多くなり、半導体
集積回路装置の集積化の妨げとなったり、その生産コス
トの低廉化の妨げとなるという問題がある。
作されたものであり、行制御データや行制御アドレスを
他の表示データの記憶領域に共有して書込み、その読出
し方法を工夫して、当該回路装置の集積化を図ること、
及びその生産コストの低廉化を図ることが可能となる画
像表示制御装置及び画像表示制御方法の提供を目的とす
る。
像表示制御装置及び画像表示制御方法の原理図を示して
いる。
うに、キャラクタデータに関する第1のデータD1と行
制御データに関する第2のデータD2の書込みと読出し
とを制御する第1の制御手段11と、前記第1のデータ
D1と前記第2のデータD2とを記憶する記憶手段12
と、前記第1のデータD1と前記第2のデータD2に基
づいて第3のデータD11,D12の出力を制御する第
2の制御手段13とを有し、水平同期信号(HSYNC)に
同期して、前記第2のデータD2に続いて前記第1のデ
ータD1を前記記憶手段12から前記第2の制御手段1
3に読み出すことを特徴とする。
段12において、表示画面の一行分の前記第1のデータ
D1と表示画面の一行分の前記第2のデータD2とが交
互に格納されていることを特徴とする。
ラクタデータに関する第1のデータD1の表示画面一行
分の集合と、表示画面の一行分の行制御に関する第2の
データD2とを記憶手段に交互に書込み、前記記憶手段
に格納された第1のデータD1と第2のデータD2とを
水平同期信号に同期させて、前記第2のデータD2に続
いて前記第1のデータD1を読出し、前記読出された第
1のデータD1と前記第2のデータD2とに基づいて第
3のデータD11,D12の出力を制御することを特徴
とし、上記目的を達成する。
示すように第1の制御手段11,記憶手段12及び第2
の制御手段13が具備され、該記憶手段12の記憶領域
に表示画面の一単位行に係る第1のデータD1の前後に
第2のデータD2が書き込まれる。
や表示画面の行制御に係る第2のデータD2が第1の制
御手段11を介して記憶手段12に書込み制御される。
この際に、記憶手段12の記憶領域に表示画面の一単位
行に係る第1のデータD1の記憶領域の前後に第2のデ
ータD2が書き込まれる。
合には、第2の制御手段13を介して記憶手段12から
画像表示に係る第1のデータD1や表示画面の行制御に
係る第2のデータD2が読み出される。この際に、第1
のデータD1及び第2のデータD2が画像表示に係る水
平同期信号HSYNCに同期して逐次読出し処理される。
増大した場合であっても、従来例のような第1,第2の
データD1やD2の書込み/読出し機能を確保しつつ、
第2のデータD2を書き込むためのD型ラッチ回路等の
周辺回路を省略すること、また、それに付随して必要と
なっていた表示画面の一行単位毎に第2のデータD2を
選択するセレクタ回路が不要となる。
路装置の集積化を図ることが可能となり、その生産コス
トの低廉化を図ることが可能となる。また、本発明の画
像表示制御方法によれば、画像表示に係る第1のデータ
D1や表示画面の行制御に係る第2のデータD2の書込
み処理をする際に、表示画面の一単位行に係る第1のデ
ータD1の記憶領域の前後に該表示画面の行制御をする
第2のデータD2の書込み処理をしている。
る際に、先に書込み処理された第1のデータD1や該第
1のデータD1の記憶領域の前後に書込み処理された第
2のデータD2を順次、例えば、該画像表示に係る水平
同期信号HSYNCに同期して、その読出し処理をすること
により、従来例のような表示画面の一行単位毎に第2の
データD2を選択していた読出し処理に比べて、その簡
略化を図ることが可能となる。
置の機能向上等のユーザの使用態様による要求に十分対
処することが可能となる。また、当該画像表示制御装置
の縮小化が向上することから携帯用の画像処理装置の小
型化を図ることが可能となる。
て説明をする。図2〜4は、本発明の実施例に係る画像
表示制御装置及び画像表示制御方法を説明する図であ
り、図2は、本発明の実施例に係る画像表示制御装置の
構成図,図3はそのデータ読出し時の動作タイムチャー
トをそれぞれ示している。
単位又は文字単位に表示する画像表示制御装置は、図2
において、データ書込み/読出し制御ブロック21,R
AM(随時書込み/読出し可能なメモリ)22及びデー
タ出力制御ブロック23から成る。
ック21は第1の制御手段11の一実施例であり、セレ
クタ回路21A,データ書込み制御回路21B,水平カウン
タ21C及び垂直カウンタ21Dから成る。セレクタ回路21
Aは画像表示に係る第1のデータD1や表示画面の行制
御に係る第2のデータD2の入力選択をするものであ
る。なお、セレクタ回路21Aは従来例のセレクタ回路5
と異なりチップ占有面積が数十分の1程度である。
コードとなるキャラクタデータD1やそのキャラクタア
ドレスADD1が含まれる。また、第2のデータD2に
は、表示画面を行単位に制御するための行制御データD
2や行制御アドレスADD2が含まれる。
データD1やキャラクタアドレスADD1及び行制御デー
タD2や行制御アドレスADD2のデータ書込み制御をす
るものである。
出し基準信号となる水平同期信号HSYNCに基づく水平同
期パルスを計数するものである。垂直カウンタ21Dはデ
ィスプレイ等の表示画面の一行(一ライン)に係る文字
や記号を表示期間を規定する垂直同期パルスを計数する
ものである。
り、キャラクタデータD1やキャラクタアドレスADD1
及び行制御データD2や行制御アドレスADD2を記憶す
るものである。なお、行制御データD2は、例えば、当
該RAM22のメモリ領域において、表示画面の一単位
行に係るキャラクタデータD1のメモリ領域の後部に書
き込まれる(図4参照)。
手段13の一実施例であり、行制御レジスタ23A,デー
タラッチ回路23B,キャラクタジェネレータ23C及び出
力制御回路23Dから成る。行制御レジスタ23Aは、表示
画面の一単位行に係るキャラクタデータD1が発生して
いる期間中、行制御データD2を一時格納するものであ
る。なお、行制御レジスタ23Aは従来例のD型ラッチ回
路6のチップ占有面積に比べ、数十分の1程度である。
D1を一時ラッチ処理するものであり、キャラクタジェ
ネレータ23CはキャラクタデータD1に基づいて文字や
記号等の画像表示データD11やD12を出力制御回路23D
に出力するものである。
づいて画像表示データD11やD12の出力制御をするもの
である。例えば、ディスプレイ等に文字や記号を行単位
又は文字単位に表示色を変更したり、その表示色の反転
処理等をするものである。
像表示制御装置によれば、図2に示すようにデータ書込
み/読出し制御ブロック21,RAM22及びデータ出
力制御ブロック23が具備され、該RAM22のメモリ
領域に表示画面の一単位行に係るキャラクタデータD1
のメモリ領域の後部に行制御データD2が書き込まれ
る。
ャラクタアドレスADD1及び行制御データD2や行制御
アドレスADD2がデータ書込み/読出し制御ブロック2
1のセレクタ回路21A,書込み制御回路21Bを介してR
AM22に書込みまれる。
のメモリ領域において、表示画面のキャラクタデータD
1の一単位行毎に、そのメモリ領域の後部に行制御デー
タD2が記憶される。
合には、図3のデータ読出し時の動作タイムチャートに
示すように、水平同期信号HSYNCに同期してデータ出力
制御ブロック23のデータラッチ回路23B,キャラクタ
ジェネレータ23Cを介してRAM22からキャラクタデ
ータD1が逐次読出し処理される。また、行制御レジス
タ23Aを介して行制御データD2が読み出される。この
際に、図3において、水平同期信号HSYNCの立ち上がり
エッジに同期して行制御データD2〔1a〕に続いてキ
ャラクタデータD1〔2a,3a…〕が逐次読出し処理
される。
増大した場合であっても、従来例のようなキャラクタデ
ータD1やキャラクタアドレスADD1及び行制御データ
D2や行制御アドレスADD2の書込み/読出し機能を確
保しつつ、行制御データD2を書き込むためのD型ラッ
チ回路6を省略すること、また、それに付随して必要と
なっていた表示画面の一行単位毎に該行制御データD2
を選択するセレクタ回路5が不要となる。このことで、
当該装置を一つの半導体チップに集積化した場合に、従
来例のようなD型ラッチ回路6やセレクタ回路5がチッ
プ面積を多く占める状態を回避することが可能となる。
増加すること及び行制御レジスタ23Aの設置で、従来例
に比べて半導体集積回路装置の集積化を図ることが可能
となり、その生産コストの低廉化を図ることが可能とな
る。
方法について当該装置の動作を補足しながら説明をす
る。図4は本発明の実施例に係る画像表示制御方法の説
明図であり、同図はRAMMのメモリ領域とディスプレ
イの表示画面との関係を示している。
位や文字単位に制御する場合、予め、1画面の第1〜第
n行目の表示に係るキャラクタデータD1やキャラクタ
アドレスADD1等となるキャラクタコード,…及び
第1行目の行制御に係る行制御データD21の書込み処理
をする。
ラクタコード,…のメモリ領域の後部に該表示画面
の行制御,すなわち、一単位行毎に表示形式を変更する
ことが可能となる行制御データD21の書込み処理をす
る。ここで、セレクタ回路21Aでは一単位行の画像表示
に係るキャラクタコード,…が書き込まれると、そ
の入力が選択されて、そのメモリ領域の後部に表示画面
の行制御に係る行制御データD21がデータ書込み制御回
路21Bにより書き込まれる。
ータD1やキャラクタアドレスADD1及び行制御データ
D21が記憶される。なお、当該RAM22のメモリ領域
において、表示画面の一単位行に係るキャラクタデータ
D1の後部に行制御データD21が書き込まれる(図4参
照)。
,…や該キャラクタコード,…のメモリ領域の
後部に書込み処理された行制御データD21の読出し処理
をする。この際に、キャラクタコードの読出し基準信号
となる水平同期信号HSYNCに基づく水平同期パルスが水
平カウンタ21Cにより計数される。また、垂直カウンタ
21Dでは、ディスプレイ等の表示画面の一行(一ライ
ン)に係る文字や記号を表示期間を規定する垂直同期パ
ルスが計数される。
タ23Aに行制御データD21が先に読み出され、該表示画
面の一単位行に係るキャラクタコード,…が発生し
ている期間中、それが一時格納される。
ータD21に続いてRAM22から読み出されたキャラク
タコード,…が一時ラッチ処理される。また、キャ
ラクタコード,…に基づいてキャラクタジェネレー
タ23Cでは、文字や記号等の画像表示データD11やD12
が出力制御回路23Dに出力される。
プレイ等に画像表示データD11やD12が出力され、行制
御データD21に基づいて文字や記号が行単位又は文字単
位に表示制御される。例えば、その表示色が変更された
り、その表示色が反転処理される。
像表示制御方法によれば、画像表示に係るキャラクタコ
ード,…や表示画面の行制御に係る行制御データD
21の書込み処理をする際に、表示画面の一単位行に係る
キャラクタコード,…のメモリ領域の後部に該表示
画面の行制御をする行制御データD21の書込み処理をし
ている。
をする際に、先に書込み処理されたキャラクタコード
,…や該キャラクタコード,…のメモリ領域の
後部に書込み処理された行制御データD21を先に、例え
ば、該画像表示に係る水平同期信号HSYNCに同期して、
その読出し処理をすることにより、従来例のような表示
画面の一行単位毎に行制御データD21を選択していた読
出し処理に比べて、その簡略化を図ることが可能とな
る。
置の機能向上等のユーザの使用態様による要求に十分対
処することが可能となる。また、当該画像表示制御装置
の縮小化が向上することから携帯用の画像処理装置の小
型化を図ることが可能となる。
制御装置によれば第1,第2の制御手段及び記憶手段が
具備され、該記憶手段の記憶領域に表示画面の一単位行
に係る第1のデータの前後に表示画面の行制御に係る第
2のデータが書き込まれる。
増大した場合であっても、従来例のような第1,第2の
データの書込み/読出し機能を確保しつつ、半導体集積
回路装置の集積化を図ることが可能となり、その生産コ
ストの低廉化を図ることが可能となる。
ば、画像表示に係る第1のデータや表示画面の行制御に
係る第2のデータの書込み処理をする際に、表示画面の
一単位行に係る第1のデータの記憶領域の前後に該表示
画面の行制御をする第2のデータの書込み処理をしてい
る。
る際に、先に書込み処理された第1のデータや該第1の
データの記憶領域の前後に書込み処理された第2のデー
タを順次、水平同期信号等に同期して、その読出し処理
をすることにより、従来例に比べて、その簡略化を図る
ことが可能となる。
置の機能向上等に十分対処することが可能となる。ま
た、コンピュータ,ビデオ及びテレビ等の携帯用の画像
処理装置の小型化に寄与するところが大きい。
御方法の原理図である。
図である。
タ読出し時の動作タイムチャートである。
図である。
る。
Claims (3)
- 【請求項1】 キャラクタデータに関する第1のデータ
(D1)と行制御データに関する第2のデータ(D2)
の書込みと読出しとを制御する第1の制御手段(11)
と、 前記第1のデータ(D1)と前記第2のデータ(D2)
とを記憶する記憶手段(12)と、 前記第1のデータ(D1)と前記第2のデータ(D2)
に基づいて第3のデータ(D11,D12)の出力を制
御する第2の制御手段(13)とを有し、 水平同期信号(HSYNC)に同期して、前記第2のデータ
(D2)に続いて前記第1のデータ(D1)を前記記憶
手段(12)から前記第2の制御手段(13)に読み出
すことを特徴とする画像表示制御装置。 - 【請求項2】 前記記憶手段(12)において、表示画
面の一行分の前記第1のデータ(D1)と表示画面の一
行分の前記第2のデータ(D2)とが交互に格納されて
いることを特徴とする請求項1に記載の画像表示制御装
置。 - 【請求項3】 キャラクタデータに関する第1のデータ
(D1)の表示画面一行分の集合と、表示画面の一行分
の行制御に関する第2のデータ(D2)とを記憶手段に
交互に書込み、 前記記憶手段に格納された第1のデータ(D1)と第2
のデータ(D2)とを水平同期信号に同期させて、前記
第2のデータ(D2)に続いて前記第1のデータ(D
1)を読出し、 前記読出された第1のデータ(D1)と前記第2のデー
タ(D2)とに基づいて第3のデータ(D11,D1
2)の出力を制御することを特徴とする画像表示制御方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17824191A JP3303923B2 (ja) | 1991-07-18 | 1991-07-18 | 画像表示制御装置及び画像表示制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17824191A JP3303923B2 (ja) | 1991-07-18 | 1991-07-18 | 画像表示制御装置及び画像表示制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0527728A JPH0527728A (ja) | 1993-02-05 |
JP3303923B2 true JP3303923B2 (ja) | 2002-07-22 |
Family
ID=16045066
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17824191A Expired - Fee Related JP3303923B2 (ja) | 1991-07-18 | 1991-07-18 | 画像表示制御装置及び画像表示制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3303923B2 (ja) |
-
1991
- 1991-07-18 JP JP17824191A patent/JP3303923B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0527728A (ja) | 1993-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS62280799A (ja) | ビデオインターフェース方法及び装置 | |
US5870074A (en) | Image display control device, method and computer program product | |
JP3303923B2 (ja) | 画像表示制御装置及び画像表示制御方法 | |
JP3021810B2 (ja) | マルチポートメモリ | |
JPS6236312B2 (ja) | ||
US8026921B2 (en) | Driving method, driving circuit and driving apparatus for a display system | |
JPS5997184A (ja) | 画像処理装置 | |
JPH0425555B2 (ja) | ||
US6339452B1 (en) | Image display device and image displaying method | |
JPS5835592A (ja) | 表示画面分割装置 | |
JP2609628B2 (ja) | メモリアドレス制御装置 | |
KR100206580B1 (ko) | 액정 표시 장치의 4분주 데이타를 위한 메모리 장치 | |
JP3265791B2 (ja) | Ohp用表示装置 | |
JPS6231889A (ja) | 画像表示装置 | |
JPH0453991A (ja) | 液晶ディスプレイ制御装置 | |
JPH0830254A (ja) | 表示効果発生回路 | |
JPS6194090A (ja) | グラフイツクデイスプレイ装置 | |
JP2898283B2 (ja) | 表示制御装置 | |
JPS6292071A (ja) | 拡大表示の制御方式 | |
JPS6120985A (ja) | Crt表示装置の制御装置 | |
JPH08160903A (ja) | ディジタル画像表示方法及び装置 | |
GB2176979A (en) | Video signal manipulation system | |
JPS62147482A (ja) | カ−ソル制御装置 | |
JPS6291986A (ja) | デイスプレイ装置 | |
JPH1069253A (ja) | 液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020416 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080510 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090510 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090510 Year of fee payment: 7 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090510 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090510 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100510 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |