JP3265791B2 - Ｏｈｐ用表示装置 - Google Patents
Ｏｈｐ用表示装置Info
- Publication number
- JP3265791B2 JP3265791B2 JP02470794A JP2470794A JP3265791B2 JP 3265791 B2 JP3265791 B2 JP 3265791B2 JP 02470794 A JP02470794 A JP 02470794A JP 2470794 A JP2470794 A JP 2470794A JP 3265791 B2 JP3265791 B2 JP 3265791B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- computer
- ohp
- storage device
- displayed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、オーバーヘッドプロジ
ェクト（以下、ＯＨＰという）に載置してＯＨＰにより
拡大投影するものに関し、更に詳細には画像の重ね合わ
せ機能を有するＯＨＰ用表示装置に関するものである。
ェクト（以下、ＯＨＰという）に載置してＯＨＰにより
拡大投影するものに関し、更に詳細には画像の重ね合わ
せ機能を有するＯＨＰ用表示装置に関するものである。
【０００２】
【従来の技術】従来のＯＨＰ用表示装置では、コンピュ
ータの画面のデータ（以下、原画という）の上に、操作
メニューの画像（以下、メニューという）、デジタイザ
で作成した画像（以下、デジタイザデータという）を重
ね合わせて表示する場合、各々の画像に対応したメモリ
を制御するコントローラと各々のデータを表示するため
の表示装置を用いて表示していた。
ータの画面のデータ（以下、原画という）の上に、操作
メニューの画像（以下、メニューという）、デジタイザ
で作成した画像（以下、デジタイザデータという）を重
ね合わせて表示する場合、各々の画像に対応したメモリ
を制御するコントローラと各々のデータを表示するため
の表示装置を用いて表示していた。
【０００３】
【発明が解決しようとする課題】従来、原画にメニュー
やデジタイザデータを表示する（以下、まとめてウィン
ドウという）ためには、図７に示す如く原画を記憶する
ＶＲＡＭ２１とウィンドウを記憶するＶＲＡＭ２２が必
要となる。ＶＲＡＭ２１、２２はＤＲＡＭ２３、２５と
ＳＡＭ２４、２６に分かれており、ＤＲＡＭ２３、２５
内に画像データを書き込み、そのデータを、１ライン単
位でＳＡＭ２４、２６に転送する転送サイクルを一定周
期で入れ、また、転送された１ラインデータを表示タイ
ミングクロックにより１画素単位でシリアルに送り出す
メモリである。
やデジタイザデータを表示する（以下、まとめてウィン
ドウという）ためには、図７に示す如く原画を記憶する
ＶＲＡＭ２１とウィンドウを記憶するＶＲＡＭ２２が必
要となる。ＶＲＡＭ２１、２２はＤＲＡＭ２３、２５と
ＳＡＭ２４、２６に分かれており、ＤＲＡＭ２３、２５
内に画像データを書き込み、そのデータを、１ライン単
位でＳＡＭ２４、２６に転送する転送サイクルを一定周
期で入れ、また、転送された１ラインデータを表示タイ
ミングクロックにより１画素単位でシリアルに送り出す
メモリである。
【０００４】このメモリＶＲＡＭ２１、２２を制御して
画面を合成するには、コンピュータより送られてくるビ
デオデータを一定量のデータにまとめアドレスを発生さ
せ順次書き込むコントロールをタイミングコントローラ
及びアドレス発生コントローラ２７で作らなければなら
ない。また、ウィンドウ用ＶＲＡＭ２２にデータを書き
込むのはＣＰＵ２８からＣＰＵ２９バスを介して書き込
まなければならない。書き込みを実施している間に一定
周期で転送サイクルを付加したり、また、ＤＲＡＭ２
３、２５へのリフレッシュサイクルを付加しなければな
らず、そのタイミングをコントロールする転送リフレッ
シュコントローラ３０を設ける必要があった。このコン
トローラ３０はバスの切り替え回路３１をコントロール
することによりバスを切り替え一定期間に訪れる両サイ
クルが行われる。
画面を合成するには、コンピュータより送られてくるビ
デオデータを一定量のデータにまとめアドレスを発生さ
せ順次書き込むコントロールをタイミングコントローラ
及びアドレス発生コントローラ２７で作らなければなら
ない。また、ウィンドウ用ＶＲＡＭ２２にデータを書き
込むのはＣＰＵ２８からＣＰＵ２９バスを介して書き込
まなければならない。書き込みを実施している間に一定
周期で転送サイクルを付加したり、また、ＤＲＡＭ２
３、２５へのリフレッシュサイクルを付加しなければな
らず、そのタイミングをコントロールする転送リフレッ
シュコントローラ３０を設ける必要があった。このコン
トローラ３０はバスの切り替え回路３１をコントロール
することによりバスを切り替え一定期間に訪れる両サイ
クルが行われる。
【０００５】また、転送されたＳＡＭ２４、２６のデー
タを表示タイミングクロックに同期させシリアルに表示
データを出力させるコントロールも行う。また、ＣＰＵ
２８より与えられる情報により原画を表示するか、ウィ
ンドウを表示するかもコントロールする。以上のように
従来画像処理に使用するＶＲＡＭで構成すると非常に複
雑なタイミングコントロールが必要となりハードウェア
の構成が複雑となり、原価が高くなるという欠点があっ
た。
タを表示タイミングクロックに同期させシリアルに表示
データを出力させるコントロールも行う。また、ＣＰＵ
２８より与えられる情報により原画を表示するか、ウィ
ンドウを表示するかもコントロールする。以上のように
従来画像処理に使用するＶＲＡＭで構成すると非常に複
雑なタイミングコントロールが必要となりハードウェア
の構成が複雑となり、原価が高くなるという欠点があっ
た。
【０００６】本発明は従来の問題点に鑑みなされたもの
で、コンピュータと、該コンピュータの画面と同じデー
タをＯＨＰにより拡大投影するＯＨＰ用表示装置におい
て、前記コンピュータの画面データを記憶する記憶装置
と、該記憶装置に記憶された画面データの上に重ね合わ
せて表示する画像データを記憶する記憶装置と、前記コ
ンピュータの画面データと重ね合わせて表示する画像デ
ータの何れかを表示するかを画素単位で決定するための
制御データを記憶する記憶装置を有し、画像データと制
御データは同一の記憶装置に記憶し、前記コンピュータ
の画面データを記憶する記憶装置と、重ね合わせる画像
データの記憶装置との読み出しタイミングを、液晶用Ｖ
ＧＡコントローラを使用し、前記制御データにより前記
コンピュータの画面データと画像データを切り換える画
像切り換え回路を有するＯＨＰ用表示装置を提案するも
のである。
で、コンピュータと、該コンピュータの画面と同じデー
タをＯＨＰにより拡大投影するＯＨＰ用表示装置におい
て、前記コンピュータの画面データを記憶する記憶装置
と、該記憶装置に記憶された画面データの上に重ね合わ
せて表示する画像データを記憶する記憶装置と、前記コ
ンピュータの画面データと重ね合わせて表示する画像デ
ータの何れかを表示するかを画素単位で決定するための
制御データを記憶する記憶装置を有し、画像データと制
御データは同一の記憶装置に記憶し、前記コンピュータ
の画面データを記憶する記憶装置と、重ね合わせる画像
データの記憶装置との読み出しタイミングを、液晶用Ｖ
ＧＡコントローラを使用し、前記制御データにより前記
コンピュータの画面データと画像データを切り換える画
像切り換え回路を有するＯＨＰ用表示装置を提案するも
のである。
【０００７】
【作用】本発明では、各種画像の表示のタイミング等は
液晶用ＶＧＡコントローラが監視するためにメニューデ
ータ及びデジタイザデータの重ね合わせの表示が容易に
なる。
液晶用ＶＧＡコントローラが監視するためにメニューデ
ータ及びデジタイザデータの重ね合わせの表示が容易に
なる。
【０００８】
【実施例】本発明を添付図面を参照して説明する。図１
の全体構成図で示すようにコンピュータ１よりアナログ
ビデオケーブル２によりＯＨＰ３上に配置されたＯＨＰ
用表示装置４に接続され、コンピュータ画面上に表示さ
れている映像データ５（以下、映像データという）と、
デジタイザ接続用ケーブル６でＯＨＰ表示装置４に接続
されるデジタイザ７ より入力される手書き文字や線な
どの描画データ８（以下、デジタイザデータという）
と、ＯＨＰ表示装置内部の動作を指定するメニュー画面
データ９（以下、メニューデータという）を重ね合わせ
て拡大投影する。（図２参照）
の全体構成図で示すようにコンピュータ１よりアナログ
ビデオケーブル２によりＯＨＰ３上に配置されたＯＨＰ
用表示装置４に接続され、コンピュータ画面上に表示さ
れている映像データ５（以下、映像データという）と、
デジタイザ接続用ケーブル６でＯＨＰ表示装置４に接続
されるデジタイザ７ より入力される手書き文字や線な
どの描画データ８（以下、デジタイザデータという）
と、ＯＨＰ表示装置内部の動作を指定するメニュー画面
データ９（以下、メニューデータという）を重ね合わせ
て拡大投影する。（図２参照）
【０００９】図３の電気的ブロック図で示すように、接
続されているコンピュータ１からのアナログビデオ信号
をサンプリングかつＡ／Ｄ変換してディジタルの映像デ
ータを得るサンプリング＆Ａ／Ｄ変換回路１０が配置さ
れ、また該サンプリング＆Ａ／Ｄ変換回路１０で得られ
た映像データ５を記憶するフレームメモリ１１が配置さ
れている。コンピュータ１からのアナログビデオ信号は
サンプリング＆Ａ／Ｄ変換回路１０によりＲＧＢ毎に各
３ビットに変換されフレームメモリ１１に格納される。
ここでＲＧＢ各３ビットとしたが、液晶パネル入力直前
に多階調プロセッサを挿入することによりビット数を増
加させＲＧＢ各８ビットとすることは可能である。本実
施例では説明上ＲＧＢ各３ビットで行う。
続されているコンピュータ１からのアナログビデオ信号
をサンプリングかつＡ／Ｄ変換してディジタルの映像デ
ータを得るサンプリング＆Ａ／Ｄ変換回路１０が配置さ
れ、また該サンプリング＆Ａ／Ｄ変換回路１０で得られ
た映像データ５を記憶するフレームメモリ１１が配置さ
れている。コンピュータ１からのアナログビデオ信号は
サンプリング＆Ａ／Ｄ変換回路１０によりＲＧＢ毎に各
３ビットに変換されフレームメモリ１１に格納される。
ここでＲＧＢ各３ビットとしたが、液晶パネル入力直前
に多階調プロセッサを挿入することによりビット数を増
加させＲＧＢ各８ビットとすることは可能である。本実
施例では説明上ＲＧＢ各３ビットで行う。
【００１０】デジタイザデータ８は、メニューデータ９
と、デジタイザデータ８の表示非表示を切り替える制御
データ（以下、デジタイザ制御データという）及び、メ
ニューデータの表示非表示を切り替える制御データ（以
下、メニュー制御データという）と共に液晶用ＶＧＡコ
ントローラ１２（以下、コントローラという）の管理す
るメモリ１３に配置される。コントローラ１２はＲＧＢ
各３ビットの入出力を持っており、Ｒ０にメニューのＲ
信号、Ｒ１にメニューのＧ信号、Ｒ２にメニューのＢ信
号、Ｇ０にデジタイザのＲ信号、Ｇ１にデジタイザのＧ
信号、Ｇ２にデジタイザのＢ信号、Ｂ０にメニュー制御
信号、Ｂ１にデジタイザ制御信号を割り当てることによ
り、ＣＰＵ１４より入力された各データはメモリ１３に
格納される。
と、デジタイザデータ８の表示非表示を切り替える制御
データ（以下、デジタイザ制御データという）及び、メ
ニューデータの表示非表示を切り替える制御データ（以
下、メニュー制御データという）と共に液晶用ＶＧＡコ
ントローラ１２（以下、コントローラという）の管理す
るメモリ１３に配置される。コントローラ１２はＲＧＢ
各３ビットの入出力を持っており、Ｒ０にメニューのＲ
信号、Ｒ１にメニューのＧ信号、Ｒ２にメニューのＢ信
号、Ｇ０にデジタイザのＲ信号、Ｇ１にデジタイザのＧ
信号、Ｇ２にデジタイザのＢ信号、Ｂ０にメニュー制御
信号、Ｂ１にデジタイザ制御信号を割り当てることによ
り、ＣＰＵ１４より入力された各データはメモリ１３に
格納される。
【００１１】ここで、コントローラ１２は従来、表示を
コントロールするチップであり、ＩＢＭＰＣに標準のＶ
ＧＡ仕様で表示タイミング信号及びＣＲＴ、液晶のデー
タ配列に変換した表示データを出力するものである。こ
のチップを使用することによりＣＰＵ１４はコントロー
ラ１２をメモリとみなし表示データを書き込むことによ
り表示機能を実現する。本願発明はこの機能を最大限に
利用しコントローラ１２から出力される、液晶１５をコ
ントロールするタイミング信号を、そのまま液晶１５に
送ると共に、表示タイミング信号の一つである表示期間
信号（図３、４ではＥＮＤＡＴＡ）が発生されている帰
還フレームメモリ１１に表示タイミングクロック（ＸＳ
ＣＬＫ）を入力することにより順次、フレームメモリ１
１に書き込まれた原画をコントローラ１２が管理するメ
モリ内のメニューデータ、デジタイザデータと同期して
出力する。
コントロールするチップであり、ＩＢＭＰＣに標準のＶ
ＧＡ仕様で表示タイミング信号及びＣＲＴ、液晶のデー
タ配列に変換した表示データを出力するものである。こ
のチップを使用することによりＣＰＵ１４はコントロー
ラ１２をメモリとみなし表示データを書き込むことによ
り表示機能を実現する。本願発明はこの機能を最大限に
利用しコントローラ１２から出力される、液晶１５をコ
ントロールするタイミング信号を、そのまま液晶１５に
送ると共に、表示タイミング信号の一つである表示期間
信号（図３、４ではＥＮＤＡＴＡ）が発生されている帰
還フレームメモリ１１に表示タイミングクロック（ＸＳ
ＣＬＫ）を入力することにより順次、フレームメモリ１
１に書き込まれた原画をコントローラ１２が管理するメ
モリ内のメニューデータ、デジタイザデータと同期して
出力する。
【００１２】原画を保存しているフレームメモリ１１に
コンピュータ１より送られてくるビデオデータを順次記
憶しておくことにより、フレームメモリ１１はＦＩＦＯ
（ファーストインファーストアウト）になっているた
め、先に記憶したデータより順次取り出すことが可能で
ある。よって複雑なバスサイクルを入れることなしに、
表示期間信号の間、表示タイミングクロックを送ること
により表示できるため、タイミングコントローラ１６は
簡単になる。
コンピュータ１より送られてくるビデオデータを順次記
憶しておくことにより、フレームメモリ１１はＦＩＦＯ
（ファーストインファーストアウト）になっているた
め、先に記憶したデータより順次取り出すことが可能で
ある。よって複雑なバスサイクルを入れることなしに、
表示期間信号の間、表示タイミングクロックを送ること
により表示できるため、タイミングコントローラ１６は
簡単になる。
【００１３】次に、映像データ５はプログラマブルロジ
ックデバイス１７（以下、ＰＬＤという）に、メニュー
データ９、デジタイザデータ８、メニュー制御データ、
デジタイザ制御データと共に入力される。ここでＰＬＤ
１７には図５に示すような４ｔｏ１マルチプレクサでは
図６のように制御信号に対応して出力を選択する。つま
り、メニュー制御信号がＯＮであればメニューデータを
出力し、前記メニュー制御信号がＯＦＦであれば、デジ
タイザ制御信号がＯＮであればデジタイザデータ８を、
ＯＦＦであれば映像データを選択し出力する。最後に、
ＰＬＤにより選択されたデータが出力され液晶に表示さ
れる。
ックデバイス１７（以下、ＰＬＤという）に、メニュー
データ９、デジタイザデータ８、メニュー制御データ、
デジタイザ制御データと共に入力される。ここでＰＬＤ
１７には図５に示すような４ｔｏ１マルチプレクサでは
図６のように制御信号に対応して出力を選択する。つま
り、メニュー制御信号がＯＮであればメニューデータを
出力し、前記メニュー制御信号がＯＦＦであれば、デジ
タイザ制御信号がＯＮであればデジタイザデータ８を、
ＯＦＦであれば映像データを選択し出力する。最後に、
ＰＬＤにより選択されたデータが出力され液晶に表示さ
れる。
【００１４】
【発明の効果】本発明により、コンピュータの画面のデ
ータの上に、操作メニューの画像、デジタイザで作成し
た画像を重ね合わせて表示するのに、表示の同期を意識
することなくメニューの表示、デジタイザの描画が可能
となり、重ね合わせの表示が容易になる。
ータの上に、操作メニューの画像、デジタイザで作成し
た画像を重ね合わせて表示するのに、表示の同期を意識
することなくメニューの表示、デジタイザの描画が可能
となり、重ね合わせの表示が容易になる。
【図１】 全体構成図
【図２】 画面説明図
【図３】 電気的ブロック図
【図４】 タイミングチャート
【図５】 ４ＴＯ１マルチプレクサ
【図６】 真理値表
【図７】 従来例
１ コンピュータ ２ アナログビデオケーブル ３ ＯＨＰ ４ ＯＨＰ用表示装置 ５ 映像データ ６ デジタイザ接続用ケーブル ７ デジタイザ ８ 描画データ ９ メニュー画面データ １０ サンプリング＆Ａ／Ｄ変換回路 １１ フレームメモリ １２ 液晶用ＶＧＡコントローラ １３ メモリ １４ ＣＰＵ １５ 液晶 １６ タイミングコントローラ １７ プログラマブルロジックデバイス ２１ 原画を記憶するＶＲＡＭ ２２ ウインドウを記憶するＶＲＡＭ ２３ ＤＲＡＭ ２４ ＳＡＭ ２５ ＤＲＡＭ ２６ ＳＡＭ ２７ タイミングコントローラ及びアドレス発生コント
ローラ ２８ ＣＰＵ ２９ ＣＰＵバス ３０ コントローラ ３１ バスの切り替え回路
ローラ ２８ ＣＰＵ ２９ ＣＰＵバス ３０ コントローラ ３１ バスの切り替え回路
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G09G 5/377 G09G 5/36 510
Claims (6)
- 【請求項１】コンピュータと、該コンピュータの画面と
同じデータをＯＨＰにより拡大投影するＯＨＰ用表示装
置において、前記コンピュータの画面データを記憶する
記憶装置と、該記憶装置に記憶された画面データの上に
重ね合わせて表示する画像データを記憶する記憶装置
と、前記コンピュータの画面データと重ね合わせて表示
する画像データの何れかを表示するかを画素単位で決定
するための制御データを記憶する記憶装置を有し、画像
データと制御データは同一の記憶装置に記憶し、前記コ
ンピュータの画面データを記憶する記憶装置と、重ね合
わせる画像データの記憶装置との読み出しタイミング
を、液晶用ＶＧＡコントローラを使用し、前記制御デー
タにより前記コンピュータの画面データと画像データを
切り換える画像切り換え回路を有することを特徴とする
ＯＨＰ用表示装置。 - 【請求項２】コンピュータと、該コンピュータの画面と
同じデータをＯＨＰにより拡大投影するＯＨＰ用表示装
置において、前記コンピュータの画面データを記憶する
記憶装置と、該記憶装置に記憶された画面データの上に
重ね合わせて表示する複数の画像データを記憶する記憶
装置と、前記コンピュータの画面データと重ね合わせて
表示する画像データの何れかを表示するかを画素単位で
決定するための複数の制御データを記憶する制御メモリ
を有し、画像データと制御データは同一の記憶装置に記
憶し、前記コンピュータ画面データを記憶する記憶装置
と、重ね合わせる画像データの記憶装置との読み出しタ
イミングを、同時に制御する液晶ＶＧＡコントローラを
用いた回路と、前記複数の制御データにより前記コンピ
ュータの画面データと画像データを切り換える画像切り
換え回路を有することを特徴とするＯＨＰ用表示装置。 - 【請求項３】 重ね合わせて表示する画像データがメニ
ューデータであることを特徴とする請求項１のＯＨＰ用
表示装置。 - 【請求項４】 重ね合わせて表示する画像データがメニ
ューデータであることを特徴とする請求項２のＯＨＰ用
表示装置。 - 【請求項５】 重ね合わせて表示する画像データがデジ
タイザデータであることを特徴とする請求項１のＯＨＰ
用表示装置。 - 【請求項６】 重ね合わせて表示する画像データがデジ
タイザデータであることを特徴とする請求項２のＯＨＰ
用表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02470794A JP3265791B2 (ja) | 1994-01-27 | 1994-01-27 | Ｏｈｐ用表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02470794A JP3265791B2 (ja) | 1994-01-27 | 1994-01-27 | Ｏｈｐ用表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07219503A JPH07219503A (ja) | 1995-08-18 |
| JP3265791B2 true JP3265791B2 (ja) | 2002-03-18 |
Family
ID=12145654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02470794A Expired - Fee Related JP3265791B2 (ja) | 1994-01-27 | 1994-01-27 | Ｏｈｐ用表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3265791B2 (ja) |
-
1994
- 1994-01-27 JP JP02470794A patent/JP3265791B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07219503A (ja) | 1995-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO1990002991A1 (en) | Graphics processor with staggered memory timing | |
| EP0669019A4 (en) | CONTROL FOR COMPUTER WINDOW DISPLAY. | |
| JP2004280125A (ja) | ビデオ／グラフィックメモリシステム | |
| JPH08278778A (ja) | 画像表示制御方法及び画像表示制御装置 | |
| JP3265791B2 (ja) | Ｏｈｐ用表示装置 | |
| JPH08211849A (ja) | 表示制御装置 | |
| KR100472478B1 (ko) | 메모리 억세스 제어방법 및 장치 | |
| JP3862976B2 (ja) | 表示機構 | |
| JP4987230B2 (ja) | 表示システムのための駆動方法、駆動回路、及び駆動装置 | |
| JP3272463B2 (ja) | 画像作成装置およびその使用方法 | |
| JP3122996B2 (ja) | 動画・静止画表示装置 | |
| JP2609628B2 (ja) | メモリアドレス制御装置 | |
| JP3862983B2 (ja) | 表示機構およびコンピュータシステム | |
| JPS5997184A (ja) | 画像処理装置 | |
| JPH0830254A (ja) | 表示効果発生回路 | |
| JPH0443594B2 (ja) | ||
| JP3303923B2 (ja) | 画像表示制御装置及び画像表示制御方法 | |
| JPS6332588A (ja) | 表示制御装置 | |
| JP3124166B2 (ja) | Ｖｒａｍの表示アドレス演算回路 | |
| JPH06118918A (ja) | 表示信号出力回路 | |
| JPH0367294A (ja) | 表示制御装置 | |
| JPH03171087A (ja) | 画像処理装置 | |
| JPS61241790A (ja) | 表示装置 | |
| JPH10274974A (ja) | 画像表示制御装置 | |
| JPH0415689A (ja) | 画像表示回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |