JP3122996B2 - 動画・静止画表示装置 - Google Patents

Description

【発明の詳細な説明】 ［概要］ パソコンの表示画像に動画と静止画とを表示するよう
にした動画・静止画表示装置に関し、 簡単な構成で動画と静止画とをパソコン画像に同時に
表示できるようにすることを目的とし、 ビデオ信号を受けてディジタル画像信号に変換するデ
ィジタル画像変換部と、該ディジタル画像変換部の出力
を格納する、書込みと読出しが独立して行える２ポート
メモリからなる第１のメモリと、該第１のメモリの出力
又は静止画の画像データを格納する、表示画面と対応し
た画像記憶領域を有する、書込みと読出しが独立して行
える２ポートメモリからなる第２のメモリと、ビデオ信
号を受けて水平同期信号と垂直同期信号を分離して出力
する同期分離回路と、該水平同期信号及び垂直同期信号
を受けて前記第１及び第２のメモリに書込み転送アドレ
スを与えるアドレス発生回路と、第２のメモリ出力をア
ナログ信号に変換して映像信号として出力するD/A変換
器と、垂直同期割込み第１のメモリから第２のメモリへ
の動画データ転送終了後にアドレス発生回路から与えら
れる転送終了割込みを受けて、動画データと静止画デー
タの第２のメモリへの書込みの時分割制御を行うCPU
と、前記時分割制御により第２のメモリに書込まれた画
像データを、パソコンの画素クロックに同期して読出す
読出し手段とにより構成される。

［産業上の利用分野］ 本発明はパソコンの表示画像に動画と静止画とを表示
するようにした動画・静止画表示装置に関する。

パーソナルコンピュータ（以下パソコンという）に文
字，図形情報と共に自然画（動画，静止画）を表示させ
たいという要求がある。しかしながら、動画と静止画を
同時に扱える装置はなく、要求を満たすためには複数の
装置を設置する必要があり、設置面積の増大，コストの
増大という問題が発生している。

［従来の技術］ 第５図は従来の動画表示装置の構成ブロック図、第６
図は従来の静止画表示装置の構成ブロック図である。先
ず、第５図の動画表示装置について説明する。日本の標
準動画像方式であるNTSC方式のビデオ信号は、画像変換
部１に入ってNTSCからRGBへ変換される。変換されたRGB
画像信号は、各色成分毎にA/D変換器２でディジタルデ
ータに変換された後、メモリ３に格納される。メモリ３
は、ランダムメモリ（RAM）3aとシリアルメモリ3bより
構成されており、ランダムメモリ3aはパソコン表示部と
１対１に対応した表示用メモリであり、該ランダムメモ
リ3aに一旦格納された画像データは、シリアルメモリ3b
に移された後、出力される。

一方、ビデオ信号は同期分離回路４に入って、水平同
期信号と垂直同期信号とが画像信号から分離され、NTSC
水平・垂直同期信号として出力される。このNTSC水平・
垂直同期信号は、アドレス発生部５に入る。該アドレス
発生部５は、NTSC水平・垂直同期信号から書込みアドレ
スを発生してメモリ３に与える。アドレス発生部５には
パソコン映像信号からの水平・垂直同期信号も入ってお
り、該アドレス発生部５はこのパソコン水平・垂直同期
信号から転送アドレスを発生してメモリ３に与える。

ビデオ信号の周期は（1/60）秒、パソコン映像信号の
周期は（1/80）秒である。このように、コンピュータ機
器であるパソコンの同期信号と異なる周期をもつビデオ
信号をパソコン表示部に表示させるためには、速度変換
（スキャンコンバート）を行う必要がある。つまり、ビ
デオ信号を書込む時には、ランダムメモリ3aに与える書
込みアドレスとしてビデオ信号からとったアドレスを用
い、ランダムメモリ3aから読出したデータをシリアルメ
モリ3bに転送する時には、転送アドレスとしてパソコン
映像信号からとったアドレスを用いる。これにより速度
変換が行えることになる。

シリアルメモリ3bの出力は、順次読出され、D/A変換
器６によりアナログ信号に変換される。そして、このD/
A変換器４の出力が映像信号としてCRT等のパソコン表示
部（図示せず）に表示される。なお、パソコン表示部に
表示される場合には、D/A変換器６の出力である映像信
号（スキャンコンバートされたビデオ信号）とパソコン
映像信号とが重畳回路７で合成されたものが表示され
る。これにより、表示部には文字，図形情報と共に動画
が表示されることになる。

次に、第６図に示す静止画表示装置について説明す
る。第５図と同一のものは、同一の符号を付して示す。
この場合には、スキャンコンバートの必要はないので、
CPUを用いて、表示用メモリ（ランダムメモリ）3aに静
止画データを書込めばよい。CPU11は、CPUバス12を介し
て入力される静止画ディジタイズ信号（静止画データ）
をランダムメモリ3aに書込む。この時、メモリ３に与え
られるアドレスは、CPU11からの静止画書込要求コマン
ドを受けるアドレス発生部12から与えられる。

ランダムメモリ3aに格納された画像データを読出す場
合には、パソコン水平・垂直同期信号を受けて、アドレ
ス発生部12から出力される転送アドレスがメモリ３に与
えられる。ランダムメモリ3aから読出された画像データ
は、シリアルメモリ3bに移される。シリアルメモリ3bか
ら出力された画像データは、D/A変換器６でアナログ信
号に変換された後、重畳回路７でパソコン映像信号と合
成された後、パソコン表示部に与えられる。

［発明が解決しようとする課題］ 第５図に示す動画表示装置では、メモリの書込みはビ
デオ信号の同期信号に制約され、読出しはパソコンの映
像信号に制約されるため、動画表示中は外部からメモリ
へのアクセスが不可能であり、静止画像を書込むことが
できないという不具合があった。これに対し、第６図に
示す静止画表示装置では、リアルタイムにビデオ信号を
ディジタイズする回路が欠落しているため、動画に対応
できないという不具合があった。

本発明はこのような課題に鑑みてなされたものであっ
て、簡単な構成で動画と静止画とをパソコン画像に同時
に表示できる動画・静止画表示装置を提供することを目
的としている。

［課題を解決するための手段］ 第１図は本発明の原理ブロック図である。第５図と同
一のものは、同一の符号を付して示す。図において、21
はビデオ信号を受けてディジタル画像信号に変換するデ
ィジタル画像変換部、22は該ディジタル画像変換部21の
出力を格納する第１のメモリ、23は該第１のメモリ22の
出力又は静止画の画像データを格納する、表示画面と対
応した画像データを格納する第２のメモリである。これ
ら第１及び第２のメモリ22,23はデータの書込み及び読
出しが独立に可能な２ポートメモリである。

４はビデオ信号を受けて水平同期信号と垂直同期信号
を分離して出力する同期分離回路、24は該水平同期信号
及び垂直同期信号を受けて前記第１及び第２のメモリ2
2,23に書込み又は転送アドレスを与えるアドレス発生回
路、６は第２のメモリ23出力をアナログ信号に変換して
映像信号として出力するD/A変換器、25は垂直同期割込
み及び第１のメモリ22から第２のメモリ23への動画デー
タ転送終了後にアドレス発生回路24から与えられる転送
終了割込みを受けて、動画データと静止画データの第２
のメモリ23への書込みの時分割制御を行うCPU、26は静
止画の画像データが入力されるCPUデータバス、27はCPU
25と同期分離回路４及びアドレス発生回路24間を接続す
るCPU制御／アドレスバスである。

［作用］ ビデオ信号については、直接表示用メモリ（第２のメ
モリ23）に書込まないで、一旦バッファメモリ（第１の
メモリ22）に格納する。そして、同期分離回路４から与
えられる垂直同期信号割込み及び第１のメモリ22から第
２のメモリ23への動画転送終了後にアドレス発生回路24
から与えられる転送終了割込みを受けたCPU25の時分割
制御により第１のメモリ22から第２のメモリ23への動画
データ書込みと、CPUデータバス26からの静止画画像デ
ータの書込みを行う。このような構成をとることにより
動画表示中であっても外部からメモリへのアクセスが可
能となり、静止画像を書込むことができ、パソコンの表
示部に動画と静止画の同時表示が可能となる。

［実施例］ 以下、図面を参照して本発明の実施例を詳細に説明す
る。

第２図は本発明の一実施例を示す構成ブロック図であ
る。第１図と同一のものは、同一の符号を付して示す。
ディジタル画像変換部21は、NTSC方式からRGB方式に変
換する変換部21aと該変換部21a出力をディジタルデータ
に変換するA/D変換器21bより構成されている。第１のメ
モリ22は、ランダムメモリ22a及びシリアルメモリ22bよ
り構成されており、第２のメモリ23はランダムメモリ23
a及びシリアルメモリ23bより構成されている。

前記A/D変換器21bの出力は、先ずシリアルメモリ22b
に入り、シリアルメモリ22bから読出されたデータはラ
ンダムメモリ22aに入っている。これに対して、第２の
メモリ23の場合には、ランダムメモリ23aからシリアル
メモリ23bにデータが移動する構成になっている。これ
らメモリの容量としては、第１のメモリ22が例えば680
ドット×480ライン、第２のメモリ23が例えば1024ドッ
ト×768ラインである。

30は静止画像データを格納するハードディスク、31は
静止画像を読込んでカラー画像データとして出力するカ
ラースキャナである。32はCPUデータバス26と第２のメ
モリ23との間に接続された双方向バッファである。この
ように構成された回路の動作を説明すれば、以下のとお
りである。

（動画書込み） 変換部21aは入力ビデオ信号をNTSC方式からRGB方式に
変換する。変換された画像信号は、A/D変換器21bにより
ディジタルデータに変換される。一方、同期分離回路４
は、ビデオ信号から水平同期信号と垂直同期信号とを分
離してアドレス発生回路24に出力する。該アドレス発生
回路24は、第１のメモリ22に書込み／転送アドレスを与
える。この結果、A/D変換器21bの出力は、シリアルメモ
リ22bに画素クロックに同期して１ライン分だけ書込ま
れる。この１ライン分のデータは、次に水平同期信号に
同期してランダムメモリ22aに転送される。このような
動作を１画面分繰り返すことで、ランダムメモリ22aに
１画面分の画像データが格納される。

CPU25は同期分離回路４から垂直同期信号に同期した
割り込みを常時受けており、この垂直同期信号割込みを
受けると、第１のメモリ22のランダムメモリ22aから第
２のメモリ23のランダムメモリ23aへ画像データを転送
する。この時、各メモリ22,23へはアドレス発生回路24
からアドレスが与えられる。この場合において、１画面
の転送時間が1/60秒以内に終了することが条件であり、
特にビデオ，パソコンの水平，垂直同期信号に同期する
必要はない。アドレス発生回路24は１画面分のデータ転
送が終了したら、CPU25に対して転送終了割込みを発生
する。CPU25は、この転送終了割込みを受けると次の動
作、例えば静止画の書込みに移る。

（静止画書込み） CPU25は、前記転送終了割込みを受けると、カラース
キャナ31に対してデータの転送要求を行う。カラースキ
ャナ31は、CPU25からの画像データ転送要求を受ける
と、画像をスキャンして画像データを第２のメモリ23の
ランダムメモリ23aに順次書込む。CPU25は、同期分離回
路４から垂直同期信号割込みを受け付けた時点でデータ
の書込みを終了する。そして、アドレス発生回路24から
の転送終了割込みを受け付けると再び静止画の書込み動
作を行う。つまり、１回の書込み動作で静止画の書込み
が終了しない場合には、時分割により前記した書込み動
作を繰返すことになる。

（自然画像表示） 第２のメモリ23のランダムメモリ23aに書込まれた動
画乃至は静止画は、パソコンの水平同期信号に同期して
シリアルメモリ23bに転送される。シリアルメモリ23bに
転送されたデータは、パソコンの画素クロックに同期し
て読出され、D/A変換器６によりアナログ画像信号に変
換される。この画像信号は、重畳回路７によりパソコン
映像信号と合成された後、パソコンの表示部（図示せ
ず。例えばCRT）に表示される。この結果、表示部の状
態は、第３図に示すようなものとなり、パソコン本来の
画像ａに加えて、動画ｂ及び静止画ｃが同時表示され
る。

第４図は、第２図回路の動作を示すタイミングチャー
トである。（イ）はビデオ垂直同期信号で、その周期は
1/60秒である。1/60秒毎に垂直同期信号割込みが発生
し、CPU25に与えられる。（ロ）はビデオ入力であり、
（イ）に示す垂直同期信号に同期して画面が＃1,＃２…
と変化している。（ハ）は第１のメモリ（メモリ１）の
ランダムメモリ22aから第２のメモリ（メモリ２）のラ
ンダムメモリ23aへのメモリ間データ転送を示してい
る。＃0,＃１…とデータ転送が終了する度に転送終了割
込みが発生し、CPU25に与えられる。

（ニ）は静止画書込み状態を示す。転送終了割込みが
発生してから、垂直同期信号割込みが発生するまでの間
に静止画がメモリ２に書込まれている。つまり、転送終
了割込みが発生してから、垂直同期信号割込みが発生す
るまでの間にNO1,NO2,…と静止画を時分割で書込んでい
る。例えば、NO1〜NO3で１個の静止画が構成される。

本発明によれば、メモリ１のランダムメモリ22aから
メモリ２のランダムメモリ23aにデータ転送するに際
し、画像データの拡大・縮小をすることができる。拡大
する場合には、水平方向には同一画素を繰返し転送し、
垂直方向には同一ラインを繰返し転送することで実現す
ることができる。

縮小する場合には、水平方向には通常１ずつ増加する
転送アドレスを数個ずつスキップしつつ増加することで
転送量を減らし、垂直方向についてはラインをスキップ
して転送量を減らすことで実現することができる。

上述の実施例では、カラースキャナ31から静止画を読
込む場合について説明したが、ハードディスク30に予め
静止画データを格納しておき、順次読出すようにしても
よい。また、動画の転送をストップした状態で第２のメ
モリ23の内容をハードディスク30に転送することがで
き、動画を静止画として保存することができる。

［発明の効果］ 以上、詳細に説明したように、本発明によればビデオ
信号については、直接表示用メモリ（第２のメモリ23）
に書込まないで、一旦バッファメモリ（第１のメモリ2
2）に格納する。そして、同期分離回路４から与えられ
る垂直同期信号割込み及び第１のメモリ22から第２のメ
モリ23への動画転送終了後にアドレス発生回路24から与
えられる転送終了割込みを受けたCPU25の時分割制御に
より第１のメモリ22から第２のメモリ23への動画データ
書込みと、CPUデータバス26からの静止画画像データの
書込みを行うことにより、簡単な構成で動画と静止画と
をパソコン画像に同時に表示できる動画・静止画表示装
置を提供することができる。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２図は本発明の一実施例を示す構成ブロック図、 第３図はパソコンの表示状態を示す図、 第４図は第２図回路の動作を示すタイミングチャート、 第５図は従来の動画表示装置の構成ブロック図、 第６図は従来の静止画表示装置の構成ブロック図であ
る。 第１図において、 ４は同期分離回路、 ６はD/A変換器、 21はディジタル画像変換部、 22は第１のメモリ、 23は第２のメモリ、 24はアドレス発生回路、 25はCPU、 26はCPUデータバス、 27はCPU制御／アドレスバスである。

フロントページの続き (56)参考文献 特開 昭61−99189（ＪＰ，Ａ) 特開 昭61−254981（ＪＰ，Ａ) 特開 昭61−203487（ＪＰ，Ａ) 特開 昭60−72020（ＪＰ，Ａ) 特開 昭63−171496（ＪＰ，Ａ)

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】ビデオ信号を受けてディジタル画像信号に
   変換するディジタル画像変換部と、 該ディジタル画像変換部の出力を格納する、書込みと読
   出しが独立して行える２ポートメモリからなる第１のメ
   モリと、 該第１のメモリの出力又は静止画の画像データを格納す
   る、表示画面と対応した画像記憶領域を有する、書込み
   と読出しが独立して行える２ポートメモリからなる第２
   のメモリと、 ビデオ信号を受けて水平同期信号と垂直同期信号を分離
   して出力する同期分離回路と、 該水平同期信号及び垂直同期信号を受けて前記第１及び
   第２のメモリに書込みアドレスと転送アドレスを与える
   アドレス発生回路と、 第２のメモリ出力をアナログ信号に変換して映像信号と
   して出力するD/A変換器と、 垂直同期割込みを受けて前記ディジタル画像変換部の出
   力である動画データの第１のメモリから第２のメモリへ
   の書込みと、第１のメモリから第２のメモリへの動画デ
   ータ転送終了後にアドレス発生回路から与えられる転送
   終了割込みを受けて、静止画データの第２のメモリへの
   書込みとの時分割制御を行うCPUと、 前記時分割制御により第２のメモリに書込まれた画像デ
   ータを、パソコンの画素クロックに同期して読出す読出
   し手段 とにより構成されてなる動画・静止画表示装置。