JPS62166474A - 表示システム - Google Patents

表示システム

Info

Publication number
JPS62166474A
JPS62166474A JP945086A JP945086A JPS62166474A JP S62166474 A JPS62166474 A JP S62166474A JP 945086 A JP945086 A JP 945086A JP 945086 A JP945086 A JP 945086A JP S62166474 A JPS62166474 A JP S62166474A
Authority
JP
Japan
Prior art keywords
superimposed
display
display device
video data
parallel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP945086A
Other languages
English (en)
Inventor
Taketoshi Yasumuro
武寿 安室
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP945086A priority Critical patent/JPS62166474A/ja
Publication of JPS62166474A publication Critical patent/JPS62166474A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Image Processing (AREA)
  • Digital Computer Display Output (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 画面バッファとして用いられるデュアルポートメモリの
シリアルアクセスポートからの被重ね合わせ映像データ
とランダムアクセスポートからの重ね合わせ映像データ
とをミキシングして表示装置へビットシリアルに供給す
ることによって、被重ね合わせ映像データで表される画
面と重ね合わせ映像データで表される画面との重ね合わ
せを行なうことができる。
〔産業上の利用分野〕
本発明は表示システムに関し、更に詳しく言えば単一の
デュアルポートメモリを用いて画面の重ね合わせを実現
し得る表示システムに関する。
表示システムにおいては、その表示装置画面に表示され
ている画像(映像)に他の画像(映像)を重ね合わせて
表示させたい場合がある。これはこれら画像の同時表示
によりその看者に対し提供せんとする表示の目的をより
適切に達成せんとするためである。
そして、上述のような画面表示は対話形式のデータ処理
システムにおいてその処理内容をオペレータが把握する
」二で極めて重要なものであるから、一層強く要求され
るところとなっている。
〔従来の技術〕
従来の表示システムとしては、その1例として第4図に
示されるようなものがある。このシステムにおいては、
CPU100の制御の下にデータバス102を介してデ
ュアルポートメモリ (画面ハソファ)104のランダ
ムアクセスポート104Rに映像データが与えられ、そ
の映像データは同様にCPU100の制御の下にアドレ
スバス106、マルチプレクサ108を介してデュアル
ポートメモリ104のアドレッシング入力104Aへ供
給される描画アドレスの指定するデュアルポートメモリ
104の格納域に書き込まれる。
こうして、デュアルボー1〜メモリ104に書き込まれ
た映像データはCPUI OOの制御の下に発生された
表示アトルス発生部1)0からマルチプレクサ108を
介してデュアルポートメモリ104のアドレッシング入
力104Aに供給される表示アドレスの指定するデュア
ルポートメモリ104の格納域から順次読み出される所
定ビット単位並列のデータを並−直列変換回路1)2で
ビットシリアルに変換してビットシリアルの信号として
図示しないタスク形式の表示装置へ供給して映像画面の
放映が生ぜしめられる。
〔発明が解決しようとする問題点〕
上述例の表示システムはその画面バッファ104が単一
の映像データの読め出ししか行ない得ないものであるか
ら、その表示装置画面に重ね合わせた画面の表示を行な
うことができない。
もし画面の重ね合わせを上述技法の単純な適用で実現し
ようとすれば、もう1つのデュアルポートメモリを用意
し、これに重ね合わせるための映像データの書込み及び
読み出しを同様の技法で牛ゼしめるしかない。
本発明は斯かる問題点に鑑みて創作されたもので、単一
のデュアルポートメモリで画面の重ね合ねせを行なうこ
とのできる表示システムを提供することを目的とする。
〔問題点を解決するための手段〕
第1図は本発明の原理プロ・ツク図を示す。
この図において、1はデュアルポートメモリであり、t
Sはデュアルポートメモリのシリアルアクセスポートで
ある。
2はシリアルアクセスポートISに接続された第1の並
−直列変換回路である。
3は表示装置である。
4は表示装置3の表示期間の間にデュアルポートメモリ
1をアクセスしてそのランダムアクセスボー)1Rに重
ね合わせ映像データを出力せしめる読み出し手段である
5はランダムアクセスポート1Rに接続された第2の並
−直列変換回路である。
6は第1の並−直列変換回路2の出力信号と第2の並−
直列変換回路5の出力信号とを表示のための優先順に従
って表示装置3へ出力させる混合回路である。
〔作用〕
デュアルポートメモリ1のシリアルアクセスポートへの
被重ね合わせ映像データは、従来公知の如く表示装置の
水平帰線期間の一部において読み出されシリアルアクセ
スポートへの出力が可能とされ、そして表示装置が表示
期間に入るのと同期してシリアルアクセスポートから出
力され、並−直列変換回路2を介して混合手段6へ供給
される。
混合手段6からのビットシリアルな映像信号はラスター
形式の表示装置3へ供給されてその画面に映像を形成す
る。
このようなシリアルアクセスポートからの映像データに
よって形成される画面に他の画面を重ね合わせたい場合
には、読み出し手段4によってデュアルポートメモリl
の前記被重ね合ね−u−映像データの格納域とは異なる
重ね合わせ映像データの格納域に格納されている重ね合
わせ映像データが表示語Wlの画面」−の重ね合わせた
い領域Gこ時間的に対応するタイミングでその格納域か
らランダムアクセスポート1Rに読み出され、並−直列
変換回路5を介して混合回路6へ供給され、そこにおい
て上述優先順に従った出力、つまり重ね合わせたい領域
においては重ね合わせ映像データの出力を生せしめる。
かくして、表示装置3の画面には、上述側映像データに
よって形成される重ね合わせ映像が映し出される。
〔実施例〕
第2図は本発明の一実施例を示す。本発明の実施例特徴
部分は第4図に示す従来システム構成において、並−直
列変換回路1)2の出力と並−直列変換回路1)4の出
力とをミキシング回路1)6を介して表示装置120へ
供給するようにしたことに加えて、データバス102と
デュアルポートメモリ104のランダムアクセスポート
104Rとの間にトランシーバ(TRV)1)8を介設
したことである。又、並−直列変換回路1)4の入力は
ランダムアクセスポート104Rに接続されている。
そして、ミキシング回路1)6は並−直列変換回路1)
2及び1)4からのビットシリアル信号を表示アドレス
発生部1)0から与えられる制御信号の下にその表示の
ための優先順に従って出力するための回路である。又、
トランシーバ1)8は表示装置画面に重ね合わせ表示を
生ぜしめている期間の間CPU100へ不必要なデータ
を与えてしまわないよう表示アドレス発生手段1)0か
ら与えられる制御信号によってデータバス102の切離
しを行なう回路である。
その他の構成要素は第4図に示す従来システム構成のも
のと同一なので、同一の参照番号を付してその説明を省
略する。
次に、本発明実施例の動作を説明する。
表示装置画面に映し出そうとする映像の映像データ(重
ね合わせ映像データも含む。)はその放映に先立って、
CPU100の制御の下にデータバス102に乗せられ
てデュアルポートメモリー04へ供給されると共に被重
ね合わせ映像データ及び重ね合わせ映像データから成る
映像データのための各描画アドレスがアドレスバス10
6.マルチプレクサ108を介してデュアルポートメモ
リ104のアドレッシング人力104Aへ供給される。
これにより、映像データとなる被重ね合わせ映像データ
及び重ね合わせ映像データばデュアルポートメモリ10
4内の各別の格納域に格納される。
このような格納後に、被重ね合わせ映像データは従来公
知の如く表示装置の水平帰線期間の一部(第3図の斜線
部)において読み出されシリアルアクセスポート104
Sへの出力が可能とされ、そして表示装置が表示期間に
入るのと同期してシリアルアクセスポート104Sから
出力され並−直列変換回路1)2を介して混合回路1)
6へ供給される。混合回路1)6からのビットシリアル
映像信号はラスター形式の表示装置へ供給されてその画
面に映像を形成する。
このようなシリアルアクセスポートからの映像データに
よって形成される画面に他の画面を重ね合わせたい場合
には、CPU100の制御の下にある表示アドレス発生
部1)0によってデュアルポートメモリ104の被重ね
合わせ映像データの格納域とは異なる重ね合わせ映像デ
ータの格納域に格納されている重ね合わせ映像データが
表示装置の画面上の重ね合わせたい領域に時間的に対応
するタイミングでその格納域からランダムアクセスボー
)1Rに読み出され、並−直列変換回路1)4を介して
ミキシング回路1)6へ供給される。
このとき、ランダムアクセスポート1Rとデータバス1
02とはトランシーバ1)Bによって切り離されている
。このミキシング回路1)6は表示アドレス発生手段1
)0からの制御信号により表示タイミングが画面の重ね
合わせ領域になると並−直列変換回路1’14からのビ
ットシリアルの映像信号を出力する。
かくシ゛(、表示装置120の画面には、上述両映像デ
ータによって形成される重ね合わせ映像が映し出される
なお、上述実施例におけるデュアルポートメモリはその
本来的な使用形式で用いる場合を説明したが、ROM的
な使用形式であってもよい。
〔発明の効果〕
以上説明したように本発明によれば、単一のデュアルポ
ートメモリを使用して映像画面の市ね合わせを行なうこ
とができる。従って、ハードウェア的に有利性が得られ
る。
【図面の簡単な説明】
第1図は本発明の原理ブロック図、 第2図は本発明の一実施例を示す図、 第3図は本発明実施例の説明図、 第4図は従来システム構成図である。 第1図において、 lはデュアルポートメモリ、 2.5は並−°直列変換回路、 3は表示装置、 4は読み出し手段、 6は混合手段である。 第2図において、 100はCPU。 102はデータバス、 104はデュアルポートメモリ、 106はアドレスバス、 108はマルチプレクサ、 1)0は表示アドレス発生部、 1)2、IL4は並−直列変換回路、 1)6はミキシング回路、 1)8はトランシーバ、 120は表示装置である。

Claims (2)

    【特許請求の範囲】
  1. (1)デュアルポートメモリ(1)を用いてそのシリア
    ルアクセスポート(1S)からの被重ね合わせ映像デー
    タを第1の並−直列変換回路(2)を表示装置(3)の
    画面にラスター形式で表示する表示システムにおいて、 デュアルポートメモリ(1)を表示装置(3)の表示期
    間にアクセスしてそのランダムアクセスポート(1R)
    から重ね合わせ映像データを出力する読み出し手段(4
    )と、 ランダムアクセスポート(1R)に接続された第2の並
    −直列変換回路(5)と、 第1及び第2の並−直列変換回路(2)、(5)の出力
    信号を表示のための優先順に従って表示装置(3)へ出
    力させるための混合手段(6)とを備えて構成したこと
    を特徴とする表示システム。
  2. (2)前記ランダムアクセスポート(1R)は前記表示
    期間の間データバスとの切離しを生じさせるための分離
    回路を介してデータバスに接続され得るように構成され
    ていることを特徴とする特許請求の範囲第1項記載の表
    示システム。
JP945086A 1986-01-20 1986-01-20 表示システム Pending JPS62166474A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP945086A JPS62166474A (ja) 1986-01-20 1986-01-20 表示システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP945086A JPS62166474A (ja) 1986-01-20 1986-01-20 表示システム

Publications (1)

Publication Number Publication Date
JPS62166474A true JPS62166474A (ja) 1987-07-22

Family

ID=11720625

Family Applications (1)

Application Number Title Priority Date Filing Date
JP945086A Pending JPS62166474A (ja) 1986-01-20 1986-01-20 表示システム

Country Status (1)

Country Link
JP (1) JPS62166474A (ja)

Similar Documents

Publication Publication Date Title
US5254984A (en) VGA controller for displaying images having selective components from multiple image planes
JPH0792661B2 (ja) イメージ表示装置
JPS63282790A (ja) 表示制御装置
JPS5958538A (ja) 文字図形表示装置
JP2903637B2 (ja) デジタルビデオ信号発生器
JPS62166474A (ja) 表示システム
JP3122996B2 (ja) 動画・静止画表示装置
JPS6031355A (ja) フアクシミリ装置
KR100382956B1 (ko) 화상처리장치 및 화상표시장치
JPH02137070A (ja) 画像処理装置
JP2637519B2 (ja) データ転送制御装置
JPH0683294A (ja) 表示制御装置
JPS60130988A (ja) テレビ画面表示装置
JPS5935476B2 (ja) 多端末表示制御装置に於けるハ−ドコピ−装置
JPH03171087A (ja) 画像処理装置
JPS6356550B2 (ja)
JPH0832874A (ja) 4画面表示装置
JPS62192794A (ja) 画像合成表示装置
JPS60254082A (ja) 表示方式
JPH0224698A (ja) X線画像処理装置
JPS60153082A (ja) 表示制御装置
JPS63141462A (ja) スキヤンコンバ−タ
JPS6332588A (ja) 表示制御装置
JPH11184450A (ja) 画像処理装置
JPH10274974A (ja) 画像表示制御装置