JPH11184450A - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JPH11184450A JPH11184450A JP9355455A JP35545597A JPH11184450A JP H11184450 A JPH11184450 A JP H11184450A JP 9355455 A JP9355455 A JP 9355455A JP 35545597 A JP35545597 A JP 35545597A JP H11184450 A JPH11184450 A JP H11184450A
- Authority
- JP
- Japan
- Prior art keywords
- frame memory
- ntsc
- display
- data
- display data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
- G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
- G06F3/1431—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display using a single graphics controller
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
- H04N9/641—Multi-purpose receivers, e.g. for auxiliary information
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/18—Timing circuits for raster scan displays
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Computer Graphics (AREA)
- Human Computer Interaction (AREA)
- General Engineering & Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Television Systems (AREA)
Abstract
(57)【要約】
【課題】 デュアルポートメモリをフレームメモリとし
て使用した場合にＮＴＳＣ専用のフレームメモリを必要
とせずにＮＴＳＣと通常のＣＲＴの表示を同時に行う。 【解決手段】 描画プロセッサ１から与えられた描画デ
ータは直接、フレームメモリ２に、アドレスは、フレー
ムメモリ制御部３によってアドレス、コントロール信号
としてフレームメモリ２に与えられる表示タイミング制
御部４からのタイミングによって、フレームメモリ２に
格納されたデータをシリアルポートより出力し、Ｄ／Ａ
コンバータ５によってアナログ信号に変換し、ＣＲＴ表
示装置６に表示する。また、表示タイミング制御部４か
らＮＴＳＣ表示タイミングに合わせてフレームメモリ２
のランダムポートより表示データを読み出し、ＡＬＵ表
示データ演算部９、ＮＴＳＣ変換部７に入力することに
よって、任意の矩形範囲の表示データをＮＴＳＣ表示デ
ータに変換してＮＴＳＣ表示装置８に表示する。
て使用した場合にＮＴＳＣ専用のフレームメモリを必要
とせずにＮＴＳＣと通常のＣＲＴの表示を同時に行う。 【解決手段】 描画プロセッサ１から与えられた描画デ
ータは直接、フレームメモリ２に、アドレスは、フレー
ムメモリ制御部３によってアドレス、コントロール信号
としてフレームメモリ２に与えられる表示タイミング制
御部４からのタイミングによって、フレームメモリ２に
格納されたデータをシリアルポートより出力し、Ｄ／Ａ
コンバータ５によってアナログ信号に変換し、ＣＲＴ表
示装置６に表示する。また、表示タイミング制御部４か
らＮＴＳＣ表示タイミングに合わせてフレームメモリ２
のランダムポートより表示データを読み出し、ＡＬＵ表
示データ演算部９、ＮＴＳＣ変換部７に入力することに
よって、任意の矩形範囲の表示データをＮＴＳＣ表示デ
ータに変換してＮＴＳＣ表示装置８に表示する。
Description
【０００１】
【発明の属する技術分野】本発明は、コンピュータ装置
におけるフレームメモリに格納された画像データを表示
する画像処理装置に関し、特に、情報処理装置に格納さ
れたＲＧＢフォーマットの信号をＮＴＳＣ信号に変換表
示することを目的とした画像表示制御装置に関する。
におけるフレームメモリに格納された画像データを表示
する画像処理装置に関し、特に、情報処理装置に格納さ
れたＲＧＢフォーマットの信号をＮＴＳＣ信号に変換表
示することを目的とした画像表示制御装置に関する。
【０００２】
【従来の技術】デュアルポートメモリで構成されたフレ
ームメモリにビットマップの画像データを格納して表示
制御が行われているが、表示データをＮＴＳＣに変換し
て家庭用ＴＶ等のＮＴＳＣ表示装置に表示する場合、Ｎ
ＴＳＣ表示専用のメモリを必要としていたが、コストの
面で問題があり、その改善が望まれている。
ームメモリにビットマップの画像データを格納して表示
制御が行われているが、表示データをＮＴＳＣに変換し
て家庭用ＴＶ等のＮＴＳＣ表示装置に表示する場合、Ｎ
ＴＳＣ表示専用のメモリを必要としていたが、コストの
面で問題があり、その改善が望まれている。
【０００３】図３は従来例の構成図である。
【０００４】描画プロセッサ１１はフレームメモリ１２
とメモリ制御部１３に接続されている。表示タイミング
制御部１４はメモリ制御部１３にタイミングを与え、フ
レームメモリ１２より表示データの読み出しを行う。読
み出された表示データはＤ／Ａコンバータ１５に入力さ
れ、Ｄ／Ａコンバータ１５は表示データをアナログ変換
して表示タイミング制御部１４から与えられたタイミン
グでＣＲＴ表示装置１６にＲＧＢ信号を出力する。
とメモリ制御部１３に接続されている。表示タイミング
制御部１４はメモリ制御部１３にタイミングを与え、フ
レームメモリ１２より表示データの読み出しを行う。読
み出された表示データはＤ／Ａコンバータ１５に入力さ
れ、Ｄ／Ａコンバータ１５は表示データをアナログ変換
して表示タイミング制御部１４から与えられたタイミン
グでＣＲＴ表示装置１６にＲＧＢ信号を出力する。
【０００５】また、フレームメモリ１２より読み出され
た表示データはＮＴＳＣ信号に変換されるためにＮＴＳ
Ｃフレームメモリ１９に入力される。このＮＴＳＣフレ
ームメモリ１９より出力された表示データはＮＴＳＣ変
換部１７に入力され、ＮＴＳＣ変換部１７は表示データ
をＮＴＳＣ信号に変換して、表示タイミング制御部１４
から与えられたタイミングでＮＴＳＣ表示装置１８にＮ
ＴＳＣ信号を出力する。
た表示データはＮＴＳＣ信号に変換されるためにＮＴＳ
Ｃフレームメモリ１９に入力される。このＮＴＳＣフレ
ームメモリ１９より出力された表示データはＮＴＳＣ変
換部１７に入力され、ＮＴＳＣ変換部１７は表示データ
をＮＴＳＣ信号に変換して、表示タイミング制御部１４
から与えられたタイミングでＮＴＳＣ表示装置１８にＮ
ＴＳＣ信号を出力する。
【０００６】
【発明が解決しようとする課題】上述したように、デュ
アルポートメモリで構成されたフレームメモリの画像デ
ータをＮＴＳＣ表示装置に表示しようとした場合には、
ＮＴＳＣ表示用のフレームメモリを専用に必要とした。
また、ＮＴＳＣ表示装置に表示できる範囲が限られてい
た。このためＣＲＴ表示装置とＮＴＳＣ表示装置に同時
に表示を行うためには装置が高価になってしまうとい
う。
アルポートメモリで構成されたフレームメモリの画像デ
ータをＮＴＳＣ表示装置に表示しようとした場合には、
ＮＴＳＣ表示用のフレームメモリを専用に必要とした。
また、ＮＴＳＣ表示装置に表示できる範囲が限られてい
た。このためＣＲＴ表示装置とＮＴＳＣ表示装置に同時
に表示を行うためには装置が高価になってしまうとい
う。
【０００７】本発明の目的は、デュアルポートメモリを
フレームメモリとして使用した場合にＮＴＳＣ専用のフ
レームメモリを必要とせずに、フレームメモリの任意の
矩形領域をＮＴＳＣ装置に、フレームメモリ全体を通常
のＣＲＴ表示装置に同時に表示可能な画像処理装置を提
供することである。
フレームメモリとして使用した場合にＮＴＳＣ専用のフ
レームメモリを必要とせずに、フレームメモリの任意の
矩形領域をＮＴＳＣ装置に、フレームメモリ全体を通常
のＣＲＴ表示装置に同時に表示可能な画像処理装置を提
供することである。
【０００８】
【課題を解決するための手段】本発明の画像処理装置
は、デュアルポートメモリで構成され、画像データを格
納するフレームメモリと、ＮＴＳＣの表示タイミングを
作成する手段と、ＮＴＳＣ表示装置に表示すべきデータ
を拡大または縮小された表示すべき範囲より前記ＮＴＳ
Ｃの表示タイミングの合わせて、前記フレームメモリの
ランダムポートから読み出す手段と、読み出された複数
の表示データをＡＬＵで演算して、合成された表示デー
タを作成する手段と、合成された表示データを前記ＮＴ
ＳＣの表示タイミングに合わせて出力する手段と、出力
された表示データをＮＴＳＣ信号に変換し、ＮＴＳＣ表
示装置に出力する手段と、ＣＲＴ表示タイミングを作成
する手段と、該ＣＲＴ表示タイミングに合わせて、前記
フレームメモリのシリアルポートから表示データを読み
出す手段と、読み出された表示データをＤ／Ａ変換して
ＣＲＴ表示装置に出力する手段を有する。
は、デュアルポートメモリで構成され、画像データを格
納するフレームメモリと、ＮＴＳＣの表示タイミングを
作成する手段と、ＮＴＳＣ表示装置に表示すべきデータ
を拡大または縮小された表示すべき範囲より前記ＮＴＳ
Ｃの表示タイミングの合わせて、前記フレームメモリの
ランダムポートから読み出す手段と、読み出された複数
の表示データをＡＬＵで演算して、合成された表示デー
タを作成する手段と、合成された表示データを前記ＮＴ
ＳＣの表示タイミングに合わせて出力する手段と、出力
された表示データをＮＴＳＣ信号に変換し、ＮＴＳＣ表
示装置に出力する手段と、ＣＲＴ表示タイミングを作成
する手段と、該ＣＲＴ表示タイミングに合わせて、前記
フレームメモリのシリアルポートから表示データを読み
出す手段と、読み出された表示データをＤ／Ａ変換して
ＣＲＴ表示装置に出力する手段を有する。
【０００９】ＣＲＴ表示タイミングによって、フレーム
メモリに格納されたデータがフレームメモリのシリアル
ポートより出力される。この出力された画像データがア
ナログ信号に変換され、ＣＲＴ表示装置に表示される。
また、ＮＴＳＣ表示タイミングに合わせてフレームメモ
リのランダムポートより表示データを読み出し、ＡＬＵ
で演算し、ＮＴＳＣ変換手段に入力することによって、
任意の矩形範囲の表示データがＮＴＳＣ表示データに変
換され、ＮＴＳＣ表示装置に表示される。
メモリに格納されたデータがフレームメモリのシリアル
ポートより出力される。この出力された画像データがア
ナログ信号に変換され、ＣＲＴ表示装置に表示される。
また、ＮＴＳＣ表示タイミングに合わせてフレームメモ
リのランダムポートより表示データを読み出し、ＡＬＵ
で演算し、ＮＴＳＣ変換手段に入力することによって、
任意の矩形範囲の表示データがＮＴＳＣ表示データに変
換され、ＮＴＳＣ表示装置に表示される。
【００１０】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００１１】図１を参照すると、本発明の一実施形態の
画像処理装置は従来例の描画プロセッサ１とフレームメ
モリ制御部３と表示タイミング制御部４とＤ／Ａコンバ
ータ５と表示装置６に加えてＮＴＳＣ変換部７とＮＴＳ
Ｃ表示装置８とＡＬＵ表示データ演算部９を有してい
る。表示タイミング制御部４はＣＲＴ表示タイミング生
成部４ａとＮＴＳＣ表示タイミング生成部４ｂからな
る。ＮＴＳＣ変換部７はピクセルバッファ７ａとＮＴＳ
Ｃエンコーダ７ｂからなる。
画像処理装置は従来例の描画プロセッサ１とフレームメ
モリ制御部３と表示タイミング制御部４とＤ／Ａコンバ
ータ５と表示装置６に加えてＮＴＳＣ変換部７とＮＴＳ
Ｃ表示装置８とＡＬＵ表示データ演算部９を有してい
る。表示タイミング制御部４はＣＲＴ表示タイミング生
成部４ａとＮＴＳＣ表示タイミング生成部４ｂからな
る。ＮＴＳＣ変換部７はピクセルバッファ７ａとＮＴＳ
Ｃエンコーダ７ｂからなる。
【００１２】次に、本実施形態の動作を説明する。
【００１３】まず、描画プロセッサ１より与えられたア
ドレスはフレームメモリ制御部３によってフレームメモ
リ制御信号およびアドレス信号として、また描画プロセ
ッサ１よりのデータは直接、フレームメモリ２に入力さ
れる。そして、ＣＲＴ表示装置６に表示するために表示
タイミング制御部４内のＣＲＴ表示タイミング生成部４
ａよりＣＲＴ表示タイミングが生成され、フレームメモ
リ制御部３に入力され、フレームメモリ制御部３は表示
データをフレームメモリ２のシリアルポートに出力する
ためのアドレスと制御信号を発生する。
ドレスはフレームメモリ制御部３によってフレームメモ
リ制御信号およびアドレス信号として、また描画プロセ
ッサ１よりのデータは直接、フレームメモリ２に入力さ
れる。そして、ＣＲＴ表示装置６に表示するために表示
タイミング制御部４内のＣＲＴ表示タイミング生成部４
ａよりＣＲＴ表示タイミングが生成され、フレームメモ
リ制御部３に入力され、フレームメモリ制御部３は表示
データをフレームメモリ２のシリアルポートに出力する
ためのアドレスと制御信号を発生する。
【００１４】フレームメモリ２のシリアルポートから出
力された表示データはＤ／Ａコンバータ５に入力され、
ＣＲＴ表示装置６に表示するためのアナログ信号に変換
され、ＣＲＴ表示装置６に出力され、ＣＲＴ表示装置６
がフレームメモリ２の情報を表示する。
力された表示データはＤ／Ａコンバータ５に入力され、
ＣＲＴ表示装置６に表示するためのアナログ信号に変換
され、ＣＲＴ表示装置６に出力され、ＣＲＴ表示装置６
がフレームメモリ２の情報を表示する。
【００１５】また、ＮＴＳＣ表示装置８に表示するため
に表示タイミング制御部４内のＮＴＳＣ表示タイミング
生成部４ｂよりＮＴＳＣ表示タイミングが生成され、フ
レームメモリ制御部３に入力され、フレームメモリ制御
部３は描画プロセッサ１より指定された任意の矩形領域
の表示データをフレームメモリ２のランダムポートから
読み出すためのアドレスと制御信号を発生する。
に表示タイミング制御部４内のＮＴＳＣ表示タイミング
生成部４ｂよりＮＴＳＣ表示タイミングが生成され、フ
レームメモリ制御部３に入力され、フレームメモリ制御
部３は描画プロセッサ１より指定された任意の矩形領域
の表示データをフレームメモリ２のランダムポートから
読み出すためのアドレスと制御信号を発生する。
【００１６】フレームメモリ２のランダムポートから読
み出された表示データはＡＬＵ表示データ演算部９に入
力され、平均、ＡＮＤ等の演算がなされ、複数（この場
合、２つの）の表示データから、合成された表示データ
を作成する。この作成された表示データがＮＴＳＣ変換
部７に入力される。入力された表示データは、ＮＴＳＣ
変換部７内のピクセルバッファ７ａに一旦保持され、順
次、ＮＴＳＣエンコーダ７ｂに出力されてＮＴＳＣ信号
に変換され、ＮＴＳＣ表示装置８に出力され、ＮＴＳＣ
表示装置８がフレームメモリ２のデータの任意の矩形領
域を表示することができる。
み出された表示データはＡＬＵ表示データ演算部９に入
力され、平均、ＡＮＤ等の演算がなされ、複数（この場
合、２つの）の表示データから、合成された表示データ
を作成する。この作成された表示データがＮＴＳＣ変換
部７に入力される。入力された表示データは、ＮＴＳＣ
変換部７内のピクセルバッファ７ａに一旦保持され、順
次、ＮＴＳＣエンコーダ７ｂに出力されてＮＴＳＣ信号
に変換され、ＮＴＳＣ表示装置８に出力され、ＮＴＳＣ
表示装置８がフレームメモリ２のデータの任意の矩形領
域を表示することができる。
【００１７】
【発明の効果】以上説明したように、本発明は、ビット
マップ形式の表示装置において、デュアルポート型のフ
レームメモリをもち、そのランダムポートよりＮＴＳＣ
表示データを読み出すことにより、ＮＴＳＣ専用のフレ
ームメモリをもつ必要がなくなりシステムの価格を上げ
ることなく、フレームメモリのデータをＣＲＴ表示装置
とＮＴＳＣ表示装置に同時に表示することができるよう
になる。
マップ形式の表示装置において、デュアルポート型のフ
レームメモリをもち、そのランダムポートよりＮＴＳＣ
表示データを読み出すことにより、ＮＴＳＣ専用のフレ
ームメモリをもつ必要がなくなりシステムの価格を上げ
ることなく、フレームメモリのデータをＣＲＴ表示装置
とＮＴＳＣ表示装置に同時に表示することができるよう
になる。
【図１】本発明の一実施形態の画像処理装置の基本構成
図である。
図である。
【図２】従来例を示す図である。
１ 描画プロセッサ ２ フレームメモリ ３ フレームメモリ制御部 ４ 表示タイミング制御部 ４ａ ＣＲＴ表示タイミング生成部 ４ｂ ＮＴＳＣ表示タイミング生成部 ５ Ｄ／Ａコンバータ ６ ＣＲＴ表示装置 ７ ＮＴＳＣ変換部 ７ａ ピクセルバッファ ７ｂ ＮＴＳＣエンコーダ ８ ＮＴＳＣ表示装置 ９ ＡＬＵ表示データ演算部
Claims (3)
- 【請求項１】 デュアルポートメモリで構成され、画像
データを格納するフレームメモリと、ＮＴＳＣの表示タ
イミングを作成する手段と、ＮＴＳＣ表示装置に表示す
べきデータを拡大または縮小された表示すべき範囲より
前記ＮＴＳＣの表示タイミングの合わせて、前記フレー
ムメモリのランダムポートから読み出す手段と、読み出
された複数の表示データをＡＬＵで演算して、合成され
た表示データを作成する手段と、合成された表示データ
を前記ＮＴＳＣの表示タイミングに合わせて出力する手
段と、出力された表示データをＮＴＳＣ信号に変換し、
前記ＮＴＳＣ表示装置に出力する手段と、ＣＲＴ表示タ
イミングを作成する手段と、該ＣＲＴ表示タイミングに
合わせて、前記フレームメモリのシリアルポートから表
示データを読み出す手段と、読み出された表示データを
Ｄ／Ａ変換してＣＲＴ表示装置に出力する手段を有する
画像処理装置。 - 【請求項２】 前記フレームメモリのランダムポートか
ら表示データを読み出す手段と、前記フレームメモリの
シリアルポートから出力された表示データを読み出す手
段が描画プロセッサとフレームメモリ制御部で構成さ
れ、前記フレームメモリ制御部は、前記描画プロセッサ
から与えられたアドレスにより前記フレームメモリにア
ドレス信号とコントロール信号を与えて前記描画プロセ
ッサから出力されたデータを前記フレームメモリに書込
み、前記ＣＲＴ表示タイミングに合わせて前記フレーム
メモリのシリアルポートから表示データを読み出すため
のアドレスと制御信号を前記フレームメモリに出力し、
前記ＮＴＳＣ表示タイミングに合わせて、前記描画プロ
セッサより指定された任意の矩形領域の表示データを前
記フレームメモリのランダムポートから読み出すための
アドレスと制御信号を前記フレームメモリに出力する、
請求項１記載の画像処理装置。 - 【請求項３】 表示データをＮＴＳＣ信号に変換する手
段が、合成された表示データを一時保持するピクセルバ
ッファと、該表示データを前記ピクセルバッファから入
力し、ＮＴＳＣ信号に変換し、前記ＮＴＳＣ表示装置に
出力するＮＴＳＣエンコーダを有する、請求項１または
２記載の装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9355455A JP3024622B2 (ja) | 1997-12-24 | 1997-12-24 | 画像処理装置 |
| US09/217,852 US6529205B2 (en) | 1997-12-24 | 1998-12-21 | Image data display apparatus in which image data are displayed on terminal display unit and NTSC system display unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9355455A JP3024622B2 (ja) | 1997-12-24 | 1997-12-24 | 画像処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11184450A true JPH11184450A (ja) | 1999-07-09 |
| JP3024622B2 JP3024622B2 (ja) | 2000-03-21 |
Family
ID=18444059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9355455A Expired - Fee Related JP3024622B2 (ja) | 1997-12-24 | 1997-12-24 | 画像処理装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6529205B2 (ja) |
| JP (1) | JP3024622B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103226935A (zh) * | 2012-01-27 | 2013-07-31 | 三星电子株式会社 | 显示驱动集成电路 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050134682A1 (en) * | 2003-12-22 | 2005-06-23 | Epiphan Consulting Inc. | Network based conference system |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5276436A (en) * | 1988-07-21 | 1994-01-04 | Proxima Corporation | Television signal projection system and method of using same |
| JPH0833716B2 (ja) | 1989-12-13 | 1996-03-29 | シャープ株式会社 | 映像信号変換装置 |
| US5353063A (en) * | 1990-04-04 | 1994-10-04 | Canon Kabushiki Kaisha | Method and apparatus for processing and/or displaying image data based on control data received with the image data |
| JPH0678318A (ja) * | 1992-08-28 | 1994-03-18 | Toshiba Corp | 投写型液晶表示装置 |
| US5519825A (en) * | 1993-11-16 | 1996-05-21 | Sun Microsystems, Inc. | Method and apparatus for NTSC display of full range animation |
| AU4149196A (en) * | 1994-11-04 | 1996-05-31 | Catapult Entertainment, Inc. | Method and apparatus for loosely synchronizing closed free-running raster displays |
| JP2951871B2 (ja) * | 1995-07-11 | 1999-09-20 | 富士通株式会社 | 表示データ出力装置及び情報処理装置及び表示データ出力方法 |
| US6154225A (en) * | 1996-10-11 | 2000-11-28 | Silicon Motion, Inc. | Virtual refresh™ architecture for a video-graphics controller |
-
1997
- 1997-12-24 JP JP9355455A patent/JP3024622B2/ja not_active Expired - Fee Related
-
1998
- 1998-12-21 US US09/217,852 patent/US6529205B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103226935A (zh) * | 2012-01-27 | 2013-07-31 | 三星电子株式会社 | 显示驱动集成电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6529205B2 (en) | 2003-03-04 |
| JP3024622B2 (ja) | 2000-03-21 |
| US20010040582A1 (en) | 2001-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920702509A (ko) | 이미지 계산 시스템 | |
| JP2885239B1 (ja) | 画像処理装置 | |
| JP3024622B2 (ja) | 画像処理装置 | |
| JP2000122030A (ja) | マトリクス型液晶表示パネル駆動方法およびこの方法を実施する装置 | |
| JPH0934411A (ja) | 画像表示装置および液晶表示コントローラ | |
| JP2882477B2 (ja) | 画像処理装置 | |
| JPH0720833A (ja) | グラフィックスコンピュータ | |
| JPH1020842A (ja) | 表示制御装置 | |
| JPH0451091A (ja) | 画像信号発生装置 | |
| JP3265791B2 (ja) | Ｏｈｐ用表示装置 | |
| JPH10274974A (ja) | 画像表示制御装置 | |
| JPH08129368A (ja) | グラフィックスサブシステムおよびその制御方法 | |
| JPH04336598A (ja) | 図形表示装置 | |
| JPS62205469A (ja) | 図形デ−タ生成装置 | |
| JPH0318895A (ja) | デイスプレイ装置 | |
| JPH036510B2 (ja) | ||
| JPH07219512A (ja) | ラスタスキャンｔｖ画像生成装置及び高解像度ｔｖ画像の合成表示方式 | |
| JPH06274155A (ja) | 画像の合成表示装置 | |
| JPH06161409A (ja) | ルックアップテーブルメモリ書換え方法およびルックアップテーブルメモリを持つディスプレイ装置 | |
| JPH021889A (ja) | 表示装置 | |
| JPS6240584A (ja) | 縮小表示制御装置 | |
| JPH0683294A (ja) | 表示制御装置 | |
| JPH03174585A (ja) | 画像信号発生装置 | |
| JPS62165276A (ja) | 画像処理装置 | |
| JP2003280888A (ja) | 画像処理装置および方法、記録媒体、並びにプログラム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080121 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090121 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100121 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110121 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |