JPH0683294A

JPH0683294A - 表示制御装置

Info

Publication number: JPH0683294A
Application number: JP23690692A
Authority: JP
Inventors: Akihiko Ishimoto; 昭彦石本
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1992-09-04
Filing date: 1992-09-04
Publication date: 1994-03-25

Abstract

(57)【要約】【目的】ＣＲＴと上下２面より成るフラット・パネル
・ディスプレイとの同時表示を行う表示制御装置におい
て、表示制御装置全体を制御するコントローラの構造を
簡素化することを目的とする。【構成】バッファ・メモリ３Ａ内の同一アドレスに上
面５ａと下面５ｂへ送出する表示データを保持し、読み
出しアドレス発生部１ｇから出力するアドレス信号に従
って上面５ａと下面５ｂの表示データを同時にバッファ
・メモリ３Ａの入出力端子３ｂからフラット・パネル・
ディスプレイ５へ出力する。【効果】従来のようにバッファ・メモリ３Ａの表示デ
ータをコントロール１Ａへ返送しないので、コントロー
ラ１Ａの出力端子数及びデータを保持し変換するデータ
・ラッチ１ｍとデータ変換１ｎを削減することができ
る。また、アドレス発生部１ｇが出力するアドレス信号
を読み出しと書き込みの両方に使用するのでアドレス発
生部を簡素化することができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、コンピュータ等の表
示に用いられるカソード・レイ・チューブ・ディスプレ
イ（以下ＣＲＴという）、フラット・パネル・ディスプ
レイ等の表示デバイスを制御する表示制御装置に関し、
特に表示制御装置の構造の簡素化を図る技術に関するも
のである。

【０００２】

【従来の技術】図３は従来のＣＲＴと２面型のフラット
・パネル・ディスプレイとその表示を実現する表示制御
装置との接続及び構成を示すブロック図である。図３に
おいて、Ｃ１はＣＲＴ４及び上面５ａと下面５ｂの２つ
の画面を有するフラット・パネル・ディスプレイ５に画
像を表示させるため画像信号及び表示データ等を出力す
る表示制御装置である。表示制御装置Ｃ１からＣＲＴ４
及びフラット・パネル・ディスプレイ５への信号の伝送
は、ＣＲＴ用のビデオ・データ・バス１０及びフラット
・パネル・ディスプレイ用のビデオ・データ・バス１１
を通して行われる。表示制御装置Ｃ１は、表示制御装置
Ｃ１全体を制御するコントローラ１と、画像データを格
納するビデオ・メモリ２と、一時的にフラット・パネル
・ディスプレイ５用の表示データを格納するバッファ・
メモリ３とから構成されている。

【０００３】コントローラ１の出力端子Ｔ１からビデオ
・メモリ２の入力端子２ａに、画像データの書き込み読
み出しの際のアドレス信号がアドレス・バス６を通して
伝達される。そして、アドレス信号によって指定された
ビデオ・メモリ２のアドレスから画像データの読み出
し、またはそのアドレスへの画像データの書き込みが、
コントローラ１の入出力端子Ｔ２とビデオ・メモリ２の
入出力端子２ｂとを継ぐデータ・バス７を通して行われ
る。

【０００４】また、バッファ・メモリ３に保持されてい
る表示データは、ビデオ・メモリ２からコントローラ１
に取り込まれた画像データをコントローラ１で変換して
バッファ・メモリ３に書き込まれたものである。表示デ
ータを書き込むアドレス信号は、コントローラ１の出力
端子Ｔ３から出力され、アドレス・バス８を通してバッ
ファ・メモリ３の入力端子３ａへ入力される。バッファ
・メモリ３に一時保持された表示データは、コントロー
ラ１の出力端子Ｔ３から出力されるアドレス信号に従っ
て、バッファ・メモリ３の入出力端子３ｂから出力さ
れ、データ・バス９を通してコントローラ１の入出力端
子Ｔ４へ入力される。コントローラ１は、バッファ・メ
モリ３から入力した上面用と下面用の表示データを出力
端子Ｔ６からビデオ・データ・バス１１を通してフラッ
ト・パネル・ディスプレイ５へ出力する。またコントロ
ーラ１は、ビデオ・メモリ２から入力した画像データを
ＣＲＴ４の表示に適した画像信号に変換して、出力端子
Ｔ５からビデオ・データ・バス１０を通してＣＲＴ４へ
出力する。

【０００５】ここで、図３に示したコントローラ１につ
いてさらに詳しく説明する。図４は、図３に示したコン
トローラ１の構成を示すブロック図である。図４には、
説明をわかり易くするためにビデオ・メモリ２とバッフ
ァ・メモリ３とが併せて記載されている。コントローラ
１は各種機能を備える回路１ａ〜１ｎ及び入出力端子Ｔ
１〜Ｔ６を備えて構成されている。図４において、１ａ
はアドレス信号を生成し、出力端子Ｔ１へ出力する画像
アドレス発生部、１ｂは入出力端子Ｔ２を通して入力し
た画像データを一時的に保持する画像データ・ラッチ、
１ｃは画像データ・ラッチ１ｂから出力された画像デー
タの処理を行うデータ処理部、１ｄはデータ処理部１ｃ
で処理された画像データを記憶するパレット・レジス
タ、１ｊはパレット・レジスタ１ｄから出力された画像
データを入力し、データをアナログの画像信号に変換し
て出力端子Ｔ５から出力するＤ／Ａコンバータ部、１ｅ
はバッファ・メモリ３への表示データの書き込みと読み
出しのタイミングを制御するタイミング制御部、１ｉは
パレット・レジスタ１ｄから出力された画像データを入
力し、このデータにフラット・パネル・ディスプレイへ
の表示に適合するように間引き制御等の階調表示のため
の制御を施す階調表示制御部、１ｋは階調表示制御部１
ｉから出力された表示データを保持し、バッファ・メモ
リ３のタイミング制御部１ｅの制御に応じて表示データ
を入出力端子Ｔ４から出力するバッファ・メモリ用書き
込みデータ・ラッチ、１ｆはタイミング制御部１ｅの制
御に伴い、表示データをバッファ・メモリ３へ書き込む
ためのアドレス信号を発生する書き込みアドレス発生
部、１ｇはタイミング制御部１ｅの制御に従い、表示デ
ータをバッファ・メモリ３から読み出すためのアドレス
信号を発生する読み出しアドレス発生部、１ｈは書き込
みアドレス発生部１ｆと読み出しアドレス発生部１ｇか
ら出力されるアドレス信号を入力し、いずれかのアドレ
ス信号を出力端子Ｔ３に出力するマルチプレクサ、１ｍ
は入出力端子Ｔ４から入力された表示データを保持し、
タイミング制御部１ｅの制御に応じて出力するバッファ
・メモリ用読み出しデータ・ラッチ、１ｎは読み出しデ
ータ・ラッチ１ｍに保持されたデータをフラット・パネ
ル・ディスプレイ５の表示フォーマットに変換する処
理、例えば２画面のフラット・パネル・ディスプレイで
は上面と下面のデータを同時に出力できるように順序を
変える等の処理、を施してして出力するデータ変換部で
ある。

【０００６】次に動作について説明する。画像アドレス
発生回路１ａで生成されるアドレス信号に従ってビデオ
・メモリ２から画像データが出力され、画像データ・ラ
ッチ１ｂに保持される。画像データ・ラッチ１ｂに保持
された画像データは、データ処理部１ｃで処理され、パ
レット・レジスタ１ｄに記憶される。そして、パレット
・レジスタ１ｄに記憶された画像データがＤ／Ａコンバ
ータ１ｊに送られ、ここでＤ／Ａ変換を受けた後、アナ
ログ信号である画像信号がＣＲＴ用のビデオ・データ・
バス１０を通り、ＣＲＴ４へ送られる。

【０００７】また、パレット・レジスタ１ｄに記憶され
た画像データは、階調表示制御部１ｉで間引き制御等の
階調表示のための制御を受けた後、表示データとしてバ
ッファ・メモリ用書き込みデータ・ラッチ１ｋに保持さ
れる。この保持された表示データをバッファ・メモリ用
の書き込みアドレス発生部１ｆで生成するアドレス信号
に従って出力端子Ｔ４から出力し、データ・バス９を通
してバッファ・メモリ３の入出力端子３ｂに入力し、バ
ッファ・メモリ３に格納する。このようにしてバッファ
・メモリ３に表示すべきデータが全て格納された後、次
のフレームにおいて、出力端子Ｔ３からアドレス・バス
８を通してバッファ・メモリ３の入力端子３ａに入力さ
れた読み出しアドレス発生部１ｇで生成するアドレス信
号に従って、バッファ・メモリ３からフラット・パネル
・ディスプレイ５の上面５ａ用と下面５ｂ用の表示デー
タを別々に読み出し、バッファ・メモリ３の入出力端子
３ｂからデータ・バス９を通して入出力端子Ｔ４に入力
し、バッファ・メモリ用読み出しデータ・ラッチ１ｍに
保持する。この保持された表示データを、使用する２画
面のフラット・パネル・ディスプレイ５の表示フォーマ
ットに合わせてデータ変換部１ｎで変換した後、出力端
子Ｔ６からビデオ・データ・バス１１を通り、．ラット
・パネル・ディスプレイ５へ送る。

【０００８】ここでは、説明を簡単にするためバッファ
・メモリ３への書き込みと読み出しを２フレームに分け
て行っているが、実際には、前フレームの表示データの
読み出しと現フレームの表示データの書き込みは同一フ
レームで行っている。

【０００９】また、フラット・パネル・ディスプレイ５
へ出力する表示データを、一旦、バッファ・メモリ３で
一時的に保持し、コントローラ１に取り込むのは、ＣＲ
Ｔ４の画像信号の出力順序と２面型フラット・パネル・
ディスプレイの表示データ出力順序との違いによる。

【００１０】

【発明が解決しようとする課題】従来の表示制御装置は
以上のように構成されているので、表示データの出力順
序を合わせるためバッファ・メモリ３に格納した表示デ
ータをコントローラ１側へ帰さなければならず、コント
ローラ１に表示データを出力する端子Ｔ６が必要とな
り、またコントローラ１側に表示データの保持回路１ｍ
が必要となるなど、表示制御装置が複雑化するといった
問題点があった。

【００１１】この発明は上記のような問題点を解消する
ためになされたもので、表示データの保持回路及びコン
トローラの端子数を削減するとともに、バッファ・メモ
リ用のアドレス発生部を簡素化することにより装置全体
を簡素化することを目的とする。

【００１２】

【課題を解決するための手段】第１の発明に係る表示制
御装置は、同時にＣＲＴとフラット・パネル・ディスプ
レイの表示制御を行う表示制御装置であって、画像デー
タを画像信号に変換して前記ＣＲＴに該画像信号を出力
し、前記画像データを前記フラット・パネル・ディスプ
レイ用の表示データに変換して出力するコントローラ
と、前記コントローラに接続されるとともに、前記フラ
ット・パネル・ディスプレイにも直接出力端子を接続さ
れ、前記コントローラによる制御の下で、前記コントロ
ーラから出力される前記表示データを一時的に保持する
とともに、該保持した表示データを前記フラット・パネ
ル・ディスプレイに前記出力端子から直接送出するバッ
ファ・メモリとを備えて構成されている。

【００１３】第２の発明に係る表示制御装置は、前記コ
ントローラと前記バッファ・メモリと前記フラット・パ
ネル・ディスプレイとに接続され、前記コントローラと
前記バッファ・メモリとの間で授受されるデータととも
に前記バッファ・メモリの前記出力端子から送出される
前記表示データを伝達するデータ・バス・ラインを備え
て構成されている。

【００１４】第３の発明に係る表示制御装置は、前記コ
ントローラは、前記バッファ・メモリから前記フラット
・パネル・ディスプレイへ送出する表示データの読み出
しの制御と、前記コントローラから前記バッファ・メモ
リへ書き込む表示データの書き込みの制御とを、前記コ
ントローラから前記バッファ・メモリへ出力する同一の
アドレス信号で行うことを特徴としている。

【００１５】第４の発明に係る表示制御装置は、前記フ
ラット・パネル・ディスプレイが上面と下面とを有する
２面型のフラット・パネル・ディスプレイであって、前
記バッファ・メモリは、前記バッファ・メモリから前記
フラット・パネル・ディスプレイの前記上面と前記下面
とに対して同時に送出するそれぞれの前記表示データを
前記バッファ・メモリ内に同一アドレスを用いて保持す
ることを特徴としている。

【００１６】

【作用】第１の発明におけるコントローラは、画像デー
タをフラット・パネル・ディスプレイに表示できる表示
データに変換してバッファ・メモリへ出力する。バッフ
ァ・メモリは、表示データを一時的に保持し、例えば一
画面分の表示データが保持された時点で、自己の出力端
子から直接フラット・パネル・ディスプレイへと出力す
る。従って、コントローラの出力端子を減らすことがで
き、また、コントローラ内に表示データを保持するデー
タ・ラッチ等のデータ保持回路を設ける必要もなくな
る。

【００１７】第２の発明におけるデータ・バス・ライン
は、コントローラからバッファ・メモリへ送出する表示
データとバッファ・メモリからフラット・パネル・ディ
スプレイへ送出する表示データとを伝送するので、デー
タ・バス・ラインを複数本とせずに１個のデータ・バス
・ラインにすることができる。

【００１８】第３の発明におけるコントローラは、アド
レスを指定してバッファ・メモリから表示データを読み
出しの制御をした後、そのアドレスを用いて表示データ
の書き込み制御を行うことになり、コントローラ内には
読み出し用アドレス信号を発生する部分のみがあればよ
いので、書き込み用のアドレス信号を発生する部分が削
減できる。

【００１９】第４の発明におけるバッファ・メモリは、
同一のアドレスを用いて、上面と下面の表示データを保
持し、アドレスが指定されると上面と下面とのデータを
同時に表示データとして送出する。そのため、コントロ
ーラは、データ変換を行う必要がなくなり、データを保
持してそのデータを変換する部分を削除することができ
る。

【００２０】

【実施例】以下、この発明の一実施例を図について説明
する。図１はこの発明の一実施例によるＣＲＴと２面型
のフラット・パネル・ディスプレイとその表示を実現す
る表示装置との接続及び構成を示すブロック図である。
図１において、Ｃ２はＣＲＴ４及び上面５ａと下面５ｂ
の２つの画面を有するフラット・パネル・ディスプレイ
５に画像を表示させるため、画像信号及び表示データ等
を出力する表示制御装置である。表示制御装置Ｃ２から
ＣＲＴ４及びフラット・パネル・ディスプレイ５への信
号の伝送は、ＣＲＴ用のビデオ出力バス１０及びフラッ
ト・パネル・ディスプレイ用のビデオ・データ・バス１
１を通して行われる。表示制御装置Ｃ２は、表示制御装
置Ｃ１全体を制御するコントローラ１Ａと、画像データ
を格納するビデオ・メモリ２と、一時的にフラット・パ
ネル・ディスプレイ５用の表示データを格納するバッフ
ァ・メモリ３Ａとから構成されている。コントローラ１
Ａの出力端子Ｔ１からビデオ・メモリ２の入力端子２ａ
に、画像データの書き込み読み出しの際のアドレス信号
がアドレス・バス６を通して伝達される。そして、アド
レス信号によって指定されたビデオ・メモリ２のアドレ
スから画像データの読み出し、またはそのアドレスへの
画像データの書き込みが、コントローラ１Ａの入出力端
子Ｔ２とビデオ・メモリ２の入出力端子２ｂとを継ぐデ
ータ・バス７を通して行われる。バッファ・メモリ３Ａ
に保持されている表示データは、ビデオ・メモリ２から
コントローラ１Ａに取り込まれた画像データをコントロ
ーラ１Ａで変換し、これをバッファ・メモリ３Ａに、フ
ラット・パネル・ディスプレイ５の上面５ａと下面５ｂ
の表示データとして同一のアドレスで書き込んだもので
ある。表示データを読み出すアドレス信号は、コントロ
ーラ１Ａの出力端子Ｔ３から出力され、アドレス・バス
８を通してバッファ・メモリ３Ａの入力端子３ａへ入力
される。この時、バッファ・メモリ３Ａから表示データ
が読みだされた後、そのアドレスを用いて同時にコント
ローラ１Ａからバッファ・メモリ３Ａへの書き込みも行
われる。バッファ・メモリ３Ａに一時保持された表示デ
ータは、バッファ・メモリ３Ａの入出力端子３ｂから出
力され、データ・バス９を通し、さらにビデオ・データ
・バス１１を通してフラット・パネル・ディスプレイ５
へ出力される。また、コントローラ１Ａは、ビデオ・メ
モリ２から入力した画像データをＣＲＴ４の表示に適し
た画像信号に変換して、出力端子Ｔ５からビデオ・デー
タ・バス１０を通してＣＲＴ４へ出力する。以上の構成
により、コントローラの出力端子は従来６個必要であっ
たものが５個に削減できる。

【００２１】ここで、図１に示したコントローラ１Ａに
ついてさらに詳しく説明する。図２は、図１に示したコ
ントローラ１Ａの構成を示すブロック図である。図２に
は、説明をわかり易くするためにビデオ・メモリ２とバ
ッファ・メモリ３Ａとが併せて記載されている。コント
ローラ１Ａは各種機能を備える回路１ａ〜１ｋ及び入出
力端子Ｔ１〜Ｔ５を備えて構成されている。図２におい
て、１ｅはバッファ・メモリ３Ａへの表示データの書き
込みと読み出しのタイミングを制御するタイミング制御
部、１ｇはタイミング制御部１ｅの制御に従い、表示デ
ータをバッファ・メモリ３Ａから読み出すためのアドレ
ス信号を発生する読み出しアドレス発生部、１ｉはパレ
ット・レジスタ１ｄから出力された画像データを入力
し、このデータにフラット・パネル・ディスプレイへの
表示適合するように間引き制御等の階調表示のための制
御を施す階調表示制御部、１ｋは階調表示制御部１ｉか
ら出力された表示データを保持し、バッファ・メモリの
タイミング制御部１ｅの制御に応じて表示データを入出
力端子Ｔ４から出力するバッファ・メモリ用書き込みデ
ータ・ラッチであり、その他図４と同一符号は図４と同
一もしくは相当する部分を示す。

【００２２】次に動作について説明する。ＣＲＴ４への
画像表示のためのコントローラ１Ａ各部の動作について
は図４に示した従来のコントローラ１と同様である。パ
レット・レジスタ１ｄに記憶された画像データは、階調
表示制御部１ｉで間引き制御等の階調表示のための制御
を受けた後、表示データとしてバッファ・メモリ用書き
込みデータ・ラッチ１ｋに保持される。このタイミング
に合わせてバッファ・メモリ用のアドレス発生部１ｇで
アドレス信号を発生し、この発生された１個のアドレス
信号によってバッファ・メモリ３から、バッファ・メモ
リ３内の異なる領域に保持されている上面５ａと下面５
ｂ用の表示データの読み出しを同時に行う。従って、従
来は表示データの順序を入れ換えて出力する等のフォー
マットの変換に必要であったコントローラ１のデータ・
ラッチ１ｍとデータ変換部１ｎとがこの表示制御装置Ｃ
２では不要となり、装置の簡素化が図れる。

【００２３】この読み出しタイミングはフラット・パネ
ル・ディスプレイ５の同期信号と同期して行う。バッフ
ァ・メモリ３Ａの入出力端子３ｂに接続されたデータ・
バス・ライン９とビデオ・データ・ライン１１を一部共
通に使用し、そのまま読み出したデータをフラット・パ
ネル・ディスプレイ５に送出する。その後、読み出しを
行ったアドレスをそのまま用いて、バッファ・メモリ用
データ・ラッチ１ｋに保持したデータをバッファ・メモ
リ３Ａに書き込み、上面５ａまたは下面５ｂのデータを
更新する。従って、従来の表示制御装置Ｃ１で必要であ
った書き込みアドレス発生部１ｆ及びマルチプレクサ１
ｈが不要になる。同一アドレスの上面または下面のデー
タのどちらか片方のみを更新する方法は、書き込み制御
が上位ワードと下位ワードで別々になっているメモリを
用いるか、更新しない側のデータを前読み出しサイクル
で読み出してデータを再度書き込むことで行う。

【００２４】なお、バッファ・メモリ３Ａに同一アドレ
スを用いて、フラット・パネル・ディスプレイ５の上面
５ａと下面５ｂの表示データを書き込むためのバッファ
・メモリ３Ａの構成としては、上面用と下面用の２つの
領域を設ければよく、バッファ・メモリ３Ａが別々の独
立したメモリを持つものとしてもよい。

【００２５】

【発明の効果】以上のように、請求項１記載の表示制御
装置によれば、コントローラに接続されるとともに、フ
ラット・パネル・ディスプレイにも直接出力端子を接続
され、前記コントローラによる制御の下で、コントロー
ラから出力される表示データを一時的に保持するととも
に、保持した表示データをフラット・パネル・ディスプ
レイに出力端子から直接送出するバッファ・メモリを備
えて構成されているので、コントローラの出力端子数を
削減して表示制御装置を簡素化することができるという
効果がある。またそのため、安価に表示制御装置を得る
ことができるという効果もある。

【００２６】請求項２記載の表示制御装置によれば、コ
ントローラとバッファ・メモリとフラット・パネル・デ
ィスプレイとに接続され、前記コントローラと前記バッ
ファ・メモリとの間で授受されるデータとともにバッフ
ァ・メモリの前記出力端子から送出される表示データを
伝達するデータ・バス・ラインを備えて構成されている
ので、バッファ・メモリの出力端子数を削減するととも
にバス・ラインの個数を削減して、表示制御装置を簡素
化することができるという効果がある。またそのため、
安価に表示制御装置を得ることができるという効果があ
る。

【００２７】請求項３記載の表示制御装置によれば、コ
ントローラは、バッファ・メモリからフラット・パネル
・ディスプレイへ送出する表示データの読み出しアドレ
スと、コントローラからバッファ・メモリへ書き込む表
示データの書き込みアドレスとをコントローラからバッ
ファ・メモリへ出力する同一のアドレス信号で行うよう
に構成されているので、書き込みのアドレス信号を発生
する部分を削減して、表示制御装置を簡素化することが
できるという効果がある。またそのため、安価に表示制
御装置を得ることができるという効果がある。

【００２８】請求項４記載の表示制御装置によれば、バ
ッファ・メモリは、バッファ・メモリからフラット・パ
ネル・ディスプレイの上面と下面とに対して同時に送出
するそれぞれの表示データをバッファ・メモリ内に同一
アドレスを用いて保持するように構成されているので、
コントローラにおいて、データを保持して、変換を行う
部分を削減することができ、表示制御装置を簡素化する
ことができるという効果がある。またそのため、安価に
表示制御装置を得ることができるという効果がある。

【図面の簡単な説明】

【図１】この発明の一実施例による表示制御装置の構成
を示すブロック図である。

【図２】この発明の一実施例によるコントローラ内部の
構成を示すブロック図である。

【図３】従来の表示制御装置の構成を示すブロック図で
ある。

【図４】従来のコントローラ内部の構成を示すブロック
図である。

【符号の説明】

１コントローラ２ビデオ・メモリ３バッファ・メモリ４ＣＲＴ５フラット・パネル・ディスプレイ６，８アドレス・バス７，９データ・バス１０，１１ビデオ・データ・バス１ａ画像アドレス発生部１ｂ画像データ・ラッチ１ｃデータ処理部１ｄパレット・レジスタ１ｅタイミング制御部１ｆ書き込みアドレス発生部１ｇ読み出しアドレス発生部１ｈマルチプレクサ１ｉ階調表示制御部１ｊＤ／Ａコンバータ１ｋ，１ｍデータ・ラッチ１ｎデータ変換部

Claims

【特許請求の範囲】

【請求項１】同時にＣＲＴとフラット・パネル・ディ
スプレイの表示制御を行う表示制御装置であって、画像データを画像信号に変換して前記ＣＲＴに該画像信
号を出力し、また前記画像データを前記フラット・パネ
ル・ディスプレイ用の表示データに変換して出力するコ
ントローラと、前記コントローラに接続されるとともに、前記フラット
・パネル・ディスプレイにも直接出力端子を接続され、
前記コントローラによる制御の下で、前記コントローラ
から出力される前記表示データを一時的に保持するとと
もに、該保持した表示データを前記フラット・パネル・
ディスプレイに前記出力端子から直接送出するバッファ
・メモリと、を備える、表示制御装置。
【請求項２】前記コントローラと前記バッファ・メモ
リと前記フラット・パネル・ディスプレイとに接続さ
れ、前記コントローラと前記バッファ・メモリとの間で
授受されるデータとともに前記バッファ・メモリの前記
出力端子から送出される前記表示データを伝達するデー
タ・バス・ラインをさらに備える、請求項１記載の表示
制御装置。
【請求項３】前記コントローラは、前記バッファ・メ
モリから前記フラット・パネル・ディスプレイへ送出す
る表示データの読み出しの制御と、前記コントローラか
ら前記バッファ・メモリへ書き込む表示データの書き込
みの制御とを、前記コントローラから前記バッファ・メ
モリへ出力する同一のアドレス信号で行うことを特徴と
する、請求項１記載の表示制御装置。
【請求項４】前記フラット・パネル・ディスプレイが
上面と下面とを有する２面型のフラット・パネル・ディ
スプレイであって、前記バッファ・メモリは、前記バッファ・メモリから前
記フラット・パネル・ディスプレイの前記上面と前記下
面とに対して同時に送出するそれぞれの前記表示データ
を前記バッファ・メモリ内に同一アドレスを用いて保持
することを特徴とする、請求項１記載の表示制御装置。