JPH03100695A - マトリクス方式フラットディスプレイ装置 - Google Patents
マトリクス方式フラットディスプレイ装置Info
- Publication number
- JPH03100695A JPH03100695A JP23892189A JP23892189A JPH03100695A JP H03100695 A JPH03100695 A JP H03100695A JP 23892189 A JP23892189 A JP 23892189A JP 23892189 A JP23892189 A JP 23892189A JP H03100695 A JPH03100695 A JP H03100695A
- Authority
- JP
- Japan
- Prior art keywords
- resolution
- sampling
- frame memory
- video signal
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011159 matrix material Substances 0.000 title claims description 17
- 238000005070 sampling Methods 0.000 claims abstract description 21
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はマトリクス方式フラットディスプレイ装置に
関する。
関する。
第２図は従来のこの種のマトリクス方式フラットディス
プレイ装置のブロック構成図である。図において、■は
ホストコンピュータＣＰＵ、２はデイスプレィ装置、３
はＲ−Ｇ−Ｂのビデオ信号４は同期信号（水平同期信号
Ｈ１垂直同期信号Ｖ）およびクロック信号、５は表示コ
ントローラ、６．６°はＸ軸トライバ、７、？’ はＹ
軸トライバ、８はマトリクス表示器である。
プレイ装置のブロック構成図である。図において、■は
ホストコンピュータＣＰＵ、２はデイスプレィ装置、３
はＲ−Ｇ−Ｂのビデオ信号４は同期信号（水平同期信号
Ｈ１垂直同期信号Ｖ）およびクロック信号、５は表示コ
ントローラ、６．６°はＸ軸トライバ、７、？’ はＹ
軸トライバ、８はマトリクス表示器である。
この構成においては、ホストコンピュータ１のビデオグ
ラフィックボードから、Ｒ−Ｇ−Ｂのビデオ信号３と同
期信号・クロック信号４が表示装置２の表示コントロー
ラ５へ入力される。表示コントローラ５では、画像の解
像度を認識し、表示器側の所定の解像度に合った上記ク
ロックで、画像データを１ラインつづラッチしつつドラ
イバ６．６°、−７，７゛へ出力し、マトリクス表示器
８に１フイ一ルド分の画像データを表示させる。
ラフィックボードから、Ｒ−Ｇ−Ｂのビデオ信号３と同
期信号・クロック信号４が表示装置２の表示コントロー
ラ５へ入力される。表示コントローラ５では、画像の解
像度を認識し、表示器側の所定の解像度に合った上記ク
ロックで、画像データを１ラインつづラッチしつつドラ
イバ６．６°、−７，７゛へ出力し、マトリクス表示器
８に１フイ一ルド分の画像データを表示させる。
この従来のものでは、表示解像度が単一であるため、ホ
ストコンピュータ１側で、解像度を変化させた場合には
、均一の画面寸法を得ることができないいう問題があっ
た。
ストコンピュータ１側で、解像度を変化させた場合には
、均一の画面寸法を得ることができないいう問題があっ
た。
この発明は上記問題を解消するためになされたもので、
入力されたビデオ信号の解像度を一定の解像度へ調整す
ることができ、常に均一の画面寸法を得ることかできる
マトリクス方式フラットディスプレイ装置を提供するこ
とを目的とする。
入力されたビデオ信号の解像度を一定の解像度へ調整す
ることができ、常に均一の画面寸法を得ることかできる
マトリクス方式フラットディスプレイ装置を提供するこ
とを目的とする。
この発明は上記目的を達成するため、サンプリングデー
タを格納するフレームメモリ、上記サンプリングのため
のクロックを発生するクロック発生回路、サンプリング
周波数を指定するとともに垂直方向解像度が不足する場
合には上記フレームメモリのライン補間を指令するマイ
クロコンピュータを備えるデジタル処理回路を内蔵する
構成としたものである。
タを格納するフレームメモリ、上記サンプリングのため
のクロックを発生するクロック発生回路、サンプリング
周波数を指定するとともに垂直方向解像度が不足する場
合には上記フレームメモリのライン補間を指令するマイ
クロコンピュータを備えるデジタル処理回路を内蔵する
構成としたものである。
この発明では、ビデオ信号をサンプリングするサンプリ
ングクロックは装置内で発生され、垂直方向の解像度不
足は補間処理されるので、人力されたビデオ信号の水平
・垂直方向解像度の如何にかかわらず、水平・垂直方向
解像度は常に一定に調整される。
ングクロックは装置内で発生され、垂直方向の解像度不
足は補間処理されるので、人力されたビデオ信号の水平
・垂直方向解像度の如何にかかわらず、水平・垂直方向
解像度は常に一定に調整される。
以下、この発明の１実施例を図面を参照して説明する。
第１図において、１１はＡ／Ｄ変換器、１２はデータラ
ッチ回路、１３はサンプリングクロック発生回路、１４
はマイクロコンピュータＣＰＵ、１５はアドレスランチ
回路、１６はフレームメモリ （または、ラインメモリ
）、１７は表示コントローラである。他の構成は、ホス
トコンピュータトからクロックが送出されない点を除い
て、第２図のものと同じであるから、同一構成要素には
同じ符号を付しである。
ッチ回路、１３はサンプリングクロック発生回路、１４
はマイクロコンピュータＣＰＵ、１５はアドレスランチ
回路、１６はフレームメモリ （または、ラインメモリ
）、１７は表示コントローラである。他の構成は、ホス
トコンピュータトからクロックが送出されない点を除い
て、第２図のものと同じであるから、同一構成要素には
同じ符号を付しである。
ホストコンピュータ１から送出された水平および垂直同
期信号４はＣＰＵＩ４へ入力され、ここで水平方向およ
び垂直方向の解像度が認識される。
期信号４はＣＰＵＩ４へ入力され、ここで水平方向およ
び垂直方向の解像度が認識される。
ＣＰＵ１４は、サンプリングクロック発生器１３に対し
てサンプリング周波数を指定し、Ａ／Ｄ変換器１１はこ
のサンプリング周波数でビデオ信号３を、マトリクス表
示器８の水平方向の表示解像度に合致した状態でサンプ
リングし、このサンプリングデータはデータランチ回路
１２を経てフレームメモリ１６へ供給される。
てサンプリング周波数を指定し、Ａ／Ｄ変換器１１はこ
のサンプリング周波数でビデオ信号３を、マトリクス表
示器８の水平方向の表示解像度に合致した状態でサンプ
リングし、このサンプリングデータはデータランチ回路
１２を経てフレームメモリ１６へ供給される。
ＣＰＵ１４は、また、上記認識した垂直方向解像度がマ
トリクス表示器８の垂直方向最大解像度ライン数に満た
ない場合は、垂直解像度が所定値になるように、データ
ライン補間処理を行い、補間データラインをアドレスラ
ンチ回路１５を通してフレームメモリ１６に格納する。
トリクス表示器８の垂直方向最大解像度ライン数に満た
ない場合は、垂直解像度が所定値になるように、データ
ライン補間処理を行い、補間データラインをアドレスラ
ンチ回路１５を通してフレームメモリ１６に格納する。
表示コントローラ１７このフレームメモリ１６内の各ド
ツト情報をスキャン方向に順次読み出し、■ラインつづ
ドライバ６．６′、７．７°へ出力し、マトリクス表示
器８に１画面分の画像データを表示させる。
ツト情報をスキャン方向に順次読み出し、■ラインつづ
ドライバ６．６′、７．７°へ出力し、マトリクス表示
器８に１画面分の画像データを表示させる。
このように、本実施例では、水平方向の解像度に対して
は、装置内部で、サンプリングクロックを発生させるこ
とにより、マトリクス表示器８の表示解像度に合致させ
、垂直方向の解像度に対しては、マトリクス表示器８の
最大量解像度になるように、補間処理が行われる。
は、装置内部で、サンプリングクロックを発生させるこ
とにより、マトリクス表示器８の表示解像度に合致させ
、垂直方向の解像度に対しては、マトリクス表示器８の
最大量解像度になるように、補間処理が行われる。
この発明は以上説明した通り、上位装置から入力された
ビデオ信号の水平・垂直解像度を、所定の垂直・水平解
像度に調整するデジタル処理回路を持たせたので、上記
ビデオ信号の解像度の如何にかかわらず、常に、一定サ
イズの画面を得ることができる。
ビデオ信号の水平・垂直解像度を、所定の垂直・水平解
像度に調整するデジタル処理回路を持たせたので、上記
ビデオ信号の解像度の如何にかかわらず、常に、一定サ
イズの画面を得ることができる。
第１図はこの発明の実施例を示すブロック構成図、第２
図は従来のマトリクス方式ラットデイスプレィ装置のブ
ロック構成図である。 図において、１−ホストコンピュータ、２−デイスプレ
ィ装置、３・・・−ビデオ信号、６．６゛・−Ｘ軸ドラ
イバ、７．７°−・Ｙ軸ドライバ、８−・−マトリクス
表示器、１１・・−Ａ／Ｄ変換器、１２−デークラッチ
回路、１３−サンプリングクロック発生回路、１４−・
マイクロコンピュータＣＰＵ、１５・−・アドレスラッ
チ回路、１６−フレームメモリ （または、ラインメモ
リ）、１７−表示コントローフＯ なお、図中、同一符号は同一または相当部分を示す。
図は従来のマトリクス方式ラットデイスプレィ装置のブ
ロック構成図である。 図において、１−ホストコンピュータ、２−デイスプレ
ィ装置、３・・・−ビデオ信号、６．６゛・−Ｘ軸ドラ
イバ、７．７°−・Ｙ軸ドライバ、８−・−マトリクス
表示器、１１・・−Ａ／Ｄ変換器、１２−デークラッチ
回路、１３−サンプリングクロック発生回路、１４−・
マイクロコンピュータＣＰＵ、１５・−・アドレスラッ
チ回路、１６−フレームメモリ （または、ラインメモ
リ）、１７−表示コントローフＯ なお、図中、同一符号は同一または相当部分を示す。
Claims (1)
- 上位装置から入力されたビデオ信号をサンプリングし、
表示コントローラの出力によりによりＸ軸ドライバ、Ｙ
軸ドライバを駆動してマトリクス表示器の画面上に１フ
レーム分の上記サンプリングされた画像データを表示さ
せるマトリクス方式フラットディスプレイ装置において
、サンプリングデータを格納するフレームメモリ、上記
サンプリングのためのクロックを発生するクロック発生
回路、サンプリング周波数を指定するとともに垂直方向
解像度が不足する場合には上記フレームメリのライン補
間を指令するマイクロコンピュータを備えるデジタル処
理回路を内蔵し、上記表示コントローラは上記フレーム
メモリから画像データを読み出すことを特徴とするマト
リクス方式フラットディスプレイ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23892189A JPH03100695A (ja) | 1989-09-14 | 1989-09-14 | マトリクス方式フラットディスプレイ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23892189A JPH03100695A (ja) | 1989-09-14 | 1989-09-14 | マトリクス方式フラットディスプレイ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03100695A true JPH03100695A (ja) | 1991-04-25 |
Family
ID=17037252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23892189A Pending JPH03100695A (ja) | 1989-09-14 | 1989-09-14 | マトリクス方式フラットディスプレイ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03100695A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0535214A (ja) * | 1991-07-30 | 1993-02-12 | Sharp Corp | 液晶表示装置 |
| EP0805430A1 (en) * | 1996-04-26 | 1997-11-05 | Matsushita Electric Industrial Co., Ltd. | Video adapter and digital image display apparatus |
-
1989
- 1989-09-14 JP JP23892189A patent/JPH03100695A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0535214A (ja) * | 1991-07-30 | 1993-02-12 | Sharp Corp | 液晶表示装置 |
| EP0805430A1 (en) * | 1996-04-26 | 1997-11-05 | Matsushita Electric Industrial Co., Ltd. | Video adapter and digital image display apparatus |
| US5917461A (en) * | 1996-04-26 | 1999-06-29 | Matsushita Electric Industrial Co., Ltd. | Video adapter and digital image display apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008506295A (ja) | 一連のイメージ・フレームを表示する方法及びシステム | |
| JPH07104722A (ja) | 画像表示システム | |
| WO1987005428A1 (en) | Image display device | |
| JPH03100695A (ja) | マトリクス方式フラットディスプレイ装置 | |
| JP2003348447A (ja) | 画像出力装置 | |
| US5268762A (en) | Video signal synthesizing system for synthesizing system's own signal and external signal | |
| JP3862976B2 (ja) | 表示機構 | |
| KR100382956B1 (ko) | 화상처리장치 및 화상표시장치 | |
| JPS61107293A (ja) | 疑似カラ−モニタ装置 | |
| JPS60146366A (ja) | 画像処理装置 | |
| JPH04349496A (ja) | 画像処理装置及びその方式 | |
| JP2000148122A (ja) | 映像表示装置 | |
| JPS6362750B2 (ja) | ||
| JPH0683294A (ja) | 表示制御装置 | |
| JPH06324669A (ja) | 合成表示制御装置及びその合成表示制御方法 | |
| JP3862983B2 (ja) | 表示機構およびコンピュータシステム | |
| JP2506959B2 (ja) | 表示デ―タ処理装置 | |
| JP2000284757A (ja) | 液晶表示用画像信号の処理装置 | |
| KR200157789Y1 (ko) | 비디오카메라데이타의 실시간 디스플레이시스템 | |
| JPH11184450A (ja) | 画像処理装置 | |
| JPH09292244A (ja) | 車両用ナビゲーション装置 | |
| JPS63141462A (ja) | スキヤンコンバ−タ | |
| JPH08248939A (ja) | ディジタル信号処理回路 | |
| JPH01266591A (ja) | 画像表示装置 | |
| JPH06274155A (ja) | 画像の合成表示装置 |