JP3862983B2 - 表示機構およびコンピュータシステム - Google Patents
表示機構およびコンピュータシステム Download PDFInfo
- Publication number
- JP3862983B2 JP3862983B2 JP2001282241A JP2001282241A JP3862983B2 JP 3862983 B2 JP3862983 B2 JP 3862983B2 JP 2001282241 A JP2001282241 A JP 2001282241A JP 2001282241 A JP2001282241 A JP 2001282241A JP 3862983 B2 JP3862983 B2 JP 3862983B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- control mechanism
- data
- frame memory
- display data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、表示方式の異なる２つの表示制御機構を備えた表示機構およびコンピュータシステムに関する。
【０００２】
【従来の技術】
ＶＧＡ（Video Graphics Array），ＸＧＡ（eXtended Graphics Array），ＱＵＸＧＡ（Quad-Ultra-XGA）など、表示・制御方式の異なる様々な仕様の表示機構が存在する。一つのコンピュータシステムで表示・制御方式の異なる複数の種類の表示機構を利用するには次のような方式が考えられる。
【０００３】
図８に従来の表示機構の構成を示す。同図において、１０１はコンピュータ本体のシステムバスであり、このシステムバス１０１にコンピュータ本体のＣＰＵ１０３、メモリ１０５の他、表示・制御方式が異なる第１の表示機構２０１および第２の表示機構３０１が接続されている。
【０００４】
第１の表示機構２０１は、表示装置２０８に表示するデータを保持するフレームメモリ２０３と、このフレームメモリ２０３に表示データを書き込みかつ読み出して表示装置２０８に表示させる制御を行う表示制御機構２０６と、この表示制御機構２０６をシステムバス１０１に接続するバス制御部２０５とを備える。一方、第２の表示機構３０１も同様に、フレームメモリ３０３、表示制御機構３０６およびバス制御部３０５で構成されている。
【０００５】
第１の表示機構２０１に表示を行わせる場合は、ＣＰＵ１０３からシステムバス１０１を通じて第１の表示機構２０１の表示方式に準拠した形式の表示データと制御コマンドが第１の表示機構２０１へ与えられる。第１の表示機構２０１は、バス制御部２０５を通じてシステムバス１０１から表示データと制御コマンドを取り込む。システムバス１０１から取り込まれた表示データと制御コマンドは表示制御機構２０６に与えられる。表示制御機構２０６は制御コマンドに従って、フレームメモリ２０３に指定された表示モードで表示データを書き込み、完成したイメージを読み出し、たとえばデジタル信号をアナログ信号に変換するなどして表示装置２０８に表示させる制御を行う。
【０００６】
一方、第２の表示機構３０１に表示を行わせる場合も第１の表示機構２０１の場合と同様に、ＣＰＵ１０３からシステムバス１０１を介して第２の表示機構３０１の表示方式に準拠した形式の表示データと制御コマンドが第２の表示機構３０１へ与えられる。そして第２の表示機構３０１の表示制御機構３０６が、当該制御コマンドに従ってフレームメモリ３０３に指定された表示モードで表示データを書き込み、完成したイメージを読み出し、たとえばデジタル信号をアナログ信号に変換するなどして表示装置３０８に表示させる制御を行う。
【０００７】
【発明が解決しようとする課題】
このように、一つのコンピュータシステムで表示・制御方式の異なる複数の種類の表示機構を利用するとなると、たとえば、一方の表示機構の表示方式がＶＧＡ、他方の表示機構の表示方式がＱＵＸＧＡである場合のように、各表示機構の間で表示データの形式や制御コマンドの体系に互換性がない場合、使用する各表示機構を切り替える度にコンピュータ本体側から表示機構に与える表示データの形式および制御コマンドの体系を変更する必要があった。
【０００８】
本発明は、このような課題を解決するためのもので、表示方式が異なる２つの表示制御機構を切り替えて使用可能な表示機構において、一方の表示制御機構の表示方式に準拠した形式の表示データを、当該一方の表示制御機構とは異なる表示方式を採用した他方の表示制御機構に表示させることのできる表示機構およびコンピュータシステムの提供を目的とするものである。
【０００９】
【課題を解決するための手段】
上記した目的を達成するために、この発明の表示機構は、異なる２つの表示方式の表示データが表示可能な表示機構において、第１のフレームメモリと、第１の表示方式に準拠した形式の表示データを前記第１のフレームメモリに書き込み、かつ読み出す第１の表示制御機構と、第２のフレームメモリと、前記第２のフレームメモリに第２の表示方式に準拠した形式の表示データを書き込み、かつ読み出して外部の表示装置に表示させる第２の表示制御機構と、前記第１の表示制御機構より前記第１の表示方式に準拠した形式の表示データを取り込み、前記第２の表示方式に準拠した形式の表示データに変換するとともに、前記第２の表示制御機構を制御するためのパラメータを生成する画像制御部とを具備し、前記第２の表示制御機構は、前記画像制御部より出力されたパラメータに従って、前記変換された表示データを前記第２のフレームメモリに書き込み、かつ読み出して前記外部の表示装置に表示させる機能を有してなるものである。
【００１０】
この発明によれば、表示方式の異なる２つの表示制御機構を備えた表示機構において、第１の表示制御機構より第１の表示方式に準拠した形式の表示データを取り込み、第２の表示方式に準拠した形式の表示データに変換するとともに、第２の表示制御機構を制御するためのパラメータを生成する画像制御部を設けたことで、第１の表示制御機構の表示方式に準拠した形式の表示データを、当該第１の表示制御機構とは異なる表示方式を採用した他方の第２の表示制御機構にて表示させることができる。
【００１１】
また、第２の発明は、上記の第１の発明の第２の表示制御機構は、第２の表示方式に準拠した形式の表示データを第２のフレームメモリに書き込み、かつ読み出して外部の表示装置に表示させることを特徴とする。
【００１２】
この発明によれば、コンピュータ本体のシステムバスより取り込んだ、第２の表示制御機構の表示方式に準拠した形式の表示データと、画像制御部を介して取り込んだ表示データのどちらも第２の表示制御機構により表示することが可能になる。
【００１３】
さらに、第３の発明は、画像制御部は、第１の表示制御機構より取り込んだ第１の表示方式に準拠した形式の表示データに基づいて表示モードを判定し、この判定した表示モードに従って第２の表示制御機構を制御するためのパラメータを生成することを特徴とする。
【００１４】
この発明によれば、第１の表示方式の表示データの表示モードに応じた第２の表示制御機構の表示制御が可能になる。
【００１５】
第４の発明は、画像制御部には、表示データの表示形態を設定する設定部が設けられ、この設定部の設定内容に従って前記第２の表示制御機構を制御するためのパラメータを生成することを特徴とする。
【００１６】
この発明によれば、第２の表示制御機構による表示データの表示形態、たとえば表示画素数、表示位置、拡大・縮小率等を自由に選択することができる。
【００１７】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施形態を説明する。
図１は、本発明の一実施形態である表示機構を含むコンピュータシステムの構成を示すブロック図である。
【００１８】
同図において、１１はコンピュータ本体のシステムバスであり、このシステムバス１１にはコンピュータ本体のＣＰＵ１２、メモリ１４の他、ＣＲＴディスプレイ、液晶ディスプレイなどの表示装置２５にデータを表示させる制御を行う表示機構１０が接続されている。
【００１９】
この表示機構１０は、互いに表示・制御方式の異なる第１の表示制御機構１３および第２の表示制御機構１５と、第１の表示制御機構１３によって第１の表示方式に準拠した形式の表示データの読み書きがされる第１のフレームメモリ１７と、第２の表示制御機構１５によって第２の表示方式に準拠した形式の表示データの読み書きがされる第２のフレームメモリ１９と、第１の表示制御機構１３から第１の表示方式に準拠した形式の表示データを取り込んで第２の表示制御機構１５の表示方式（第２の表示方式）に準拠した形式の表示データに変換するとともに、第２の表示制御機構１５を制御するためのパラメータを生成する画像制御部２１と、第１の表示制御機構１３および第２の表示制御機構１５をシステムバス１１と接続するバス制御部２３とを備える。
【００２０】
バス制御部２３は、ＣＰＵ１２からシステムバス１１を介して転送される第１の表示制御機構１３または第２の表示制御機構１５に対する表示データと制御コマンドを取り込み、第１の表示制御機構１３または第２の表示制御機構１５のいずれかへ出力する。
【００２１】
第１の表示制御機構１３は、バス制御部２３により第１の表示制御機構１３へのデータが判断された時、第１の表示方式に準拠した形式の表示データと制御コマンドを受けとり、その制御コマンドに従って第１のフレームメモリ１７に第１の表示方式に準拠した形式の表示データを指定された表示モードで書き込む。
【００２２】
画像制御部２１は、第１の第１の表示制御機構１３からの表示データを変換して第２の表示制御機構１５に出力するもので、図２に示すように、表示データ転送回路３１、解像度（表示モード）判定回路３３、およびパラメータ生成回路３５とで構成される。
【００２３】
表示データ転送回路３１は、第１の表示制御機構１３より取り込んだ第１の表示方式に準拠した形式の表示データを第２の表示制御機構１５の第２の表示方式に準拠した形式の表示データに変換して第２の表示制御機構１５に出力するとともに、この変換された表示データを第２のフレームメモリ１９に転送するためのアドレスを生成して第２の表示制御機構１５に出力する。
【００２４】
解像度判定回路３３は、第１の表示制御機構１３によって作成された第１の表示方式に準拠した形式の表示データから解像度（表示モード）を判定し、その判定結果をパラメータ生成回路３５に通知する。
【００２５】
パラメータ生成回路３５は、解像度判定回路３３によって判定された表示モードに従って第２の表示制御機構１５を制御するためのパラメータを生成し、第２の表示制御機構１５に出力する。
【００２６】
また、このパラメータ生成回路３５には、表示画素数、表示位置、拡大／縮小率などの表示形態を設定する設定部３７が設けられており、この設定部３７の内容はユーザの操作によって編集可能とされている。パラメータ生成回路３５はこの設定部３７に設定された表示形態に従って上記パラメータの生成を行うようになっている。
【００２７】
第２の表示制御機構１５は２つの入力系統を有している。第１の入力系統として、第２の表示制御機構１５は、ＣＰＵ１２からシステムバス１１、バス制御部２３を介して転送される第２の表示方式に準拠した形式の表示データと制御コマンドを受けとり、当該制御コマンドに従って第２のフレームメモリ１９に第２の表示方式に準拠した形式の表示データを書き込む。また、第２の入力系統として、第２の表示制御機構１５は、画像制御部２１を介して取り込んだ第２の表示方式に準拠した形式の表示データを、同じく画像制御部２１より与えられた制御用のパラメータに従って第２のフレームメモリ１９に書き込む。そして第２の表示制御機構は、第２のフレームメモリ１９上に描画し終えたイメージを読み出し、たとえばデジタル信号をアナログ信号に変換するなどして外部の表示装置２５に表示するように制御を行う。
【００２８】
次に、この実施形態の表示機構を含むコンピュータシステムにおいて、第１の表示方式に準拠した形式の表示データを第２の表示制御機構１５により表示させる場合の動作を、第１の表示制御機構１３の表示方式が解像度640×480画素のＶＧＡ、第２の表示制御機構１５の表示方式が解像度3200×2400画素ＱＵＸＧＡである場合において説明する。
【００２９】
第１の表示制御機構１３は、バス制御部２３によってＣＰＵ１２からシステムバス１１を介して転送されるＶＧＡ表示データと制御コマンドを取り込む。そして、第１の表示制御機構１３は、ＶＧＡ表示データを制御コマンドによって指定された表示モードで第１のフレームメモリ１７に書き込む。
【００３０】
第１のフレームメモリ１７へのＶＧＡ表示データの書き込み完了後、第１の表示制御機構１３はそのＶＧＡ表示データを読み出して画像制御部２１へ出力する。画像制御部２１の表示データ転送回路３１は、当該ＶＧＡ表示データをＱＵＸＧＡ表示データに変換し、第２の表示制御機構１５に出力する。
【００３１】
図３に解像度640×480画素のＶＧＡデータを保持したフレームメモリ１７のアドレス空間と画面との関係、解像度3200×2400画素のＱＵＸＧＡデータを保持したフレームメモリ１９のアドレス空間と画面との関係を夫々示す。
【００３２】
同図に示すように、ＶＧＡでは、画面に対して一つのまとまったメモリ空間が割り当てられる一方、ＱＵＸＧＡでは、たとえば画面が２（縦）×２（横）に分割されており、これらの分割画面に対してメモリ空間が一つ一つ割り当てられている。Ａ０，Ｂ０，Ｃ０，Ｄ０は個々のメモリ空間の先頭アドレスである。
【００３３】
ＶＧＡデータ（解像度640×480画素）をＱＵＸＧＡデータ（解像度3200×2400画素）に変換した例を図４に示す。同図において、符号４１が表示データの領域である。
【００３４】
画像制御部２１の解像度判定回路３３は、第１の表示制御機構１３より取り込んだ第１の表示方式に準拠した形式の表示データからその表示モード（この例では解像度640×480画素）を判定し、その結果をパラメータ生成回路３５に通知する。パラメータ生成回路３５は、この解像度判定回路３３によって判定された表示モードと設定部３７に設定された表示画素数、表示位置、拡大／縮小率等の表示形態の設定内容に従って、第２の表示制御機構１５を制御するためのパラメータを作成して第２の表示制御機構１５に出力する。
【００３５】
第２の表示制御機構１５は、画像制御部２１を介して取り込んだ第２の表示方式に準拠した形式の表示データをパラメータ生成回路３５より与えられた制御用パラメータに従って第２のフレームメモリ１９に書き込み、書き込み完了後、この表示データを読み出して外部の表示装置２５に表示させるように制御を行う。
【００３６】
なお、図４の例は、解像度判定回路３３によって表示モードが解像度640×480画素であることが判定され、設定部３７の内容はすべてデフォルト値である場合の変換例である。設定部３７のデフォルト値は、表示画素数＝無効値，表示位置＝アドレスＡ０を先頭，拡大／縮小率＝１とする。
【００３７】
図５は、表示画素数として1600×1200が設定され、その他の設定値がデフォルトの場合の例であり、符号５１が表示データの領域である。この変換は、画像制御部２１によって変換されたＱＵＸＧＡデータを縦横ともに２．５倍に拡大し、ＱＵＸＧＡのフレームメモリ１９のアドレスＡ０から順に書き込むことによって行われる。
【００３８】
図６は、拡大／縮小率＝２、表示位置＝アドレスＤ０を先頭、表示画素数＝デフォルト値の場合の変換例である。同図において、符号６１が表示データの領域である。
【００３９】
図７は、拡大／縮小率＝３、表示位置＝画面の中心、表示画素数＝デフォルト値の場合の変換例で、符号７１が表示データの領域である。
【００４０】
このように、パラメータ生成回路３５における設定部３７の表示画素数、表示位置、拡大／縮小率等の設定値を変更することによって、第１の表示方式に準拠した形式の表示データを第２の表示方式に準拠した形式の表示データに変換する際に、その表示形態を高い自由度でユーザが選択することができる。
【００４１】
以上説明したように、この実施の形態の表示機構を含むコンピュータシステムによれば、表示方式の異なる２つの表示制御機構１３，１５を備えた表示機構１０において、第１の表示制御機構１３より第１の表示方式に準拠した形式の表示データを取り込み、第２の表示方式に準拠した形式の表示データに変換するとともに、第２の表示制御機構１５を制御するためのパラメータを生成する画像制御部２１を設けたことで、第１の表示制御機構１３の表示方式に準拠した形式の表示データを、当該第１の表示制御機構１３とは異なる表示方式を採用した他方の第２の表示制御機構１５にて表示させることができる。また、第２の表示制御機構１５は、システムバス１１より取り込んだ表示データと、画像制御部２１を介して第１の表示制御機構１３より取り込んだ表示データのどちらも表示することが可能であり、複数の種類の表示方式の表示データを共通の表示装置２５に表示することができる。
【００４２】
なお、本発明は、上述の実施形態にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
【００４３】
たとえば、以上の実施形態では、第１の表示制御機構１３によって作成されたＶＧＡ表示データを第２の表示制御機構１５によるＱＵＸＧＡ表示データに変換して表示するものとしたが、その逆方向への表示データの変換は勿論、その他様々な種類の表示方式どうしの間で表示データを変換するものにも適用が可能である。
【００４４】
【発明の効果】
以上説明したように、本発明によれば、第１の表示制御機構の表示方式に準拠した形式の表示データを、当該第１の表示制御機構とは異なる表示方式を採用した他方の第２の表示制御機構にて表示させることができる。また、表示画素数、表示位置、拡大／縮小率等の設定値を変更することによって、第１の表示方式に準拠した形式の表示データを第２の表示方式に準拠した形式の表示データに変換する際に、その表示形態を高い自由度でユーザが選択することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態である表示機構を含むコンピュータシステムの構成を示すブロック図である。
【図２】図１の画像制御部の構成を示すブロック図である。
【図３】ＶＧＡフレームメモリおよびＱＵＸＧＡのフレームメモリの夫々のアドレス空間と画面との関係を示す図である。
【図４】ＶＧＡデータからＱＵＸＧＡデータへの変換結果の例を示す図である。
【図５】ＶＧＡデータからＱＵＸＧＡデータへの拡大を伴う変換結果の例を示す図である。
【図６】ＶＧＡデータからＱＵＸＧＡデータへの拡大および表示位置指定を伴う変換結果の例を示す図である。
【図７】ＶＧＡデータからＱＵＸＧＡデータへの拡大および表示位置指定を伴う他の変換結果の例を示す図である。
【図８】従来の表示機構の構成を示すブロック図である。
【符号の説明】
１０・…表示機構、１１・…システムバス、１２・…ＣＰＵ、１３・…第１の表示制御機構、１４・…メモリ、１５・…第２の表示制御機構、１７・…第１のフレームメモリ、１９・…第２のフレームメモリ、２１・…画像制御部、２３・…バス制御部、２５・…表示装置、３１・…表示データ転送回路、３３・…解像度判定回路、３５・…パラメータ生成回路、３７・…設定部
【発明の属する技術分野】
本発明は、表示方式の異なる２つの表示制御機構を備えた表示機構およびコンピュータシステムに関する。
【０００２】
【従来の技術】
ＶＧＡ（Video Graphics Array），ＸＧＡ（eXtended Graphics Array），ＱＵＸＧＡ（Quad-Ultra-XGA）など、表示・制御方式の異なる様々な仕様の表示機構が存在する。一つのコンピュータシステムで表示・制御方式の異なる複数の種類の表示機構を利用するには次のような方式が考えられる。
【０００３】
図８に従来の表示機構の構成を示す。同図において、１０１はコンピュータ本体のシステムバスであり、このシステムバス１０１にコンピュータ本体のＣＰＵ１０３、メモリ１０５の他、表示・制御方式が異なる第１の表示機構２０１および第２の表示機構３０１が接続されている。
【０００４】
第１の表示機構２０１は、表示装置２０８に表示するデータを保持するフレームメモリ２０３と、このフレームメモリ２０３に表示データを書き込みかつ読み出して表示装置２０８に表示させる制御を行う表示制御機構２０６と、この表示制御機構２０６をシステムバス１０１に接続するバス制御部２０５とを備える。一方、第２の表示機構３０１も同様に、フレームメモリ３０３、表示制御機構３０６およびバス制御部３０５で構成されている。
【０００５】
第１の表示機構２０１に表示を行わせる場合は、ＣＰＵ１０３からシステムバス１０１を通じて第１の表示機構２０１の表示方式に準拠した形式の表示データと制御コマンドが第１の表示機構２０１へ与えられる。第１の表示機構２０１は、バス制御部２０５を通じてシステムバス１０１から表示データと制御コマンドを取り込む。システムバス１０１から取り込まれた表示データと制御コマンドは表示制御機構２０６に与えられる。表示制御機構２０６は制御コマンドに従って、フレームメモリ２０３に指定された表示モードで表示データを書き込み、完成したイメージを読み出し、たとえばデジタル信号をアナログ信号に変換するなどして表示装置２０８に表示させる制御を行う。
【０００６】
一方、第２の表示機構３０１に表示を行わせる場合も第１の表示機構２０１の場合と同様に、ＣＰＵ１０３からシステムバス１０１を介して第２の表示機構３０１の表示方式に準拠した形式の表示データと制御コマンドが第２の表示機構３０１へ与えられる。そして第２の表示機構３０１の表示制御機構３０６が、当該制御コマンドに従ってフレームメモリ３０３に指定された表示モードで表示データを書き込み、完成したイメージを読み出し、たとえばデジタル信号をアナログ信号に変換するなどして表示装置３０８に表示させる制御を行う。
【０００７】
【発明が解決しようとする課題】
このように、一つのコンピュータシステムで表示・制御方式の異なる複数の種類の表示機構を利用するとなると、たとえば、一方の表示機構の表示方式がＶＧＡ、他方の表示機構の表示方式がＱＵＸＧＡである場合のように、各表示機構の間で表示データの形式や制御コマンドの体系に互換性がない場合、使用する各表示機構を切り替える度にコンピュータ本体側から表示機構に与える表示データの形式および制御コマンドの体系を変更する必要があった。
【０００８】
本発明は、このような課題を解決するためのもので、表示方式が異なる２つの表示制御機構を切り替えて使用可能な表示機構において、一方の表示制御機構の表示方式に準拠した形式の表示データを、当該一方の表示制御機構とは異なる表示方式を採用した他方の表示制御機構に表示させることのできる表示機構およびコンピュータシステムの提供を目的とするものである。
【０００９】
【課題を解決するための手段】
上記した目的を達成するために、この発明の表示機構は、異なる２つの表示方式の表示データが表示可能な表示機構において、第１のフレームメモリと、第１の表示方式に準拠した形式の表示データを前記第１のフレームメモリに書き込み、かつ読み出す第１の表示制御機構と、第２のフレームメモリと、前記第２のフレームメモリに第２の表示方式に準拠した形式の表示データを書き込み、かつ読み出して外部の表示装置に表示させる第２の表示制御機構と、前記第１の表示制御機構より前記第１の表示方式に準拠した形式の表示データを取り込み、前記第２の表示方式に準拠した形式の表示データに変換するとともに、前記第２の表示制御機構を制御するためのパラメータを生成する画像制御部とを具備し、前記第２の表示制御機構は、前記画像制御部より出力されたパラメータに従って、前記変換された表示データを前記第２のフレームメモリに書き込み、かつ読み出して前記外部の表示装置に表示させる機能を有してなるものである。
【００１０】
この発明によれば、表示方式の異なる２つの表示制御機構を備えた表示機構において、第１の表示制御機構より第１の表示方式に準拠した形式の表示データを取り込み、第２の表示方式に準拠した形式の表示データに変換するとともに、第２の表示制御機構を制御するためのパラメータを生成する画像制御部を設けたことで、第１の表示制御機構の表示方式に準拠した形式の表示データを、当該第１の表示制御機構とは異なる表示方式を採用した他方の第２の表示制御機構にて表示させることができる。
【００１１】
また、第２の発明は、上記の第１の発明の第２の表示制御機構は、第２の表示方式に準拠した形式の表示データを第２のフレームメモリに書き込み、かつ読み出して外部の表示装置に表示させることを特徴とする。
【００１２】
この発明によれば、コンピュータ本体のシステムバスより取り込んだ、第２の表示制御機構の表示方式に準拠した形式の表示データと、画像制御部を介して取り込んだ表示データのどちらも第２の表示制御機構により表示することが可能になる。
【００１３】
さらに、第３の発明は、画像制御部は、第１の表示制御機構より取り込んだ第１の表示方式に準拠した形式の表示データに基づいて表示モードを判定し、この判定した表示モードに従って第２の表示制御機構を制御するためのパラメータを生成することを特徴とする。
【００１４】
この発明によれば、第１の表示方式の表示データの表示モードに応じた第２の表示制御機構の表示制御が可能になる。
【００１５】
第４の発明は、画像制御部には、表示データの表示形態を設定する設定部が設けられ、この設定部の設定内容に従って前記第２の表示制御機構を制御するためのパラメータを生成することを特徴とする。
【００１６】
この発明によれば、第２の表示制御機構による表示データの表示形態、たとえば表示画素数、表示位置、拡大・縮小率等を自由に選択することができる。
【００１７】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施形態を説明する。
図１は、本発明の一実施形態である表示機構を含むコンピュータシステムの構成を示すブロック図である。
【００１８】
同図において、１１はコンピュータ本体のシステムバスであり、このシステムバス１１にはコンピュータ本体のＣＰＵ１２、メモリ１４の他、ＣＲＴディスプレイ、液晶ディスプレイなどの表示装置２５にデータを表示させる制御を行う表示機構１０が接続されている。
【００１９】
この表示機構１０は、互いに表示・制御方式の異なる第１の表示制御機構１３および第２の表示制御機構１５と、第１の表示制御機構１３によって第１の表示方式に準拠した形式の表示データの読み書きがされる第１のフレームメモリ１７と、第２の表示制御機構１５によって第２の表示方式に準拠した形式の表示データの読み書きがされる第２のフレームメモリ１９と、第１の表示制御機構１３から第１の表示方式に準拠した形式の表示データを取り込んで第２の表示制御機構１５の表示方式（第２の表示方式）に準拠した形式の表示データに変換するとともに、第２の表示制御機構１５を制御するためのパラメータを生成する画像制御部２１と、第１の表示制御機構１３および第２の表示制御機構１５をシステムバス１１と接続するバス制御部２３とを備える。
【００２０】
バス制御部２３は、ＣＰＵ１２からシステムバス１１を介して転送される第１の表示制御機構１３または第２の表示制御機構１５に対する表示データと制御コマンドを取り込み、第１の表示制御機構１３または第２の表示制御機構１５のいずれかへ出力する。
【００２１】
第１の表示制御機構１３は、バス制御部２３により第１の表示制御機構１３へのデータが判断された時、第１の表示方式に準拠した形式の表示データと制御コマンドを受けとり、その制御コマンドに従って第１のフレームメモリ１７に第１の表示方式に準拠した形式の表示データを指定された表示モードで書き込む。
【００２２】
画像制御部２１は、第１の第１の表示制御機構１３からの表示データを変換して第２の表示制御機構１５に出力するもので、図２に示すように、表示データ転送回路３１、解像度（表示モード）判定回路３３、およびパラメータ生成回路３５とで構成される。
【００２３】
表示データ転送回路３１は、第１の表示制御機構１３より取り込んだ第１の表示方式に準拠した形式の表示データを第２の表示制御機構１５の第２の表示方式に準拠した形式の表示データに変換して第２の表示制御機構１５に出力するとともに、この変換された表示データを第２のフレームメモリ１９に転送するためのアドレスを生成して第２の表示制御機構１５に出力する。
【００２４】
解像度判定回路３３は、第１の表示制御機構１３によって作成された第１の表示方式に準拠した形式の表示データから解像度（表示モード）を判定し、その判定結果をパラメータ生成回路３５に通知する。
【００２５】
パラメータ生成回路３５は、解像度判定回路３３によって判定された表示モードに従って第２の表示制御機構１５を制御するためのパラメータを生成し、第２の表示制御機構１５に出力する。
【００２６】
また、このパラメータ生成回路３５には、表示画素数、表示位置、拡大／縮小率などの表示形態を設定する設定部３７が設けられており、この設定部３７の内容はユーザの操作によって編集可能とされている。パラメータ生成回路３５はこの設定部３７に設定された表示形態に従って上記パラメータの生成を行うようになっている。
【００２７】
第２の表示制御機構１５は２つの入力系統を有している。第１の入力系統として、第２の表示制御機構１５は、ＣＰＵ１２からシステムバス１１、バス制御部２３を介して転送される第２の表示方式に準拠した形式の表示データと制御コマンドを受けとり、当該制御コマンドに従って第２のフレームメモリ１９に第２の表示方式に準拠した形式の表示データを書き込む。また、第２の入力系統として、第２の表示制御機構１５は、画像制御部２１を介して取り込んだ第２の表示方式に準拠した形式の表示データを、同じく画像制御部２１より与えられた制御用のパラメータに従って第２のフレームメモリ１９に書き込む。そして第２の表示制御機構は、第２のフレームメモリ１９上に描画し終えたイメージを読み出し、たとえばデジタル信号をアナログ信号に変換するなどして外部の表示装置２５に表示するように制御を行う。
【００２８】
次に、この実施形態の表示機構を含むコンピュータシステムにおいて、第１の表示方式に準拠した形式の表示データを第２の表示制御機構１５により表示させる場合の動作を、第１の表示制御機構１３の表示方式が解像度640×480画素のＶＧＡ、第２の表示制御機構１５の表示方式が解像度3200×2400画素ＱＵＸＧＡである場合において説明する。
【００２９】
第１の表示制御機構１３は、バス制御部２３によってＣＰＵ１２からシステムバス１１を介して転送されるＶＧＡ表示データと制御コマンドを取り込む。そして、第１の表示制御機構１３は、ＶＧＡ表示データを制御コマンドによって指定された表示モードで第１のフレームメモリ１７に書き込む。
【００３０】
第１のフレームメモリ１７へのＶＧＡ表示データの書き込み完了後、第１の表示制御機構１３はそのＶＧＡ表示データを読み出して画像制御部２１へ出力する。画像制御部２１の表示データ転送回路３１は、当該ＶＧＡ表示データをＱＵＸＧＡ表示データに変換し、第２の表示制御機構１５に出力する。
【００３１】
図３に解像度640×480画素のＶＧＡデータを保持したフレームメモリ１７のアドレス空間と画面との関係、解像度3200×2400画素のＱＵＸＧＡデータを保持したフレームメモリ１９のアドレス空間と画面との関係を夫々示す。
【００３２】
同図に示すように、ＶＧＡでは、画面に対して一つのまとまったメモリ空間が割り当てられる一方、ＱＵＸＧＡでは、たとえば画面が２（縦）×２（横）に分割されており、これらの分割画面に対してメモリ空間が一つ一つ割り当てられている。Ａ０，Ｂ０，Ｃ０，Ｄ０は個々のメモリ空間の先頭アドレスである。
【００３３】
ＶＧＡデータ（解像度640×480画素）をＱＵＸＧＡデータ（解像度3200×2400画素）に変換した例を図４に示す。同図において、符号４１が表示データの領域である。
【００３４】
画像制御部２１の解像度判定回路３３は、第１の表示制御機構１３より取り込んだ第１の表示方式に準拠した形式の表示データからその表示モード（この例では解像度640×480画素）を判定し、その結果をパラメータ生成回路３５に通知する。パラメータ生成回路３５は、この解像度判定回路３３によって判定された表示モードと設定部３７に設定された表示画素数、表示位置、拡大／縮小率等の表示形態の設定内容に従って、第２の表示制御機構１５を制御するためのパラメータを作成して第２の表示制御機構１５に出力する。
【００３５】
第２の表示制御機構１５は、画像制御部２１を介して取り込んだ第２の表示方式に準拠した形式の表示データをパラメータ生成回路３５より与えられた制御用パラメータに従って第２のフレームメモリ１９に書き込み、書き込み完了後、この表示データを読み出して外部の表示装置２５に表示させるように制御を行う。
【００３６】
なお、図４の例は、解像度判定回路３３によって表示モードが解像度640×480画素であることが判定され、設定部３７の内容はすべてデフォルト値である場合の変換例である。設定部３７のデフォルト値は、表示画素数＝無効値，表示位置＝アドレスＡ０を先頭，拡大／縮小率＝１とする。
【００３７】
図５は、表示画素数として1600×1200が設定され、その他の設定値がデフォルトの場合の例であり、符号５１が表示データの領域である。この変換は、画像制御部２１によって変換されたＱＵＸＧＡデータを縦横ともに２．５倍に拡大し、ＱＵＸＧＡのフレームメモリ１９のアドレスＡ０から順に書き込むことによって行われる。
【００３８】
図６は、拡大／縮小率＝２、表示位置＝アドレスＤ０を先頭、表示画素数＝デフォルト値の場合の変換例である。同図において、符号６１が表示データの領域である。
【００３９】
図７は、拡大／縮小率＝３、表示位置＝画面の中心、表示画素数＝デフォルト値の場合の変換例で、符号７１が表示データの領域である。
【００４０】
このように、パラメータ生成回路３５における設定部３７の表示画素数、表示位置、拡大／縮小率等の設定値を変更することによって、第１の表示方式に準拠した形式の表示データを第２の表示方式に準拠した形式の表示データに変換する際に、その表示形態を高い自由度でユーザが選択することができる。
【００４１】
以上説明したように、この実施の形態の表示機構を含むコンピュータシステムによれば、表示方式の異なる２つの表示制御機構１３，１５を備えた表示機構１０において、第１の表示制御機構１３より第１の表示方式に準拠した形式の表示データを取り込み、第２の表示方式に準拠した形式の表示データに変換するとともに、第２の表示制御機構１５を制御するためのパラメータを生成する画像制御部２１を設けたことで、第１の表示制御機構１３の表示方式に準拠した形式の表示データを、当該第１の表示制御機構１３とは異なる表示方式を採用した他方の第２の表示制御機構１５にて表示させることができる。また、第２の表示制御機構１５は、システムバス１１より取り込んだ表示データと、画像制御部２１を介して第１の表示制御機構１３より取り込んだ表示データのどちらも表示することが可能であり、複数の種類の表示方式の表示データを共通の表示装置２５に表示することができる。
【００４２】
なお、本発明は、上述の実施形態にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
【００４３】
たとえば、以上の実施形態では、第１の表示制御機構１３によって作成されたＶＧＡ表示データを第２の表示制御機構１５によるＱＵＸＧＡ表示データに変換して表示するものとしたが、その逆方向への表示データの変換は勿論、その他様々な種類の表示方式どうしの間で表示データを変換するものにも適用が可能である。
【００４４】
【発明の効果】
以上説明したように、本発明によれば、第１の表示制御機構の表示方式に準拠した形式の表示データを、当該第１の表示制御機構とは異なる表示方式を採用した他方の第２の表示制御機構にて表示させることができる。また、表示画素数、表示位置、拡大／縮小率等の設定値を変更することによって、第１の表示方式に準拠した形式の表示データを第２の表示方式に準拠した形式の表示データに変換する際に、その表示形態を高い自由度でユーザが選択することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態である表示機構を含むコンピュータシステムの構成を示すブロック図である。
【図２】図１の画像制御部の構成を示すブロック図である。
【図３】ＶＧＡフレームメモリおよびＱＵＸＧＡのフレームメモリの夫々のアドレス空間と画面との関係を示す図である。
【図４】ＶＧＡデータからＱＵＸＧＡデータへの変換結果の例を示す図である。
【図５】ＶＧＡデータからＱＵＸＧＡデータへの拡大を伴う変換結果の例を示す図である。
【図６】ＶＧＡデータからＱＵＸＧＡデータへの拡大および表示位置指定を伴う変換結果の例を示す図である。
【図７】ＶＧＡデータからＱＵＸＧＡデータへの拡大および表示位置指定を伴う他の変換結果の例を示す図である。
【図８】従来の表示機構の構成を示すブロック図である。
【符号の説明】
１０・…表示機構、１１・…システムバス、１２・…ＣＰＵ、１３・…第１の表示制御機構、１４・…メモリ、１５・…第２の表示制御機構、１７・…第１のフレームメモリ、１９・…第２のフレームメモリ、２１・…画像制御部、２３・…バス制御部、２５・…表示装置、３１・…表示データ転送回路、３３・…解像度判定回路、３５・…パラメータ生成回路、３７・…設定部
Claims (5)
- 異なる２つの表示方式の表示データが表示可能な表示機構において、
第１のフレームメモリと、
第１の表示方式に準拠した形式の表示データを前記第１のフレームメモリに書き込み、かつ読み出す第１の表示制御機構と、
第２のフレームメモリと、
前記第２のフレームメモリに第２の表示方式に準拠した形式の表示データを書き込み、かつ読み出して外部の表示装置に表示させる第２の表示制御機構と、
前記第１の表示制御機構より前記第１の表示方式に準拠した形式の表示データを取り込み、前記第２の表示方式に準拠した形式の表示データに変換するとともに、前記第２の表示制御機構を制御するためのパラメータを生成する画像制御部とを具備し、
前記第２の表示制御機構は、前記画像制御部より出力されたパラメータに従って、前記変換された表示データを前記第２のフレームメモリに書き込み、かつ読み出して前記外部の表示装置に表示させる機能を有することを特徴とする表示機構。 - 請求項１記載の表示機構において、
前記第２の表示制御機構は、前記第２の表示方式に準拠した形式の表示データを前記第２のフレームメモリに書き込み、かつ読み出して前記外部の表示装置に表示させることを特徴とする表示機構。 - 請求項１記載の表示機構において、
前記画像制御部は、前記第１の表示制御機構より取り込んだ第１の表示方式に準拠した形式の表示データに基づいて表示モードを判定し、この判定した表示モードに従って第２の表示制御機構を制御するためのパラメータを生成することを特徴とする表示機構。 - 請求項１または３記載の表示機構において、
前記画像制御部には、表示データの表示形態を設定する設定部が設けられ、この設定部の設定内容に従って前記第２の表示制御機構を制御するためのパラメータを生成することを特徴とする表示機構。 - システムバスを含むコンピュータ本体と、
第１のフレームメモリと、
前記コンピュータ本体から前記システムバスを介して転送される第１の表示方式に準拠した形式の表示データを前記第１のフレームメモリに書き込み、かつ読み出す第１の表示制御機構と、
第２のフレームメモリと、
前記コンピュータ本体から前記システムバスを介して転送される第２のフレームメモリに第２の表示方式に準拠した形式の表示データを前記第２のフレームメモリに書き込み、かつ読み出して外部の表示装置に表示させる第２の表示制御機構と、
前記第１の表示制御機構より前記第１の表示方式に準拠した形式の表示データを取り込み、前記第２の表示方式に準拠した形式の表示データに変換するとともに、前記第２の表示制御機構を制御するためのパラメータを生成する画像制御部とを具備し、
前記第２の表示制御機構は、前記画像制御部より出力されたパラメータに従って、前記変換された表示データを前記第２のフレームメモリに書き込み、かつ読み出して前記外部の表示装置に表示させる機能を有することを特徴とするコンピュータシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001282241A JP3862983B2 (ja) | 2001-09-17 | 2001-09-17 | 表示機構およびコンピュータシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001282241A JP3862983B2 (ja) | 2001-09-17 | 2001-09-17 | 表示機構およびコンピュータシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003091271A JP2003091271A (ja) | 2003-03-28 |
| JP3862983B2 true JP3862983B2 (ja) | 2006-12-27 |
Family
ID=19105921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001282241A Expired - Lifetime JP3862983B2 (ja) | 2001-09-17 | 2001-09-17 | 表示機構およびコンピュータシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3862983B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7730336B2 (en) * | 2006-05-30 | 2010-06-01 | Ati Technologies Ulc | Device having multiple graphics subsystems and reduced power consumption mode, software and methods |
-
2001
- 2001-09-17 JP JP2001282241A patent/JP3862983B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003091271A (ja) | 2003-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08202318A (ja) | 記憶性を有する表示装置の表示制御方法及びその表示システム | |
| JP2001195230A (ja) | 描画処理システム、及び描画演算を行う半導体集積回路 | |
| JPH08129647A (ja) | グラフィック装置 | |
| JP2000305553A (ja) | 液晶マルチディスプレイシステム制御装置と駆動回路 | |
| JP3862976B2 (ja) | 表示機構 | |
| JP3862983B2 (ja) | 表示機構およびコンピュータシステム | |
| JP4746912B2 (ja) | 画像信号処理回路および画像表示装置 | |
| JP2002032063A (ja) | 液晶表示装置およびウィンドウ表示拡大制御方法 | |
| WO2007122768A1 (ja) | 描画処理装置 | |
| JP2000330502A (ja) | 液晶マルチディスプレイ装置 | |
| JP3297475B2 (ja) | 表示制御装置及び方法 | |
| JP3985451B2 (ja) | 画像処理装置および画像表示装置 | |
| WO1992012510A1 (en) | Image data recording and displaying circuit | |
| JP4862470B2 (ja) | 画像処理装置 | |
| JP3811703B2 (ja) | コンピュータシステム及び表示装置 | |
| JP3265791B2 (ja) | Ｏｈｐ用表示装置 | |
| JPH0830254A (ja) | 表示効果発生回路 | |
| JPH10274974A (ja) | 画像表示制御装置 | |
| JPH07311567A (ja) | 画像出力方法及び装置 | |
| JPH0415689A (ja) | 画像表示回路 | |
| JP2000250510A (ja) | 表示制御装置 | |
| JPH0215785A (ja) | テレビ画像処理装置 | |
| JP2000267642A (ja) | 画像表示装置 | |
| JP2004333619A (ja) | 画像表示装置 | |
| JPH06165091A (ja) | 多画面映像拡大装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050318 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060922 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060926 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060927 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091006 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101006 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111006 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111006 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121006 Year of fee payment: 6 |