WO2007122768A1 - 描画処理装置 - Google Patents

描画処理装置 Download PDF

Info

Publication number
WO2007122768A1
WO2007122768A1 PCT/JP2006/323949 JP2006323949W WO2007122768A1 WO 2007122768 A1 WO2007122768 A1 WO 2007122768A1 JP 2006323949 W JP2006323949 W JP 2006323949W WO 2007122768 A1 WO2007122768 A1 WO 2007122768A1
Authority
WO
WIPO (PCT)
Prior art keywords
display
frame buffer
data
graphics processor
image data
Prior art date
Application number
PCT/JP2006/323949
Other languages
English (en)
French (fr)
Inventor
Sachiyo Aoki
Original Assignee
Sony Computer Entertainment Inc.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Computer Entertainment Inc. filed Critical Sony Computer Entertainment Inc.
Publication of WO2007122768A1 publication Critical patent/WO2007122768A1/ja

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39Control of the bit-mapped memory
    • G09G5/399Control of the bit-mapped memory using two or more bit-mapped memories, the operations of which are switched in time, e.g. ping-pong buffers

Definitions

  • the present invention relates to a drawing processing technique, and more particularly to a drawing processing technique for generating image data suitable for a display device.
  • the image signal is matched with the display device specifications by converting the horizontal frequency or vertical frequency of the image signal.
  • a display controller that has the function of a converter that converts the data into a video is required.
  • displayable image signal specifications such as frame rate and resolution
  • various converters are required, which increases the circuit scale and increases the manufacturing cost.
  • a converter is configured with hardware and shipped, it will not be able to respond immediately to the new U and display technologies and standards, limiting flexibility and scalability.
  • the present invention has been made in view of these problems, and an object of the present invention is to provide a drawing processing technique that can be easily adapted to the specifications of a wide variety of display devices. Means for solving the problem
  • a rendering processing apparatus includes a graphics processor that generates rendering data, and a graphics processor that generates the rendering data.
  • a frame buffer for holding drawing data, and a display controller for supplying the display with an image signal suitable for display specifications.
  • the graphics processor has a software air conditioner that converts the drawing data held in the frame buffer into display image data suitable for the specifications of the display by software processing.
  • the display controller generates the image signal by sequentially scanning the display image data generated by the software converter.
  • the apparatus includes a main processor that controls a graphics processor, a graphics processor that generates drawing data, a main memory that is shared by the main processor and the graphics processor, and data that is read and written by the graphics processor. Local memory.
  • the graphics processor includes a software converter that converts the drawing data into display image data suitable for a display specification by software processing. The drawing data input to the software converter and the display image data output from the software converter are stored in either the main memory or the local memory.
  • the apparatus includes a main processor that controls a graphics processor, a graphics processor that generates drawing data, and the drawing data that is shared by the main processor and the graphics processor and is generated by the graphics processor.
  • a main memory for holding data, a local memory for reading and writing data by the graphics processor, and a display controller for supplying the display with an image signal suitable for display specifications.
  • the graphics processor converts the drawing data held in the main memory into display image data suitable for the specifications of the display by software processing, and writes the display image data to a frame nother in the local memory. It has a software converter.
  • the display controller generates the image signal by sequentially scanning the display image data generated by the software converter in the frame buffer.
  • FIG. 1 is a configuration diagram of a drawing processing apparatus according to an embodiment.
  • FIG. 2 is a diagram for explaining image conversion processing without filtering.
  • FIG. 3 is a diagram for explaining image conversion processing with filtering.
  • FIG. 4 is a diagram illustrating an image conversion process with time axis filtering.
  • main processor 20 main memory, 30 graphics processor, 32 drawing processor, 34 filter, 36 switching signal generator, 38 software converter, 40 local memory, 42 drawing frame buffer, 44 display frame buffer , 50 display controller, 60 display, 80 communication unit, 100 drawing processing device.
  • FIG. 1 is a configuration diagram of a drawing processing apparatus 100 according to an embodiment.
  • the drawing processing apparatus 100 performs rendering processing for generating drawing data to be displayed on the screen based on the 3D model information of an object to be drawn (hereinafter simply referred to as “object”).
  • object an object to be drawn
  • This figure is a block diagram that focuses on the functions, and these functional blocks can be realized in various forms by using hardware only, software only, or combining them.
  • the drawing processing apparatus 100 includes a main processor 10, a main memory 20, a graphics processor 30, a local memory 40, a display controller 50, a display 60, and a communication unit 80. These are connected to the bus, not shown.
  • the main memory 20 is a storage area mainly used by the main processor 10.
  • the vertex data of the Bieget and control parameters are stored.
  • the main processor 10 performs an object geometry calculation process and the like, and generates a drawing command for instructing the graphics processor 30 to draw the object.
  • the local memory 40 is a storage area mainly used by the graphics processor 30, and stores a shader program for executing a drawing algorithm, a texture to be pasted on the surface of an object, and the like.
  • the local memory 40 is provided with a frame buffer for holding intermediate results and final results of drawing data.
  • the graphics processor 30 renders an object to generate drawing data, and stores the drawing data in the local memory 40.
  • the graphics processor 30 includes a drawing processing unit 32 and a software converter 38.
  • the drawing processing unit 32 performs various drawing calculation processes such as shading and texture mapping on the object in accordance with a drawing command instructed from the main processor 10, and draws the drawing data for drawing in the local memory 40. Write to frame buffer 42.
  • the drawing processing unit 32 includes functional blocks such as a rasterizer, a shader unit, and a texture unit (not shown).
  • the software converter 38 is a software module for converting the drawing data generated by the drawing processing unit 32 into display image data suitable for the specifications of the display 60, and includes a filter 34 and a switching signal generation unit 36. .
  • the filter 34 reads the drawing data generated by the drawing processing unit 32 from the drawing frame buffer 42, performs a filtering process, and converts it into display image data suitable for the specifications of the display 60.
  • filtering include resolution conversion, color space conversion, gamma correction, downsampling, temporal filtering, anti-aliasing, and motion blur.
  • the filter 34 writes the display image data after the conversion process to the display frame buffer 44 in the local memory 40.
  • the display frame buffer 44 is composed of a multi-buffer such as a double buffer or a triple buffer so that display image data can be written and read independently. What is the buffer being read by the display controller 50? The display image data of the next frame is written to another buffer. Display controller 50 is a display 60 The display frame buffer 44 composed of multi-buffers is sequentially switched and scanned in accordance with the vertical synchronization frequency (also referred to as “refresh rate”).
  • the vertical synchronization frequency also referred to as “refresh rate”.
  • the display controller 50 generates a vertical synchronizing signal (VSYNC; vertical synchronizing signal) in accordance with the vertical synchronizing frequency of the display 60 and supplies the vertical synchronizing signal to the switching signal generator 36 of the graphics processor 30.
  • VSYNC vertical synchronizing signal
  • the switching signal generation unit 36 receives the vertical synchronization signal of the display 60 from the display controller 50, generates a switching signal instructing the switching timing of the display frame buffer 44 composed of multi-buffers, and displays the display signal. Give to controller 50.
  • the display controller 50 scans and reads display image data while switching the display frame buffer 44 configured by a multi-noffer according to the switching signal from the switching signal generation unit 36.
  • the scanning operation of the display frame buffer 44 by the display controller 50 will be described in more detail.
  • the display controller 50 sequentially reads pixel data of display image data from the display frame buffer 44 in a line form. That is, the display controller 50 scans the pixels in the upper left corner of the display frame buffer 44 in the horizontal direction, and reads out the first horizontal row of pixel data. Next, move one pixel in the vertical direction and read out the next row of pixels. When the scan to the bottom pixel row is completed, the same scan is performed again from the top pixel row.
  • the switching signal generation unit 36 provides a switching signal to the display controller 50 in accordance with the vertical synchronization signal of the display 60, so that the display controller 50 controls to switch the frame buffer to scan the display image data.
  • the display controller 50 suspends reading of the pixel column from the first frame buffer that has been scanned until then when the switching signal is received from the switching signal generator 36, and the first frame buffer power is also increased to the second level. Switch to the next frame buffer and read the next pixel row from the second frame buffer
  • the display controller 50 converts the display image data having RGB color value read from the display frame buffer 44 in this way into a format corresponding to the display 60. Converted to an image signal of the image and supplied to the display 60.
  • the graphics processor 30 and the main processor 10 are connected via an input / output interface (not shown), and the graphics processor 30 can access the main memory 20 via the input / output interface. Conversely, the main processor 10 can access the local memory 40 via the input / output interface.
  • the communication unit 80 can transmit and receive data via a network in accordance with a command from the main processor 10. Data transmitted and received by the communication unit 80 is held in the main memory 20.
  • the software converter follows the flow from the drawing data writing to the frame buffer by the graphics processor 30 to the reading of the drawing data from the frame buffer by the display controller 50.
  • the operation of image conversion processing by 38 will be described in detail.
  • FIG. 2 is a diagram for explaining image conversion processing without filtering.
  • the filter 34 does not operate, and only the switching signal generator 36 operates. Since there is no filtering processing, the drawing frame buffer 42 is not provided in the local memory 40, and only the display frame buffer 44 is provided.
  • the drawing processing unit 32 writes the drawing data directly into the display frame buffer 44.
  • the display frame buffer 44 is formed of a double buffer here as an example, and includes a first display frame buffer 44a and a second display frame buffer 44b.
  • the frame buffer power to which the drawing processing unit 32 writes the drawing data is selected by the switching unit 74 on the input side of the display frame buffer 44 as either the first display frame buffer 44a or the second display frame buffer 44b.
  • the input side switching unit 74 switches the drawing data writing destination from the drawing processing unit 32 to the other frame buffer. As a result, the drawing data of the next frame is written into the other frame buffer.
  • the switching unit 76 on the output side of the display frame buffer 44 the frame buffer power to which the display controller 50 reads image data for one frame is read. Is selected from the image buffer 44a and the second display frame buffer 44b.
  • the display controller 50 gives a vertical synchronization signal to the switching signal generation unit 36, and the switching signal generation unit 36 generates a switching signal in accordance with the vertical synchronization signal.
  • the switching unit 76 on the output side of the display frame buffer 44 changes the image data reading destination by the display controller 50 from the currently reading frame buffer to the other frame buffer. Switch to. As a result, subsequent scanning by the display controller 50 is performed on the other frame buffer.
  • the display controller 50 When the display controller 50 has, for example, the vertical synchronization frequency force 1 ⁇ 2 ⁇ z of the display 60, the display controller 50 provides the vertical synchronization signal to the switching signal generation unit 36 at 60 Hz. As a result, the display controller 50 refers to the first display frame buffer 44a and the second display frame buffer 44b while switching between them every 1Z60 seconds. The drawing processing unit 32 also generates one frame of drawing data in the frame buffer in 1Z60 seconds while switching between the first display frame buffer 44a and the second display frame buffer 44b.
  • FIG. 3 is a diagram for explaining image conversion processing with filtering.
  • the drawing data by the drawing processing unit 32 is subjected to filtering processing by the filter 34, so that a drawing frame buffer 42 is provided in the local memory 40.
  • the drawing data generated by the drawing processing unit 32 is written to the drawing frame buffer 42 at any time.
  • the filter 34 reads the drawing data from the drawing frame buffer 42, performs a filtering process, and generates display image data.
  • the display image data filtered by the filter 34 is written into the display frame buffer 44.
  • the display frame buffer 44 is configured by a double buffer.
  • the frame buffer to which the filter 34 writes is the first display by the action of the switching unit 74 on the input side of the display frame buffer 44.
  • One of the frame buffer 44a and the second display frame buffer 44b is selected.
  • the display controller 50 has the ability to read image data from the display frame buffer 44. Due to the action of the switching unit 76 on the output side of the display frame buffer 44, the read-out frame buffer becomes the first display frame buffer. 44a and second display frame buffer 4 Either 4b is selected.
  • the operation of the switching signal generation unit 36 generating the switching signal according to the vertical synchronization signal received from the display controller 50 and controlling the switching unit 76 on the output side of the display frame buffer 44 is the same as in FIG.
  • the filter 34 can adjust the resolution and the color space in accordance with the specifications of the display 60, so that the image quality can be enhanced in accordance with various display 60 standards.
  • the filter 34 can also down-convert HD (High Definition) images to SD (Standard Definition) images and up-convert SD images to HD images.
  • the filter 34 can perform image processing such as gamma correction and anti-aliasing on the image, and the image conversion processing can be made more multifunctional.
  • FIG. 4 is a diagram for explaining image conversion processing with time axis filtering. Since the filter 34 performs time-axis filtering that mixes (blends) a plurality of frames along the time axis, the drawing frame buffer 42 is configured by a multi-buffer, here, a double buffer. The switching unit 72 on the input side of the drawing frame buffer 42 switches the frame buffer to which the drawing processing unit 32 writes the drawing data between the first drawing frame buffer 42a and the second drawing frame buffer 42b.
  • the filter 34 reads image data for two frames from the first drawing frame buffer 42a and the second drawing frame buffer 42b, blends the two images, and displays the blended image data as a display frame buffer. Write to 44.
  • the display frame buffer 44 is composed of a double buffer as in FIG. 3, and the image data blended by the filter 34 is the first display frame buffer 44a and the second display frame buffer 44b. No !, written in somewhere.
  • the display controller 50 scans while switching between the first display frame buffer 44a and the second display frame buffer 44b at the timing of the switching signal from the switching signal generator 36.
  • the time axis filtering of FIG. 4 is used, as an example, to adapt to a display 60 of different vertical synchronization frequencies.
  • the vertical sync signal of an NTSC television is 59.97Hz
  • the vertical sync signal of a PAL television is 50Hz.
  • Filter 34 shifts the frame image created in NTSC format in accordance with the PAL timing so that the frame image created for NTSC conforms to the PAL format.
  • PAL timing frame images are generated by interpolating adjacent frame images in the time axis direction.
  • a 59.97 Hz frame image in the NTSC C format is generated in the drawing frame buffer 42, and a 50 Hz frame image in the PAL format is generated in the display frame buffer 44. Generated.
  • the display controller 50 generates a 50 Hz vertical synchronizing signal in accordance with the standard of the PAL display 60 and supplies it to the switching signal generating unit 36, and the switching signal generating unit 36 receives the 50 Hz switching signal.
  • the switching unit 76 on the output side of the display frame buffer 44 is controlled.
  • the display controller 50 can supply the display 60 with a 50 Hz image signal conforming to the PAL system.
  • a frame image drawn in the NTSC format is adapted to the PC by a time axis filtering. May be converted to
  • time axis filtering may be applied to high frame rate rendering.
  • the rendering processing unit 32 generates rendering data at a high frame rate at 240 Hz, writes the rendering data to the rendering frame buffer 42, and the filter 34 temporally stores the plurality of frame images written in the rendering frame buffer 42.
  • the frame rate is lowered to 60 Hz and output to the display frame buffer 44.
  • Filter 34 can reduce the effect of motion blur when blending frame images in the time axis direction.
  • Image conversion processing by the software converter 38 of the present embodiment has several advantages as described below.
  • a hardware converter has been provided in the display controller 50, and the ability to convert the image size, frame rate, etc. in accordance with the specifications of the display 60. It is difficult to correspond to the specification, and the output path of the converted image is also fixed.
  • the software converter 38 since the software converter 38 is a software module, it can be applied to a wide variety of displays 60, and software upgrades and display 60 specifications are defined. By updating the table, it is possible to immediately adapt to the new display technology and standards of the display 60. In addition, because it is a software process, the output destination of the converted image can be changed freely.
  • the software converter 38 since the software converter 38 includes the filter 34, the image can be subjected to various kinds of filtering, thereby further enhancing the flexibility and functionality of the image conversion process.
  • the graphics processor 30 can continuously execute the image conversion processing with drawing processing and filtering. Compared to using a wear converter, the number of times data is read from and written to the memory is reduced, thereby improving latency. In addition, since the drawing process and the image conversion process can be performed in the same frame memory, it is not necessary to provide a separate memory for the image conversion, and the circuit scale of the system can be reduced.
  • the graphics processor 30 since the graphics processor 30 has the function of the software converter 38, the drawing data is read from the frame buffer in the local memory 40, and the result of the image conversion processing is written in the frame buffer. Can be returned. If a hardware converter is provided in the display controller 50, the frame buffer power in the local memory 40 is also read, and the image conversion processing result is written back to the local memory 40. Thus, both the graphics processor 30 and the Hardoue converter will write asynchronously. For this reason, access requests to the local memory 40 conflict, arbitration is required, and a memory area dedicated to scanning by the heartware converter must be provided in the local memory 40. The hardware mechanism becomes complicated. In the present embodiment, since the graphics processor 30 performs both the drawing process and the image conversion process, it is easy to achieve synchronization, and a complicated memory synchronization control mechanism is unnecessary.
  • the present invention has been described based on the embodiments. It is to be understood by those skilled in the art that the embodiments are illustrative, and that various modifications can be made to combinations of the respective constituent elements and processing processes, and that such modifications are also within the scope of the present invention. It is understood. An example of such a modification will be described.
  • the force display frame buffer 44 in which the display frame buffer 44 is provided in the local memory 40 may be provided in the main memory 20.
  • the filter 34 reads the image from the drawing frame buffer 42 in the local memory 40, filters the image, and writes the image after the filtering process to the display frame buffer 44 in the main memory 20.
  • the communication unit 80 may read the image data from the display frame buffer 44 in the main memory 20 and transmit the image data via the network.
  • the output destination memory of the converted image can be freely selected, so that the system can be extended.
  • the 1S drawing frame buffer 42 in which the drawing frame buffer 42 is provided in the local memory 40 may be provided in the main memory 20.
  • the filter 34 reads the image from the drawing frame buffer 42 in the main memory 20, filters the image, and writes the image after the filtering process to the display frame buffer 44 in the local memory 40.
  • the software converter 38 the memory from which images are read can be freely selected.
  • the rendering processing unit 32 generates rendering data at a high frame rate in the main memory 20 having a large capacity, and the filter 34 generates a frame image that matches the frequency of the display 60 in the local memory. You can write to 40.
  • the present invention can be used in the field of drawing processing.

Abstract

 ディスプレイ用に画像を変換するハードウエアコンバータは柔軟性や拡張性に限界がある。  メインプロセッサ10は、グラフィックスプロセッサ30に対して3次元オブジェクトの描画を指示する描画コマンドを生成する。描画処理部32は、描画データを生成し、ローカルメモリ40内の描画用フレームバッファ42に書き込む。ソフトウエアコンバータ38は、描画用フレームバッファ42に保持された描画データをソフトウエア処理によりディスプレイ60の仕様に適した表示画像データに変換し、ローカルメモリ40内の表示用フレームバッファ44に書き込む。ディスプレイコントローラ50は、表示用フレームバッファ44内の前記表示画像データを順次スキャンすることにより画像信号を生成し、ディスプレイ60に供給する。

Description

明 細 書
描画処理装置
技術分野
[0001] この発明は、描画処理技術に関し、特に表示装置に適した画像データを生成する ための描画処理技術に関する。
背景技術
[0002] 液晶ディスプレイやプラズマディスプレイなどの薄型ディスプレイ製造技術が向上し 、価格が低下してきたことにつれて、現在では、多種多様な表示装置が身の回りに存 在する。ディスプレイ装置には、 DVDプレイヤにより再生された高画質の映像が表示 されたり、コンピュータグラフィックスにより生成された動画像が表示される。
[0003] コンピュータや DVDプレイヤから出力される画像データを表示装置に表示するた めには、画像信号の水平周波数や垂直周波数などを変換することにより、画像信号 を表示装置の仕様に整合する形式に変換するコンバータの機能をもつディスプレイ コントローラが必要である。
発明の開示
発明が解決しょうとする課題
[0004] 表示装置の種類によって、表示可能な画像信号の仕様、例えば、フレームレートや 解像度などが異なる。ディスプレイコントローラが出力先の表示装置の仕様に合わせ て画像信号を変換するためには、各種のコンバータが必要となり、回路規模が大きく なり、製造コストがかさむという問題がある。また、ハードウェアでコンバータを構成し て出荷すると、新 U、ディスプレイの技術や規格にすぐには対応することができな ヽ ため、柔軟性や拡張性が制限される。
[0005] 本発明はこうした課題に鑑みてなされたものであり、その目的は、多種多様な表示 装置の仕様に容易に適応することができる描画処理技術を提供することにある。 課題を解決するための手段
[0006] 上記課題を解決するために、本発明のある態様の描画処理装置は、描画データを 生成するグラフィックスプロセッサと、前記グラフィックスプロセッサにより生成された前 記描画データを保持するフレームバッファと、ディスプレイの仕様に適した画像信号 を前記ディスプレイに供給するディスプレイコントローラとを含む。前記グラフィックス プロセッサは、前記フレームバッファに保持された前記描画データをソフトウェア処理 により前記ディスプレイの仕様に適した表示画像データに変換するソフトゥエアコン バータを有する。前記ディスプレイコントローラは、前記ソフトウェアコンバータにより 生成された前記表示画像データを順次スキャンすることにより前記画像信号を生成 する。
[0007] 本発明の別の態様もまた、描画処理装置である。この装置は、グラフィックスプロセ ッサを制御するメインプロセッサと、描画データを生成するグラフィックスプロセッサと 、前記メインプロセッサと前記グラフィックスプロセッサにより共有されるメインメモリと、 前記グラフィックスプロセッサによりデータが読み書きされるローカルメモリとを含む。 前記グラフィックスプロセッサは、前記描画データをソフトウェア処理によりディスプレ ィの仕様に適した表示画像データに変換するソフトウェアコンバータを有する。前記 ソフトウェアコンバータに入力される前記描画データ、および前記ソフトウェアコンパ ータから出力される前記表示画像データは、前記メインメモリまたは前記ローカルメモ リのいずれかに格納される。
[0008] 本発明のさらに別の態様もまた、描画処理装置である。この装置は、グラフィックス プロセッサを制御するメインプロセッサと、描画データを生成するグラフィックスプロセ ッサと、前記メインプロセッサと前記グラフィックスプロセッサにより共有され、前記ダラ フィックスプロセッサにより生成された前記描画データを保持するメインメモリと、前記 グラフィックスプロセッサによりデータが読み書きされるローカルメモリと、ディスプレイ の仕様に適した画像信号を前記ディスプレイに供給するディスプレイコントローラとを 含む。前記グラフィックスプロセッサは、前記メインメモリに保持された前記描画デー タをソフトウェア処理により前記ディスプレイの仕様に適した表示画像データに変換 し、前記表示画像データを前記ローカルメモリ内のフレームノ ッファに書き出すソフト ウェアコンバータを有する。前記ディスプレイコントローラは、前記フレームバッファ内 において、前記ソフトウェアコンバータにより生成された前記表示画像データを順次 スキャンすることにより前記画像信号を生成する。 [0009] なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置、システム、コ ンピュータプログラム、データ構造、記録媒体などの間で変換したものもまた、本発明 の態様として有効である。
発明の効果
[0010] 本発明によれば、多種多様な表示装置の仕様に容易に適応することができる。
図面の簡単な説明
[0011] [図 1]実施の形態に係る描画処理装置の構成図である。
[図 2]フィルタリングを伴わない画像変換処理を説明する図である。
[図 3]フィルタリング付きの画像変換処理を説明する図である。
[図 4]時間軸フィルタリング付きの画像変換処理を説明する図である。
符号の説明
[0012] 10 メインプロセッサ、 20 メインメモリ、 30 グラフィックスプロセッサ、 32 描 画処理部、 34 フィルタ、 36 切替信号生成部、 38 ソフトウェアコンバータ、 40 ローカルメモリ、 42 描画用フレームバッファ、 44 表示用フレームバッファ、 50 ディスプレイコントローラ、 60 ディスプレイ、 80 通信部、 100 描画処理 装置。
発明を実施するための最良の形態
[0013] 図 1は、実施の形態に係る描画処理装置 100の構成図である。描画処理装置 100 は、描画対象となるオブジェクト(以下、単に「オブジェクト」という)の 3次元モデル情 報にもとづ 、て画面に表示するための描画データを生成するレンダリング処理を行う 。同図は機能に着目したブロック図を描いており、これらの機能ブロックはハードゥエ ァのみ、ソフトウェアのみ、またはそれらの糸且合せによっていろいろな形で実現するこ とがでさる。
[0014] 描画処理装置 100は、メインプロセッサ 10、メインメモリ 20、グラフィックスプロセッ サ 30、ローカルメモリ 40、ディスプレイコントローラ 50、ディスプレイ 60、および通信 部 80を含む。これらは図示しな 、バスに接続されて 、る。
[0015] メインメモリ 20は、主にメインプロセッサ 10によって使用される記憶領域であり、ォ ブジエタトの頂点データや制御パラメータが記憶される。
[0016] メインプロセッサ 10は、オブジェクトのジオメトリ演算処理などを行い、グラフィックス プロセッサ 30に対してオブジェクトの描画を指示する描画コマンドを生成する。
[0017] ローカルメモリ 40は、主にグラフィックスプロセッサ 30によって使用される記憶領域 であり、描画アルゴリズムを実行するためのシエーダプログラムやオブジェクトの表面 に貼り付けるためのテクスチャなどが記憶される。また、ローカルメモリ 40内には描画 データの中間結果や最終結果を保持するためのフレームバッファが設けられる。
[0018] グラフィックスプロセッサ 30は、オブジェクトをレンダリングして描画データを生成し、 ローカルメモリ 40に描画データを格納する。グラフィックスプロセッサ 30は、描画処理 部 32とソフトウェアコンバータ 38を含む。
[0019] 描画処理部 32は、メインプロセッサ 10から指示される描画コマンドにしたがって、ォ ブジェクトに対してシェーディング、テクスチャマッピングなどの様々な描画演算処理 を行い、描画データをローカルメモリ 40内の描画用フレームバッファ 42に書き出す。 描画処理部 32は、図示しないラスタライザ、シエーダユニット、テクスチャユニットなど の機能ブロックを含む。
[0020] ソフトウェアコンバータ 38は、描画処理部 32により生成された描画データをデイス プレイ 60の仕様に適した表示画像データに変換するためのソフトウェアモジュール であり、フィルタ 34と切替信号生成部 36を含む。
[0021] フィルタ 34は、描画処理部 32により生成された描画データを描画用フレームバッフ ァ 42から読み出し、フィルタリング処理を施し、ディスプレイ 60の仕様に適した表示画 像データに変換する。フィルタリングの一例として、解像度変換、色空間変換、ガンマ 補正、ダウンサンプリング、時間軸フィルタリング (temporal filtering)、アンチエイリア シング、モーションブラーなどがある。フィルタ 34は、変換処理後の表示画像データ をローカルメモリ 40内の表示用フレームバッファ 44に書き込む。
[0022] 表示用フレームノ ッファ 44は、表示画像データの書き込みと読み出しを独立に行 えるように、ダブルバッファやトリプルバッファなどのマルチバッファで構成され、ディ スプレイコントローラ 50によって読み出し中のバッファとは別のバッファに次のフレー ムの表示画像データが書き込まれる。ディスプレイコントローラ 50は、ディスプレイ 60 の垂直同期周波数(「リフレッシュレート」とも呼ばれる)に合わせて、マルチバッファで 構成される表示用フレームバッファ 44を順次切り替えてスキャンする。
[0023] ディスプレイコントローラ 50は、ディスプレイ 60の垂直同期周波数に合わせて垂直 同期信号(VSYNC ; vertical synchronizing signal)を生成し、グラフィックスプロセッ サ 30の切替信号生成部 36に与える。
[0024] 切替信号生成部 36は、ディスプレイコントローラ 50からディスプレイ 60の垂直同期 信号の供給を受け、マルチバッファで構成される表示用フレームバッファ 44の切り替 えタイミングを指示する切替信号を生成し、ディスプレイコントローラ 50に与える。
[0025] ディスプレイコントローラ 50は、切替信号生成部 36からの切替信号によってマルチ ノ ッファで構成された表示用フレームバッファ 44を切り替えながらスキャンして表示 画像データを読み出す。
[0026] ディスプレイコントローラ 50による表示用フレームバッファ 44のスキャン動作をより詳 しく説明する。ディスプレイコントローラ 50は、表示用フレームバッファ 44から表示画 像データのピクセルデータをライン状に順次読み込む。すなわち、ディスプレイコント ローラ 50は、表示用フレームバッファ 44の左上隅の画素から水平方向にスキャンし、 最初の横一列の画素データを読み出す。次に、垂直方向に 1画素だけ移動して、次 の横一列の画素を読み出す。最下段の画素列までスキャンが終わると、再び最上段 の画素列から同様のスキャンを行う。
[0027] ここで、表示用フレームバッファ 44は、マルチバッファで構成されているため、切替 信号生成部 36は、ディスプレイ 60の垂直同期信号に合わせて切替信号をディスプ レイコントローラ 50に与え、ディスプレイコントローラ 50が表示画像データをスキャン するフレームバッファを切り替えるように制御する。ディスプレイコントローラ 50は、切 替信号生成部 36から切替信号を受けたタイミングで、それまでスキャンして ヽた第 1 のフレームバッファからの画素列の読み出しを中断し、第 1のフレームバッファ力も第 2のフレームバッファに切り替え、第 2のフレームバッファから次の画素列を読み出す
[0028] ディスプレイコントローラ 50は、このようにして表示用フレームバッファ 44から読み出 した RGBのカラー値力 なる表示画像データをディスプレイ 60に対応したフォーマツ トの画像信号に変換してディスプレイ 60に供給する。
[0029] なお、グラフィックスプロセッサ 30とメインプロセッサ 10は図示しない入出力インタフ エースを介して接続されており、グラフィックスプロセッサ 30は、入出力インタフェース を介してメインメモリ 20にアクセスすることができ、逆に、メインプロセッサ 10は、入出 力インタフェースを介してローカルメモリ 40にアクセスすることができる。
[0030] 通信部 80は、メインプロセッサ 10からの命令にしたがって、ネットワーク経由でデー タを送受信することができる。通信部 80により送受信されるデータは、メインメモリ 20 に保持される。
[0031] 図 2から図 4を参照して、グラフィックスプロセッサ 30によるフレームバッファへの描 画データの書き込みから、ディスプレイコントローラ 50によるフレームバッファからの 描画データの読み出しまでの流れを追いながら、ソフトウェアコンバータ 38による画 像変換処理の動作を詳しく説明する。
[0032] 図 2は、フィルタリングを伴わない画像変換処理を説明する図である。ソフトウェアコ ンバータ 38において、フィルタ 34は動作せず、切替信号生成部 36だけが動作する 。フィルタリング処理がないため、ローカルメモリ 40内には描画用フレームバッファ 42 は設けられず、表示用フレームバッファ 44だけが設けられる。描画処理部 32は描画 データを表示用フレームバッファ 44に直接書き込む。
[0033] 表示用フレームバッファ 44は、ここでは一例としてダブルバッファで構成され、第 1 表示用フレームバッファ 44aと第 2表示用フレームバッファ 44bを含む。表示用フレー ムバッファ 44の入力側の切替部 74により、描画処理部 32が描画データを書き込む 先のフレームバッファ力 第 1表示用フレームバッファ 44aと第 2表示用フレームバッ ファ 44bのどちらかに選択される。
[0034] 入力側の切替部 74は、選択されたフレームバッファへの 1フレーム分の描画データ の書き込みが完了すると、描画処理部 32からの描画データの書き込み先を他方のフ レームバッファに切り替える。これにより、次のフレームの描画データは他方のフレー ムバッファに書き込まれることになる。
[0035] 表示用フレームバッファ 44の出力側の切替部 76により、ディスプレイコントローラ 5 0が 1フレーム分の画像データを読み出す先のフレームバッファ力 第 1表示用フレ ームバッファ 44aと第 2表示用フレームバッファ 44bのどちらかに選択される。
[0036] ディスプレイコントローラ 50は切替信号生成部 36に垂直同期信号を与え、切替信 号生成部 36は垂直同期信号に合わせて切替信号を生成する。表示用フレームバッ ファ 44の出力側の切替部 76は、切替信号生成部 36からの切替信号に応じて、ディ スプレイコントローラ 50による画像データの読み込み先を現在読み出し中のフレーム バッファから他方のフレームバッファに切り替える。これにより、それ以降のディスプレ イコントローラ 50によるスキャンは他方のフレームバッファに対してなされることになる
[0037] ディスプレイコントローラ 50は、たとえば、ディスプレイ 60の垂直同期周波数力 ½ΟΗ zである場合、 60Hzで垂直同期信号を切替信号生成部 36に与える。これにより、デ イスプレイコントローラ 50は、 1Z60秒毎に第 1表示用フレームバッファ 44aと第 2表 示用フレームバッファ 44bを切り替えながら参照することになる。描画処理部 32もそ れに合わせて、第 1表示用フレームバッファ 44aと第 2表示用フレームバッファ 44bを 切り替えながら、 1Z60秒で 1フレームの描画データをフレームバッファに生成する。
[0038] 図 3は、フィルタリング付きの画像変換処理を説明する図である。この場合、描画処 理部 32による描画データは、フィルタ 34によるフィルタリング処理を受けるため、ロー カルメモリ 40内には描画用フレームバッファ 42が設けられる。描画処理部 32により 生成された描画データはいつたん描画用フレームバッファ 42に書き込まれる。フィル タ 34は、描画用フレームバッファ 42から描画データを読み出し、フィルタリング処理 を施し、表示画像データを生成する。
[0039] フィルタ 34によりフィルタリングされた後の表示画像データは、表示用フレームバッ ファ 44に書き込まれる。表示用フレームバッファ 44は、図 2と同様、ダブルバッファに より構成されており、フィルタ 34による書き込み先のフレームバッファは、表示用フレ ームバッファ 44の入力側の切替部 74の作用により、第 1表示用フレームバッファ 44a と第 2表示用フレームバッファ 44bのどちらかに選択される。
[0040] ディスプレイコントローラ 50は、表示用フレームバッファ 44から画像データを読み出 す力 表示用フレームバッファ 44の出力側の切替部 76の作用により、読み出し先の フレームバッファは、第 1表示用フレームバッファ 44aと第 2表示用フレームバッファ 4 4bのどちらかに選択される。切替信号生成部 36がディスプレイコントローラ 50から受 け取る垂直同期信号にしたがって切替信号を生成し、表示用フレームバッファ 44の 出力側の切替部 76を制御する動作については、図 2と同じである。
[0041] 図 3の場合、フィルタ 34は、ディスプレイ 60の仕様に合わせて解像度や色空間を調 整することができるため、多種多様なディスプレイ 60の規格に対応して画質を高める ことができる。フィルタ 34は、 HD (High Definition)画像から SD (Standard Definition) 画像へダウンコンバートや、 SD画像から HD画像へのアップコンバートを行うこともで きる。また、フィルタ 34は、画像に対してガンマ補正やアンチエイリアシングなどの画 像処理を施すこともでき、画像変換処理を一層多機能にすることができる。
[0042] 図 4は、時間軸フィルタリング付きの画像変換処理を説明する図である。フィルタ 34 は、時間軸に沿って複数のフレームを混合 (ブレンド)する時間軸フィルタリングを行う ため、描画用フレームバッファ 42はマルチバッファ、ここではダブルバッファで構成さ れる。描画用フレームバッファ 42の入力側の切替部 72により、描画処理部 32による 描画データの書き込み先のフレームバッファは、第 1描画用フレームバッファ 42aと第 2描画用フレームバッファ 42bの間で切り替えられる。
[0043] フィルタ 34は、第 1描画用フレームバッファ 42aおよび第 2描画用フレームバッファ 4 2bから 2フレーム分の画像データを読み出し、 2つの画像をブレンドし、ブレンドされ た画像データを表示用フレームバッファ 44に書き込む。
[0044] 表示用フレームバッファ 44は、図 3と同様にダブルバッファで構成されており、フィ ルタ 34によりブレンドされた画像データは、第 1表示用フレームバッファ 44aと第 2表 示用フレームバッファ 44bの!、ずれかに書き込まれる。ディスプレイコントローラ 50は 、切替信号生成部 36からの切替信号のタイミングで第 1表示用フレームバッファ 44a と第 2表示用フレームバッファ 44bを切り替えながらスキャンする。
[0045] 図 4の時間軸フィルタリングは、一例として、異なる垂直同期周波数のディスプレイ 6 0に適合させるために用いられる。たとえば、 NTSC方式のテレビの垂直同期信号は 59. 97Hzであるのに対して、 PAL方式のテレビの垂直同期信号は 50Hzである。フ ィルタ 34は、 NTSC向けに作成されたフレーム画像を PAL方式に適合するように、 N TSC方式で作成されたフレーム画像を PAL方式のタイミングに合わせてずらしたり、 時間軸方向に隣接するフレーム画像を内挿することで PAL方式のタイミングのフレ ーム画像を生成する。
[0046] このように時間軸フィルタリングをすることで、描画用フレームバッファ 42には NTS C方式による 59. 97Hzのフレーム画像が生成され、表示用フレームバッファ 44には PAL方式による 50Hzのフレーム画像が生成される。
[0047] この場合、ディスプレイコントローラ 50は、 PAL方式のディスプレイ 60の規格に合 わせて 50Hzの垂直同期信号を生成して切替信号生成部 36に与え、切替信号生成 部 36は 50Hzの切替信号により表示用フレームバッファ 44の出力側の切替部 76を 制御する。これにより、ディスプレイコントローラ 50は、 PAL方式に適合する 50Hzの 画像信号をディスプレイ 60に供給することができるようになる。
[0048] 別の例として、テレビのモニタとパーソナルコンピュータ(PC)のディスプレイでは垂 直同期周波数が異なるため、 NTSC方式で描画されたフレーム画像を時間軸フィル タリングによって PCに適合する周波数のフレーム画像に変換してもよい。
[0049] さらに別の例として、ハイフレームレートレンダリングに時間軸フィルタリングを適用 してもよい。たとえば、描画処理部 32は、 240Hzで高フレームレートの描画データを 生成し、描画用フレームバッファ 42に描画データを書き込み、フィルタ 34は、描画用 フレームバッファ 42に書き込まれた複数のフレーム画像を時間軸方向にブレンドす ることでフレームレートを 60Hzに下げ、表示用フレームバッファ 44に出力する。フィ ルタ 34は、時間軸方向にフレーム画像をブレンドする際、モーションブラーの効果を カロえてちよい。
[0050] 本実施の形態のソフトウェアコンバータ 38による画像変換処理には、以下に述べる ようないくつもの利点がある。
[0051] 従来は、ディスプレイコントローラ 50内にハードウェアコンバータが設けられ、デイス プレイ 60の仕様に合わせて画像サイズやフレームレートなどを変換する力 回路規 模ゃ製造コストの問題から、あらゆるディスプレイ 60の仕様に対応させることは難しく 、変換画像の出力経路も固定される。し力しながら、本実施の形態では、ソフトウェア コンバータ 38はソフトウェアモジュールであるため、多種多様なディスプレイ 60に対 応させることでき、ソフトウェアのバージョンアップやディスプレイ 60の仕様を定義する テーブルを更新することにより、ディスプレイ 60の新し ヽ技術や規格にもすぐに対応 することができる。また、ソフトウェア処理であるため、変換画像の出力先も自由に変 えられる。さらに、ソフトウェアコンバータ 38はフィルタ 34を含むため、画像に多種多 様なフィルタリングを施すことができ、画像変換処理の柔軟性と機能性が一層高まる
[0052] また、ソフトウェアコンバータ 38の機能をグラフィックスプロセッサ 30にもたせたこと により、グラフィックスプロセッサ 30は、描画処理とフィルタリングを伴った画像変換処 理を連続的に実行することができるため、ハードウェアコンバータを用いる場合に比 ベて、メモリに対するデータの読み書きの回数が減るため、レイテンシが改善される。 また、同一のフレームメモリ内で描画処理と画像変換処理を行うことができるため、画 像変換用に別途メモリを設ける必要もなくなり、システムの回路規模を小さくすること ができる。
[0053] 本実施の形態では、グラフィックスプロセッサ 30内にソフトウェアコンバータ 38の機 能があるため、ローカルメモリ 40内のフレームバッファから描画データを読み取り、画 像変換処理の結果をフレームノ ッファに書き戻すことができる。仮に、ディスプレイコ ントローラ 50内にハードウェアコンバータを設けて、ローカルメモリ 40内のフレームバ ッファ力も描画データを読み取り、画像変換処理の結果をローカルメモリ 40に書き戻 そうとすると、ローカルメモリ 40に対して、グラフィックスプロセッサ 30とハードゥエアコ ンバータの両方が非同期に書き込みをすることになる。そのため、ローカルメモリ 40 に対するアクセス要求が競合し、アービトレーションが必要となったり、ハートウェアコ ンバータによるスキャン専用のメモリ領域をローカルメモリ 40内に設けることが必要に なるなど、メモリのアクセス制御のためのハードウェア機構が複雑になってしまう。本 実施の形態では、グラフィックスプロセッサ 30が描画処理と画像変換処理の両方を 行うため、同期を取ることが容易であり、複雑なメモリの同期制御機構は不要である。
[0054] 以上、本発明を実施の形態をもとに説明した。実施の形態は例示であり、それらの 各構成要素や各処理プロセスの組合せに 、ろ 、ろな変形例が可能なこと、またそうし た変形例も本発明の範囲にあることは当業者に理解されるところである。そのような変 形例を説明する。 [0055] 上記の説明では、表示用フレームバッファ 44をローカルメモリ 40内に設けた力 表 示用フレームバッファ 44をメインメモリ 20内に設けてもよい。この場合、フィルタ 34は 、ローカルメモリ 40内の描画用フレームバッファ 42から画像を読み出し、画像をフィ ルタリング処理し、フィルタリング処理後の画像をメインメモリ 20内の表示用フレーム バッファ 44に書き出す。通信部 80はメインメモリ 20内の表示用フレームバッファ 44か ら画像データを読み出し、ネットワーク経由で画像データを送信してもよい。このよう に、ソフトウェアコンバータ 38によれば、変換画像の出力先のメモリを自由に選択で きるため、システムに拡張性を与えることができる。
[0056] また、上記の説明では、描画用フレームバッファ 42をローカルメモリ 40内に設けた 1S 描画用フレームバッファ 42をメインメモリ 20内に設けてもよい。この場合、フィルタ 34は、メインメモリ 20内の描画用フレームバッファ 42から画像を読み出し、画像をフ ィルタリング処理し、フィルタリング処理後の画像をローカルメモリ 40内の表示用フレ ームバッファ 44に書き出す。このように、ソフトウェアコンバータ 38によれば、画像の 読み出し先のメモリも自由に選択することができる。たとえば、ノ、ィフレームレートレン ダリングの場合、描画処理部 32が容量の大きいメインメモリ 20に高フレームレートで 描画データを生成し、フィルタ 34がディスプレイ 60の周波数に合わせたフレーム画 像をローカルメモリ 40に書き出してもよい。
産業上の利用可能性
[0057] 本発明は、描画処理の分野で利用することができる。

Claims

請求の範囲
[1] 描画データを生成するグラフィックスプロセッサと、
前記グラフィックスプロセッサにより生成された前記描画データを保持するフレーム ノ ッファと、
ディスプレイの仕様に適した画像信号を前記ディスプレイに供給するディスプレイコ ントローラとを含み、
前記グラフィックスプロセッサは、前記フレームノ ッファに保持された前記描画デー タをソフトウェア処理により前記ディスプレイの仕様に適した表示画像データに変換 するソフトウェアコンバータを有し、
前記ディスプレイコントローラは、前記ソフトウェアコンバータにより生成された前記 表示画像データを順次スキャンすることにより前記画像信号を生成することを特徴と する描画処理装置。
[2] 前記フレームノ ッファは、前記グラフィックスプロセッサにより前記描画データが読 み書きされる第 1の領域と、前記ディスプレイコントローラにより前記表示画像データ が読み出される第 2の領域とに分けられ、
前記ソフトウェアコンバータは、前記第 1の領域に保持された前記描画データを読 み込んで前記表示画像データに変換し、前記表示画像データを前記第 2の領域に 書き出し、
前記ディスプレイコントローラは、前記第 2の領域に保持された前記表示画像デー タを順次スキャンすることを特徴とする請求項 1に記載の描画処理装置。
[3] 前記ソフトウェアコンバータは、前記ディスプレイの垂直同期周波数に合うように前 記ディスプレイコントローラが前記表示画像データを読み出すタイミングを制御するこ とを特徴とする請求項 1または 2に記載の描画処理装置。
[4] 前記ソフトウェアコンバータは、空間解像度変換フィルタまたは色空間変換フィルタ を前記描画データに施すことにより、前記描画データを前記表示画像データに変換 することを特徴とする請求項 1から 3のいずれかに記載の描画処理装置。
[5] 前記ソフトウェアコンバータは、前記フレームバッファにフレーム単位で格納される 前記描画データを時間軸方向に混合する時間軸フィルタリングにより、前記描画デ ータを前記表示画像データに変換することを特徴とする請求項 1から 4のいずれか〖こ 記載の描画処理装置。
[6] グラフィックスプロセッサを制御するメインプロセッサと、
描画データを生成するグラフィックスプロセッサと、
前記メインプロセッサと前記グラフィックスプロセッサにより共有されるメインメモリと、 前記グラフィックスプロセッサによりデータが読み書きされるローカルメモリとを含み 前記グラフィックスプロセッサは、前記描画データをソフトウェア処理によりディスプ レイの仕様に適した表示画像データに変換するソフトウェアコンバータを有し、 前記ソフトウェアコンバータに入力される前記描画データ、および前記ソフトウェア コンバータから出力される前記表示画像データは、前記メインメモリまたは前記ロー カルメモリのいずれかに格納されることを特徴とする描画処理装置。
[7] グラフィックスプロセッサを制御するメインプロセッサと、
描画データを生成するグラフィックスプロセッサと、
前記メインプロセッサと前記グラフィックスプロセッサにより共有され、前記グラフイツ タスプロセッサにより生成された前記描画データを保持するメインメモリと、
前記グラフィックスプロセッサによりデータが読み書きされるローカルメモリと、 ディスプレイの仕様に適した画像信号を前記ディスプレイに供給するディスプレイコ ントローラとを含み、
前記グラフィックスプロセッサは、前記メインメモリに保持された前記描画データをソ フトウェア処理により前記ディスプレイの仕様に適した表示画像データに変換し、前 記表示画像データを前記ローカルメモリ内のフレームバッファに書き出すソフトウェア コンノ ータを有し、
前記ディスプレイコントローラは、前記フレームバッファ内において、前記ソフトゥェ ァコンバータにより生成された前記表示画像データを順次スキャンすることにより前記 画像信号を生成することを特徴とする描画処理装置。
[8] グラフィックスプロセッサにより生成された画像をディスプレイの仕様に適した画像に 変換する処理をコンピュータに実行させるためのプログラムであって、 前記グラフィックスプロセッサにより生成された描画データをフレームバッファ力 読 み出すステップと、
前記描画データにフィルタリング処理を施すことにより、前記ディスプレイの仕様に 適した表示画像データに変換するステップと、
前記表示画像データを前記フレームバッファに書き戻すステップと、
ディスプレイコントローラが前記フレームバッファ内の前記表示画像データを順次ス キャンする際のタイミングを前記ディスプレイの垂直同期周波数に合うように制御する ステップとをコンピュータに実行させることを特徴とするプログラム。
PCT/JP2006/323949 2006-04-12 2006-11-30 描画処理装置 WO2007122768A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006109628A JP2007286082A (ja) 2006-04-12 2006-04-12 描画処理装置
JP2006-109628 2006-04-12

Publications (1)

Publication Number Publication Date
WO2007122768A1 true WO2007122768A1 (ja) 2007-11-01

Family

ID=38624691

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/323949 WO2007122768A1 (ja) 2006-04-12 2006-11-30 描画処理装置

Country Status (2)

Country Link
JP (1) JP2007286082A (ja)
WO (1) WO2007122768A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090184972A1 (en) * 2008-01-18 2009-07-23 Qualcomm Incorporated Multi-buffer support for off-screen surfaces in a graphics processing system
CN107656618B (zh) * 2013-03-15 2021-03-23 奇跃公司 显示系统和方法
CN105933724A (zh) * 2016-05-23 2016-09-07 福建星网视易信息系统有限公司 视频制作方法、装置及系统
JP6612292B2 (ja) * 2017-05-17 2019-11-27 株式会社ソニー・インタラクティブエンタテインメント 変換システム、映像出力装置及び変換方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05282126A (ja) * 1992-03-31 1993-10-29 Toshiba Corp 表示制御装置
JPH10269377A (ja) * 1997-03-27 1998-10-09 Toshiba Corp 表示制御システムおよび3次元グラフィクスデータの表示制御方法
JPH11505644A (ja) * 1995-03-06 1999-05-21 セイコーエプソン株式会社 画像生成及び操作用装置
JP2000056750A (ja) * 1998-08-10 2000-02-25 Namco Ltd 画像生成装置および画像生成方法
JP2002530708A (ja) * 1998-11-13 2002-09-17 インテル コーポレイション プログラム可能なビデオフォーマット制御方法
JP2006003871A (ja) * 2004-05-19 2006-01-05 Sony Computer Entertainment Inc 画像フレーム処理方法、装置、レンダリングプロセッサおよび動画像表示方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05282126A (ja) * 1992-03-31 1993-10-29 Toshiba Corp 表示制御装置
JPH11505644A (ja) * 1995-03-06 1999-05-21 セイコーエプソン株式会社 画像生成及び操作用装置
JPH10269377A (ja) * 1997-03-27 1998-10-09 Toshiba Corp 表示制御システムおよび3次元グラフィクスデータの表示制御方法
JP2000056750A (ja) * 1998-08-10 2000-02-25 Namco Ltd 画像生成装置および画像生成方法
JP2002530708A (ja) * 1998-11-13 2002-09-17 インテル コーポレイション プログラム可能なビデオフォーマット制御方法
JP2006003871A (ja) * 2004-05-19 2006-01-05 Sony Computer Entertainment Inc 画像フレーム処理方法、装置、レンダリングプロセッサおよび動画像表示方法

Also Published As

Publication number Publication date
JP2007286082A (ja) 2007-11-01

Similar Documents

Publication Publication Date Title
JP4327173B2 (ja) グラフィックスプロセッサ、描画処理装置および描画制御方法
JP4312238B2 (ja) 画像変換装置および画像変換方法
JP2008506295A (ja) 一連のイメージ・フレームを表示する方法及びシステム
KR20180100486A (ko) 데이터 처리 시스템
KR100719364B1 (ko) 최소 크기의 출력 메모리를 구비한 비디오 스케일러 및출력 메모리 크기 선택 방법
JP2007214659A (ja) Osd装置
US20120256962A1 (en) Video Processing Apparatus and Method for Extending the Vertical Blanking Interval
WO2007122768A1 (ja) 描画処理装置
KR100770622B1 (ko) 중첩 표시 가능한 디스플레이 컨트롤러
JP2008268701A (ja) 画像表示装置
JP2000324337A (ja) 画像拡大縮小装置
JP2006301029A (ja) オンスクリーン表示装置及びオンスクリーンディスプレイ生成方法
JP2010048976A (ja) 信号処理装置および信号処理方法
JP2005346044A (ja) 画像信号処理回路および画像表示装置
US6943783B1 (en) LCD controller which supports a no-scaling image without a frame buffer
JP2015125411A (ja) 映像処理装置
JP3862976B2 (ja) 表示機構
JP4124015B2 (ja) 画像表示装置
JPH07225562A (ja) 走査変換装置
JP2001155673A (ja) 走査型電子顕微鏡
JP4862470B2 (ja) 画像処理装置
JP2004252009A (ja) 表示制御方法、表示制御装置及び表示装置
JPH09292969A (ja) 画像表示制御装置
US20070263977A1 (en) Image processing apparatus
JPH1011049A (ja) オーバレイ表示方法およびディスプレイオーバレイ装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 06833752

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 06833752

Country of ref document: EP

Kind code of ref document: A1